N进制计数器的设计

合集下载

任意进制计数器的设计

任意进制计数器的设计【摘要】计数器集成芯片一般有4位二进制、8位二进制或十进制计数器，而在实际应用中，往往需要设计一个任意n进制计数器，本文给出它的设计方法和案例。

【关键词】计数器；清零一、利用反馈清零法获得计数器1 集成计数器清零方式异步清零方式：与计数脉冲cp无关，只要异步清零端出现清零信号，计数器立即被清零。

此类计数器有同步十进制加法计数器ct74ls160、同步4位二进制加法计数器ct74ls161、同步十进制加/减计数器ct74ls192、同步4位二进制加/减计数器ct74ls193等。

同步清零方式：与计数脉冲cp有关，同步清零端获得清零信号后，计数器并不立刻被清零，只是为清零创造条件，还需要再输入一个计数脉冲cp，计数器才被清零。

属于此类计数器有同步十进制加法计数器ct74ls162、同步4位二进制加法计数器ct74ls163、同步十进制加/减计数器ct74ls190、同步4位二进制加/减计数器ct74ls191等。

2 反馈清零法对于异步清零方式：应在输入第n个计数脉冲cp后，利用计数器状态sn进行译码产生清零信号加到异步清零端上，立刻使计数器清零，即实现了n计数器。

在计数器的有效循环中不包括状态sn，所以状态sn只在极短的瞬间出现称为过渡状态。

对于同步清零方式：应在输入第n-1个计数脉冲cp后，利用计数器状态sn-1进行译码产生清零信号，在输入第n个计数脉冲cp 时，计数器才被清零，回到初始零状态，从而实现n计数器。

可见同步清零没有过渡状态。

利用计数器的清零功能构成n计数器时，并行数据输入端可接任意数据，其方法如下：①写出n计数器状态的二进制代码。

异步清零方式利用状态sn，同步清零方式利用状态sn-1。

②写出反馈清零函数。

③画逻辑图。

例1 试用ct74ls160的异步清零功能构成六进制计数器。

解：①写出sn的二进制代码。

sn=s6=0110②写出反馈清零函数。

③画逻辑图。

如图1所示。

计数器的设计实验报告

计数器的设计实验报告篇一：计数器实验报告实验4 计数器及其应用一、实验目的1、学习用集成触发器构成计数器的方法2、掌握中规模集成计数器的使用及功能测试方法二、实验原理计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。

计数器种类很多。

按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。

根据计数制的不同，分为二进制计数器，十进制计数器和任意进制计数器。

根据计数的增减趋势，又分为加法、减法和可逆计数器。

还有可预置数和可编程序功能计数器等等。

目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数器。

使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。

1、中规模十进制计数器CC40192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如图5－9－1所示。

图5－9－1 CC40192引脚排列及逻辑符号图中LD—置数端CPU—加计数端CPD —减计数端CO—非同步进位输出端BO—非同步借位输出端D0、D1、D2、D3 —计数器输入端Q0、Q1、Q2、Q3 —数据输出端CR—清除端CC40192的功能如表5－9－1，说明如下：表5－9－1当清除端CR为高电平“1”时，计数器直接清零；CR置低电平则执行其它功能。

当CR为低电平，置数端LD也为低电平时，数据直接从置数端D0、D1、D2、D3 置入计数器。

当CR为低电平，LD为高电平时，执行计数功能。

执行加计数时，减计数端CPD 接高电平，计数脉冲由CPU 输入；在计数脉冲上升沿进行8421 码十进制加法计数。

执行减计数时，加计数端CPU接高电平，计数脉冲由减计数端CPD 输入，表5－9－2为8421码十进制加、减计数器的状态转换表。

加法计数表5－9－减计数2、计数器的级联使用一个十进制计数器只能表示0～9十个数，为了扩大计数器范围，常用多个十进制计数器级联使用。

4.4 计数器

数字电子
24
2、用M 进制集成计数器构成进制计数、进制集成计数器构成集成计数器构成N 利用同步清零或置数端获得 N 进制计数思路： M 进制计数到 SN –1 后使计数回到 S0 状态当的二进制代码；步骤：1. 写出状态 SN–1 的二进制代码； 2. 求归零逻辑表达式；求归零逻辑表达式； 3. 画连线图。画连线图。构成十二进制计数器。十二进制计数器位二进制计数器 [例] 用4位二进制计数器 74163 构成十二进制计数器。解： SN−1 = S11 = 1011 Q0 Q1 Q2 Q3 1. 2. 归零表达式：归零表达式：
21
复位输入置位输入时钟 R0（1） R0（2） R9（1） R9（2） CP （）（）（）（） H H X L L X X H H X X X L L L X H L X L X X L H X L X L
数字电子
X X X
L L H
任意N 六、任意N进制计数器的构成 1.用触发器和门电路设计用触发器和门电路设计同步、同步异步) 2.用集成计数器构成清零端 (同步、异步用集成计数器构成置数端 4 ( M = 2 或M = 10) 级联
数字电子 14
四、异步二进制计数器
数字电子
15
数字电子
16
数字电子
17
数字电子
18
数字电子
19
74LS290的特点：的特点：的特点包含1个位二进制计数器包含个1位二进制计数器和1个异步五进制计数器个异步五进制计数器 R0（1） = R0（2） =1，，（）（） R 9（1）• R9（2） =0，直接置，直接置0 （）（） R9（1） = R9（2） =1，直接置，直接置9 （）（） R0（1） • R0（2） =0且 R 9（1）• R9（2） =0，加计数且，（）（）（）（）

N进制计数器的设计

510Ω
abcde fg +5V
13 12 11 10 9 15 14
a b c d e f g LT 3
4511
DC BA 62 17
BL 4 LE 5
Q3 Q2 Q1 Q0
4511功能表
使能输入
输入变量输入
译码输出
LT BL LE D
C
B
A
a
b
c
d
e
f
g
1
1
0
0
0
0
0
1
1
1
1
1
1
0
1
1
0
0
0
0
1
0
1
1
0
0
0
0
1
1
0
0
0
1
0
1
1
0
1
1
1
1
1
1
0
0
0
1
1
1
1
0
0
1
1
1
1
1
0
0
1
0
0
0
1
1
0
0
1
1
1
1
0
0
1
0
1
1
0
1
1
0
1
1
1
1
0
0
1
1
0
0
0
1
1
1
1
1
1
1
0
0
1
1
1
1
1
0
0
0
0

计数器逻辑功能和设计

2.5 计数器逻辑功能和设计1．实验目的（1）熟悉四位二进制计数器的逻辑功能和使用方法。

（2）熟悉二-五-十进制计数器的逻辑功能和使用方法。

（3）熟悉中规模集成计数器设计任意进制计数器的方法。

（4）初步理解数字电路系统设计方法，以数字钟设计为例。

2．实验仪器设备（1）数字电路实验箱。

（2）数字万用表。

（3）数字集成电路：74161 4位二进制计数器74390 2二-五-十进制计数器7400 4与非门7408 4与门7432 4或门3．预习（1）复习实验所用芯片的逻辑功能及逻辑函数表达式。

（2）复习实验所用芯片的结构图、管脚图和功能表。

（3）复习实验所用的相关原理。

（4）按要求设计实验中的各电路。

4．实验原理（1）计数器是一个用以实现计数功能的时序逻辑部件，它不仅可以用来对脉冲进行计数，还常用做数字系统的定时、分频和执行数字运算以及其他特定的逻辑功能。

计数器的种类很多，按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器；根据计数进制的不同，分为二进制、十进制和任意进制计数器；根据计数的增减趋势分为加法、减法和可逆计数器；还有可预置数和可编程功能计数器等。

（2）利用集成计数器芯片构成任意（N）进制计数器方法。

①反馈归零法。

反馈归零法是利用计数器清零端的清零作用，截取计数过程中的某一个中间状态控制清零端，使计数器由此状态返回到零重新开始计数。

把模数大的计数器改成模数小的计数器，关键是清零信号的选择。

异步清零方式以N作为清零信号或反馈识别码，其有效循环状态为0～N-1；同步清零方式以N-1作为反馈识别码，其有效循环状态为0～N-1。

还要注意清零端的有效电平，以确定用与门还是与非门来引导。

②反馈置数法。

反馈置数法是利用具有置数功能的计数器，截取从Nb到Na 之间的N个有效状态构成N进制计数器。

其方法是当计数器的状态循环到Na时，由Na构成的反馈信号提供置数指令，由于事先将并行置数数据输入端置成了Nb 的状态，所以置数指令到来时，计数器输出端被置成Nb，再来计数脉冲，计数器在Nb基础上继续计数至Na，又进行新一轮置数、计数，其关键是反馈识别码的确定与芯片的置数方式有关。

任意进制计数器的构成方法

（2）置数法是可以重复置入某个数值（0或其他值，比置零法灵活），来跳跃N-M个状态，从而获得M进制计数器。这里置入0值（D3D2D1D0=0000）的情况，即状态编码采用8421码。其他情况后面再讲。
之前例子中，如果74LS160芯片是同步清零功能，异步预置功能呢，该如何实现？状态也采8421码编码。
同步清零：6进制，第6个有效边沿清零0
同步，RD/ 应在状态5时有效
M=6，在SM-1=S5=0101时反馈使 RD 0，待第6个
上升沿到来时复位至0000态， RD 1。
异步预置：6进制，逢6预置0
异步，LD/ 在状态6时有效
M=6，当为SM=S6=0110时反馈使 LD0，立刻预置成0000态，LD1 。
跳至跳至
0态（跳转目标只有一个：0，
不可设置）
0态或其它状态—由数据输入端D的值决定，
即可设置。
异步：一有效立刻执行; 同步：有效后待有效边沿到时执行。
用74LS160 实现6进制计数器
方法一：置零法利用74LS160的异步置零功能来实现
逢6清零 R D ( Q 3 Q 2 Q 1 Q 0 ) ,L D 1 ,E E P 1 P
有四种功能：异步置零、同步预置、保持和计数,四种功能优先级别是异步置零>同步预置>保持>计数。
三、M<N的实现方法
实现方法
置零功能
置数功能
置零法（复位法）：利用置零功能分异步和同步
置数法（置位法）：利用预置数功能分异步和同步
可从N个循环状态的中任一状态
可从N个循环状态的中任一状态
提示：同时使用置零和置数功能
任意进制计数器的构成方法

时序逻辑电路例题分析

Q0 Q1 Q2 Q3
Q4 Q5 Q6 Q37
CP1
CP CP0
74LS90(个位 ) S9A S9B R0A R0B
CP1 74LS90(十位 ) CP0 S9AS9B R0AR0B
5-1 第五章时序逻辑电路设计例题
(1) 根据任务要求，确定状态图
001
011
010
QA、QB、QC分别表示三个绕组A、
/0
/0
(a) 有效循环
/0 010 101
/1
(b) 无效循环
6.时序图
CP
Q 0
Q1 Q2
Y
7.电路功能
有效循环的6个状态，称为六进制同步计数器。当对第6个脉
冲计数时，计数器又重新从000开始计数，并产生输出Y＝1。
8.自启动问题
如果无效状态构成循环，则一旦受到干扰，使得电路进入无效状态，则电路就没有可能再回到有效状态，即不能在正常工作，必须重起系统才能正常工作，此类电路不能自启动。
4.画出逻辑图：
J0 = Q1n K0 = 1
J1 = Q0n K1 = 1
Z = Q1nQ0n
FF0
1J
Q
FF1
1J
Q& Z
C1
C1
1 1K
1 1K
Q
Q
CP
5.检测自启动： 11 00
此电路能够自启动
例3 设计一个串行数据检测电路，当连续输入3个或3个以上1时，电路的输出为1，其它情况下输出为0。例如：输入X 101100111011110 输出Y 000000001000110
QA JA QAKA
计数脉冲CP
(7) 检验该计数电路能否自动启动。

N进制计数器

（2）求归零逻辑。
SN＝S12＝1100
CR CT / LD PN P12, PN P1 Q3nQ2n
（3）画连线图。
Q0 Q1 Q2 Q3
Q0 Q1 Q2 Q3
CP1 CP
CP0
74LS197
& 1
CT/LD
CR
CP1 CP
CP0
74LS197
&
CT/LD 1
CR
D0 D1 D2 D3 (a) 用异步清零端 CR 归零
Q0 Q1 Q2 Q3
Q4 Q5 Q6 Q7
Q8 Q9 Q10 Q11
1
CTT CTP
74LS161(0)
CO 1
LD
CTT CTP
74LS161(1)
CO LD
1
CTT CTP
CO
74LS161(2)
1
LD
CP
CR 1 CP
CR 1 CP
1 CR
D0 D1 D2 D3
D4 D5 D6 D7
D8 D9 D10 D11
计数器是一种应用十分广泛的时序电路，除用于计数、分频外，还广泛用于数字测量、运算和控制，从小型数字仪表，到大型数字电子计算机，几乎无所不在，是任何现代数字系统中不可缺少的组成部分。
12位二进制计数器（慢速计数方式）
Q0 Q1 Q2 Q3
Q4 Q5 Q6 Q7
Q8 Q9 Q10 Q11
1 CTT CTP
CP
74LS161(0)
CO 1 LD
1 CR
1CTT CTP
CP
74LS161(1)
CTT CO 1 CTP LD 1 CP CR
74LS161(2

n进制计数器的设计与制作实验报告

n进制计数器的设计与制作实验报告一、实验目的本实验的目的是设计并制作一个n进制计数器，通过实践掌握数字电路设计和实现的方法和技巧，加深对数字电路原理的理解。

二、实验原理1. n进制计数器n进制计数器是一种能够进行n进制计数的电路，其中n为正整数。

在二进制计数器中，n=2。

在n进制计数器中，每当计数到n-1时，输出信号会发生一次溢出，并从0开始重新计数。

2. 计数器的类型根据计数方式不同，常见的计数器类型有同步计数器和异步计数器。

同步计数器需要所有触发器同时改变状态才能进行下一次计数；异步计数器则只需要一个触发器改变状态即可进行下一次计数。

3. 触发器触发器是数字电路中常用的存储元件，可以存储一个比特位（0或1）。

常见的触发器有SR触发器、D触发器、JK触发器等。

三、实验设备与材料1. 74LS74 D型正沿触发双稳态触发器2. 74LS90 4位十进制/BCD分频/技术性升降沿触发式二分频循环式计数器3. 7404 六反相器芯片4. 面包板5. 连接线四、实验步骤1. 按照电路原理图连接电路，将74LS90计数器的Q0-Q3输出接到7404反相器的输入端。

2. 将7404反相器的输出端连接到74LS74触发器的D端，同时将74LS74触发器的时钟端连接到74LS90计数器的CLK端。

3. 将最高位（Q3）的输出接到LED灯，用于观察计数情况。

4. 将面包板上电源线和地线连接好，开启电源。

五、实验结果经过实验，可以看到LED灯随着计数值不断变化。

当计数值达到7时，LED灯会熄灭并重新从0开始计数。

六、实验分析与结论本实验成功设计并制作出了一个n进制计数器。

通过实践掌握了数字电路设计和实现的方法和技巧，并加深了对数字电路原理的理解。

七、存在问题与改进方案1. 实验中使用的是四位十进制/BCD分频/技术性升降沿触发式二分频循环式计数器，如果需要进行其他进制的计数，则需要更换不同类型的计数器芯片。

2. 实验中使用的是74LS系列芯片，如果需要进行高速计数，则需要更换更快的芯片。

采用中规模集成计数器进行任意进制计数器设计的解决方案

采用中规模集成计数器进行任意进制计数器设计的解决方案1 绪论计数器是数字逻辑系统中的基本部件，它是数字系统中用得最多的时序逻辑电路，其主要功能就是用计数器的不同状态来记忆输入脉冲的个数。

除此以外还具有定时、分频、运算等逻辑功能。

计数器不仅能用于对时钟脉冲的计数，还可使用于定时、分频、产生节拍脉冲以及进行数字运算等。

只要是稍微复杂一些的数字系统，几乎没有不包含计数器的。

通常把满足N=2n的计数器称为二进制规则计数器，有些数字定时、分频系统中，常需要N≠2n 的任意进制计数器。

当我们在设计任意进制计数器（即计数模不是2及10）时，一般采用现有的中规模集成电路（Medium Scale Integration, MSI）芯片，通过适当的反馈连接加以实现。

而市场上现成的中规模集成电路芯片常见的只有十进制计数器和十六进制计数器，而在实际应用中，如数字钟电路中，却需要二十四进制和六十进制计数器，因此要将现有计数器改造成任意进制计数器。

利用MSI芯片进行适当的连接就可以构成任意进制计数，所使用的方法主要有反馈置零法、反馈预置法和级联法。

采用中规模集成计数器来设计任意进制计数器，使设计和调试工作更趋于简单，并且具有体积小，功耗低，可靠性高等优点。

本文主要阐述了用中规模集成计数器设计任意进制同步加法计数器的设计思想，并对设计方法和步骤作了讨论。

2. MS I中规模计数器概述2.1 MS I中规模计数器芯片种类MS I中规模计数器芯片有非常多的种类。

若按触发时钟的方式分类有：同步计数器、异步计数器；若按进制的"模"分类有：二进制计数器、十进制计数器；若按计数的方式分类：有加法计数器、减法计数器和可逆（加/减）计数器；若按芯片的型号分类就更多了，如：仅74系列的4位二进制计数器芯片就有161、163、191、193、197等，十进制计数器芯片有160、162等。

2.2 MSI中规模计数器工作原理。

基于74LS192的任意进制计数器的设计

基于74LS192的任意进制计数器的设计【摘要】利用集成二、十进制计数器采用置数法、置零法设计任意进制计数器，分析设计方法，给出设计案例。

以集成计数器74LS192为例，运用置零法和置数法设计八进制计数器和二十四进制计数器，来讲述任意进制计数器的设计原理与基本方法。

【关键词】集成计数器;任意进制计数器的设计;置数法;置零法一、引言数字系统中的时序电路中，使用最多的电路就是计数器，计数器不仅能用于对时钟脉冲计数，还可以用于分频、定时、产生节拍脉冲和脉冲序列以及进行数字运算等。

集成计数器是运用的最为广泛的一种时序部件。

集成计数器的种类非常多样，如果按计数器中数字的编码方式分类，可分为二进制计数器，十进制计数器等。

集成计数器中，二进制和十进制计数器比较多见，对于任意进制计数器，通常利用现有的二、十进制计数器通过反馈清零或反馈置数来实现。

任意进制计数器在控制系统中经常使用，是数字电子技术教学的重点内容之一，也是学生设计性实验的难点之一，以下就以集成计数器74LS192为例，介绍在已有的计数器基础上设计任意进制计数器的方法。

二、设计依据及举例1.74LS192的管脚图74LS192是同步十进制可逆计数器，它由四个主从T触发器和一些门电路组成。

具有双时钟输入、清零、保持、并行置数、加计数、减计数等功能。

图1为74LS192的管脚图。

图1 74LS192的管脚图图1中：CLR是清零端，高电平有效;UP是递加计数脉冲输入端;DOWN是递减计数脉冲输入端;～LOAD是置数控制端，低电平有效;～CO是进位输出端;～BO是借位输出端。

ABCD是置数端口。

2.任意进制计数器M小于N的情况假定已有的是N进制计数器，需要得到的是M进制计数器。

这时就有M小于N和M大于N两种情况。

例题为用74LS192设计一个八进制计数器：在N进制的计数器的计数顺序中，使计数器的计数状态跳过N-M的状态，就可以得到M进制计数器，如例，74LS192是一个十进制计数器，如想得到八进制计数器，输出状态QAQBQCQD需要从0000—1110状态，跳过0001及1001这两个状态。

用74LS290构成任意进制计数器的方法

用74LS290构成任意进制计数器的方法作者：王静来源：《赤峰学院学报·自然科学版》 2012年第1期王静（赤峰学院计算机与信息工程学院，内蒙古赤峰 024000）摘要：计数器是数字系统中的应用最广泛的时序部件，74LS290是一个典型的集成异步计数器.本文从74LS290的结构和功能出发，介绍采用74LS290构成任意进制计数器的方法.关键词：计数器；74LS290；脉冲反馈法；任意进制中图分类号：TM935.46+2 文献标识码：A 文章编号：1673-260X（2012）01-0047-02计数器是一个用以实现计数功能的时序电路，它是数字系统中使用最广泛的时序部件，几乎不存在没有计数器的系统.它除了可以累计输入脉冲个数（计数）外，还可以用作分频、定时等等.计数器的常用构成方法有两种：一是可以用时钟触发器和门电路组成计数器；二是采用集成计数器构成所需要的计数器.中规模集成计数器由于体积小，功耗低、可靠性高等优点而得到了广泛地应用.然而，定型产品的种类是很有限的，就计数进制而言，常用的标准计数器多为十进制、四位二进制(十六进制)、八位二进制(二百五十六进制)几种.因此，在需要其它任意进制计数器时，只能在现有中规模集成计数器基础上，经过外电路的不同连接来实现.本文介绍一种由74LS290构成任意进制的计数器的方法.1 74LS290的电路组成74LS290内部由四个负边沿JK触发器和两个与非门组成，其逻辑电路如图1所示.74LS290的引出端排列图和逻辑功能示意图如图2、图3所示.2 74LS290的功能CP0、CP1为时钟信号输入端，Q0、Q1、Q2、Q3为数据输出端.2.1 置9功能S9(1)、S9(2）为异步置9端，当S9(1)·S9(2）=1时（即两者同为高电平）实现置9功能，此时Q3Q2Q1Q0=1001，且与时钟脉冲信号CP无关.2.2 清零功能R0(1)、R0(2）为异步清0端，如果S9(1)·S9(2）=0（S9(1)、S9(2）至少有一个是低电平)，当R0(1)·R0(2）=1时（即两者同为高电平）实现清零功能，此时Q3Q2Q1Q0=0000，与时钟脉冲信号CP无关.2.3 计数功能只有当S9(1)·S9(2）=0，R0(1)·R0(2）=0时才可实现计数功能.当时钟脉冲信号从CP0（下降沿有效）输入，只有触发器F0工作，其它三个触发器不工作，Q0端为输出端，构成1位二进制计数器（M=2），是一个二分频电路.当时钟脉冲信号从CP1（下降沿有效）输入，此时触发器F0不工作，F1、F2、F3工作，输出端为Q1、Q2、Q3，构成5位进制计数器（M=5），是一个五分频电路.当时钟脉冲信号从CP0输入，并将Q0与CP1相连（即CP1=Q0），输出端为Q0、Q1、Q2、Q3，则构成一个8421BCD码的异步十进制计数器.电路如图4所示.当时钟脉冲信号从CP1输入，并将Q3与CP0相连（即CP0=Q3），输出端为Q0、Q1、Q2、Q3，则构成一个5421BCD码的异步十进制计数器.综上所述，74LS290的功能表如表1所示.3 用74LS290设计任意进制的计数器利用脉冲反馈法获得N进制计数器，用S0、S1、S2…SN表示输入0、1、2、…、N个计数脉冲CP时计数器的状态.N进制计数器的计数工作状态应为N个：S0、S1、S2…SN-1，在输入第N个脉冲CP后，通过控制电路利用SN产生一个有效置0信号，送给异步置0端，使计数器立即置0，即实现了N进制计数.3.1 构成比模十小的任意进制计数器采用脉冲反馈法，如需设计N进制计数器，就把N对应的BCD码中为“1”的输出端进行“与”运算，结果接到74LS290的R0(1)、R0(2)端即可.以下是用一片74LS290构成一个七进制计数器的具体方法：首先将74LS290构成8421BCD码十进制计数器.再用脉冲反馈法.因N=7，对应的BCD码SN=0111，令R0(1)=R0(2)=Q2Q1Q0（Q2Q1Q0通过一个与门与R0(1)、R0(2)相连），按图5连线.当Q3Q2Q1Q0=0111时，迅速复位到0000，然后又开始从0000状态计数.0111状态出现的时间极短，通常只有10ns左右，并不能看到.因而我们认为该电路是一个实现从0000~0110的七进制计数器.3.2 构成大容量计数器第一步：采用级联的方法，将多个集成计数器串联起来，扩大计数器的容量.74LS290没有专门的进位信号输出端，可以用本级的高位输出信号驱动下一级计数器.第二步：采用脉冲反馈法获得所需的计数器.以下是用两片74LS290构成一个84进制计数器的具体方法：首先将每块74LS290按8421BCD十进制方式连线，分别代表个位和十位.然后设计计数到84返回清零.由于N=84，对应的BCD码SN=10000100，当十位计到8，个位计到4时，在下一计数脉冲下降沿到来后个位、十位计数器均复位到0，从而完成84进制计数的功能.电路如图6所示.4 结论74LS290的功能很强，利用脉冲反馈法，适当改变连线、配合门电路就可以灵活地构成任意进制的计数器.如果要构成的计数器容量为1位数，用一片74LS290；如果要构成的计数器容量为两位数，则要用两片74LS290；如要构成更大容量的计数器只需适当地增加74LS290的数量即可.电路结构较为简单，应用广泛.参考文献：〔1〕胡晓光.数字电子技术基础[M].北京:高等教育出版社,2010.〔2〕余孟尝.数字电子技术简明教程[M].北京:高等教育出版社,2006.〔3〕张克农,宁改娣.数字电子技术基础[M].北京:高等教育出版社,2010.〔4〕王小海,祁才君,阮秉涛.集成电子技术基础教程[M].北京:高等教育出版社,2008.。

74ls160构成n进制计数器[宝典]

实验 74LS160组成n进制计数器一、实验内容1．掌握集成计数器的功能测试及应用2．用异步清零端设计6进制计数器，显示选用数码管完成。

3．用同步置零设计7进制计数器，显示选用数码管完成。

二、演示电路74LS160十进制计数器连线图如图1所示。

图1 74LS160十进制计数器连线图CLR：异步清零端CLK：时钟输入端（上升沿有效）A-D：数据输入端ENP，ENT：计数控制端LOAD：同步并行置入控制端RCO：进位输出端74160的功能表如表1所示。

由表1可知，74160具有以下功能：①异步清零当CR（CLR’）=0时，不管其他输入端的状态如何（包括时钟信号CP），计数器输出将被直接置零，称为异步清零。

② 同步并行预置数在CR =1的条件下，当LD (LOAD ’)=0、且有时钟脉冲CP 的上升沿作用时，D 0、D 1、D 2、D 3 输入端的数据将分别被Q 0～Q 3所接收。

由于这个置数操作要与CP 上升沿同步，且D 0、D 1、D 2、D 3的数据同时置入计数器，所以称为同步并行置数。

③ 保持在CR =LD =1的条件下,当EN T =EN P =0,即两个计数使能端中有0时,不管有无CP 脉冲作用，计数器都将保持原有状态不变(停止计数)。

需要说明的是，当EN P =0, EN T =1时，进位输出C 也保持不变；而当ENT=0时，不管EN P 状态如何，进位输出RCO=0。

④ 计数当CR =LD =EN P =EN T =1时，74161处于计数状态,电路从0000状态开始，连续输入16个计数脉冲后，电路将从1111状态返回到0000状态，R CO 端从高电平跳变至低电平。

可以利用R CO 端输出的高电平或下降沿作为进位输出信号。

连上十进制加法计数器160，电路如图1所示，给2管脚加矩形波，看数码管显示结果，并记录显示结果。

三、用160和与非门组成6进制加法计数器-用异步清零端设计74160从0000状态开始计数，当输入第6个CP 脉冲（上升沿）时，输出Q 3 Q 2 Q 1 Q 0＝0110，此时03Q Q CR =0，反馈给CR 端一个清零信号，立即使Q 3Q 2 Q 1 Q 0返回0000状态，接着,CR 端的清零信号也随之消失，74160重新从0000状态开始新的计数周期。

QUARTUS应用二---计数器设计（实验报告模板）

QUARTUS应用二---计数器设计（实验报告模板）
可编程逻辑器件FPGA实验二
计数译码显示系统设计
一、实验目的
1、掌握中规模集成计数器的逻辑功能，以及任意进制计数器的设计方法
2、熟悉显示译码器和数码管的原理及设计应用
3、了解用数字可编程器件实现集成计数译码显示电路的方法
4、学会分频器的使用
5、进一步熟悉QUARTUS软件的基本使用方法
实验原理
1、计数器
（简述设计中所用两种集成计数器功能原理）
2、显示译码器和数码管
（简述显示译码器和数码管的分类）
3、分频器
（简述分频器的功能）
二、实验内容
1、用74161设计一个十九进制的计数器
（1）原理图
（2）功能仿真波形
（3）时序仿真波形
2、用74190设计一个十二进制减法计数器
（1）原理图
（2）功能仿真波形
（3）时序仿真波形
三、实验总结
1、实验故障及解决方法
2、实验体会
四、思考题
1、七段数码管分为共阴极和共阳极两类，本实验用的是哪一类？对两种数码管，各需选用
何种型号的译码器？
2、在采用集成计数器构成任意N进制计数器时，常采用哪两种方法？各有何特点？。

基于逻辑函数修改技术的N进制同步计数器设计

ｍｏｉｉａｉｎｔｃｎｑｅｉｅｉｎｎｎｄｌ— ｓｎｈｏｏｓｃｕｔｒｏｓｓｉｇｏ — ｆｉ—ｌｐｒｄｆｃｔｅｈｉｕｄｓｇｉｇａｙｍｏｕｅＮｙｃｒｎｕｏｎｅｓｃｎｉｔｎｆｊＫｌｆｓｗｅｅｏｎｐｏａａｙｅ．ｓｄｏｉａｙｓｎｈｏｏｓｃｕｔｒｏｏｅｆＪＫｌ —ｌｐ，ａｔｏｈｘｉｔｎｆｎ — ｎｌｚｄＢａｅｎｂｎｒｙｃｒｎｕｏｎｅｓｃｍｐｓｄｏ — ｆｉｆｓａｐｒｆｔｅｅｃｔｉｕｃｐｏａｏ
ＡｂｔａｔＩｒｅｏｆｎｄａｓｍｐｅｍｅｈｄｔｓｇｎａｂｔａｙｓｃｒｏｕｏｓｒｃ：ｎｏｄｒｔｉｉｌｔｏｏｄｅｉｒｉｒｒｙｎｈｏｎｓｃｕｎｔｒｔｏｉｕｎｔｏｎｅｓ，ｈｅｌｇｃｆｃｉ
ＲＥＮＪｎｙａ — ｕｎｕ
（ｌｇｎｆｒｔｏｃｅｃｎｃｎｏｏｙ，ｈｉＵｎｅｓｔＪｎｈｕ１００，ｉａＣｏｌｅｏｆＩｏｍａｉｎＳｉｎｅａｄＴｅｈｌｇＢｏａｖｒｉｅｙ，ｉｚｏ２１０Ｃｈｎ）
ｔｏｑｔｏｎｒｄｉｉｄＴｈｕｓｔｔｔｒｎｓｔｏｅｕｎｃａｈａｇｅｏａｈｉｖｄｕｅＮｙ — ｉｎｅｕａｉｓａｅｍｏｆｅ．ｈｅｓａｅｔａｉｉｎｓｑｅｅｃｎｂｅｃｎｄｔｃｅｅｍｏｌ — ｓｎｃｏｏｕｏｔｒ．ｉｃｐｅｏｘｉａｉｎｆｃｉｎｍｏｄｆｃｔｏｎｄｄｔｒｉａｉｎｏｄｆｅｕｎｔｏｎｈｒｎｓｃｕｎｅｓＰｒｎｉｌｓｆｒｅｃｔｔｏｕｎｔｏｉｉａｉｎａｅｅｍｎｔｏｆｍｏｉｉｄｆｃｉｓａｅｏｌｎｅＳｅｆｓａｔｎｇｏｏｕｌ— ｓｎｃｏｕｓｃｕｅｓｉｌｏａｌｚｄＴｈｓｐｏｏｓｄｔｃｎｉｕｅｉｒｕｔｉｄ．ｌ— ｔｒｉｆｍｄｅＮｙｈｒｎｏｏｎｔｒｓａｓｎａｙｅ．ｉｒｐｅｅｈｑｓｓｍｐｌｃｎｖｎｉｎｎｄｍｏｅｐａｔｃｂｌ．ｉｅ，ｏｅｅｔａｒｒｃｉａｅＫｅｒｓ：ｍｏｕｌ— ｓｃｒｏｕｏｕｅｓ；ｉａｙｓｎｃｏｎｕｓｏｔｒ；ｏｇｃｆｎｃｉｎｍｏｆｃｔｏｎ；ｙｗｏｄｄｅＮｙｎｈｏｎｓｃｎｔｒｂｎｒｙｈｒｏｃｕｎｅｓｌｉｕｔｏｄｉｉａｉｅｉａｉｎｆｎｃｉｎ；ｅｆｓａｔｎｘｃｔｔｏｕｔｏｓｌ－ｔｒｉｇ

n进制加法计数器的设计 -回复

n进制加法计数器的设计-回复关于设计n进制加法计数器的问题，我将从以下几个方面逐步回答：计数器的基本概念，n进制加法的运算规则，计数器的设计与实现。

1. 计数器的基本概念计数器是一种用于记录和显示数字的设备或电路。

它按照一定的规则将输入的信号转换为对应的数字，并将结果显示出来。

在这里，我们所涉及的是n进制计数器，即可以计数到n-1的计数器。

例如，对于二进制计数器，我们可以计数到1，然后再从0开始重新计数。

2. n进制加法的运算规则在理解n进制加法计数器的设计之前，我们需要了解n进制加法的运算规则。

在十进制中，当两个数字相加超过9时，我们需要进位。

而在n进制中，当两个数字相加超过n-1时，我们同样需要进位。

例如，在二进制计数器中，当1+1时，得到的结果是10，其中1被保留作为当前位置的结果，而另外的1则需要进位到下一位的计算中。

3. 计数器的设计与实现首先，我们需要确定计数器所使用的进制数n。

这决定了计数器的最大值，以及可能出现的进位情况。

例如，在八进制计数器中，n=8，最大值为7。

在设计计数器时，我们需要考虑以下几个关键因素：- 逻辑门选择：计数器可以使用不同的逻辑门电路来实现。

例如，基于JK 触发器的计数器、基于D触发器的计数器等。

根据实际需求，我们可以选择合适的逻辑门电路。

- 状态转换图：计数器的状态转换图描述了计数器的状态和状态之间的转换关系。

对于n进制计数器，我们需要设计出n个状态，每个状态对应一个数字。

- 进位控制：根据n进制加法的运算规则，当计数器达到最大值时，需要进行进位。

因此，我们需要设计一个进位控制电路来监测当前值是否达到最大值，并触发进位操作。

- 显示器设计：计数器的设计需要考虑到结果的显示。

根据实际需求，我们可以选择合适的显示器来显示结果。

例如，数码管、LED等。

4. 实际案例：4位二进制计数器设计为了更好地理解n进制加法计数器的设计思路，我们以4位二进制计数器为例进行详细介绍。

n进制计数器课程设计

n进制计数器课程设计一、课程目标知识目标：1. 学生能理解n进制计数系统的基本原理，掌握二进制、八进制、十六进制等常见进制的基本概念和转换方法。

2. 学生能够运用所学的进制知识，进行不同进制之间的数值转换，包括但不限于十进制与二进制、八进制、十六进制之间的转换。

3. 学生能够理解计数器的工作原理，并学会设计简单的n进制计数器。

技能目标：1. 学生通过实际操作，提高逻辑思维和问题解决能力，培养计算与转换技巧。

2. 学生能够在小组合作中发挥个人优势，有效沟通，协同完成计数器的设计与搭建。

3. 学生能够运用信息技术工具，例如计算器和编程软件，辅助进制转换和计数器设计的学习。

情感态度价值观目标：1. 学生培养对数学和计算机科学的兴趣，增强对进制计数器实用性的认识，激发探索科学和技术奥秘的欲望。

2. 学生通过学习小组的活动，发展团队协作精神，尊重他人意见，学会在集体中共同成长。

3. 学生在探索进制计数器的过程中，培养耐心和细致的学术态度，认识到科学学习的严谨性和连续性。

二、教学内容本课程以《信息技术》教材中“进制与计数器”章节为基础，结合以下内容进行教学：1. 进制概念：讲解二进制、八进制、十六进制的基本定义，以及它们与十进制的联系。

- 教材章节：第一章第二节“进制的概念及其转换”2. 进制转换方法：详细解析不同进制之间的转换方法，通过例题和练习巩固知识。

- 教材章节：第一章第三节“进制之间的转换方法”3. 计数器原理：介绍计数器的工作原理，结合实物图解，帮助学生形象理解。

- 教材章节：第二章第一节“计数器的工作原理”4. n进制计数器设计：指导学生运用所学进制知识，设计简单的n进制计数器。

- 教材章节：第二章第二节“n进制计数器的设计与实现”5. 实践活动：安排小组合作，进行进制转换和计数器设计的实际操作。

- 教材章节：实践活动“进制转换与计数器设计”教学进度安排：1. 进制概念及转换方法（2课时）2. 计数器原理及n进制计数器设计（2课时）3. 实践活动及总结评价（2课时）三、教学方法本课程采用以下多元化的教学方法，以促进学生主动学习和兴趣激发：1. 讲授法：通过系统的讲解，使学生掌握进制计数的基本原理和转换方法。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

显示 0 1 2 3 4 5 6 7 8 9
※
四、注意事项：
1、闲置的输入端不能悬空。 2、用示波器观察多个波形时，注意选用频率最低的电压作触发电压。
实验六集成计数、译码及显示电路
N进制计数器的设计
实验目的：… …同前面实验原理：实验教材 Page 106～ 114 实验内容：( 包含题目、电路图、实测数据、记录波形 ) （1）测试74LS161逻辑功能表：表16－4 ；（2）按图组装电路，用CP=1Hz正方波观察计数、译码显示过程：电路图；（3）将CP改为1KHz正方波，测绘CP、Q0、 Q1、Q2、Q3 的波形图。
10 ××
11 1 1 × 11 0 ×
× 11 × 0
操作清零
置数计数
保持保持
2、利用74161置数方式构成十进制计数器，并接入
译码显示电路。时钟脉冲选择1HZ正方波。观察电路的计数、译码、显示过程。
Q3Q2Q1Q0： 0000 1001 1000 0101 0100
0001 0010 0011 0100 0101
实验五 N进制计数器的设计
一、实验目的：
• 掌握中规模集成计数器的功能和使用方法。 • 学习用预置数法构成N进制计数器的方法。 • 学习BCD译码器和共阴极七段显示器的使用方法。 • 学习中规模集成数字电路的组装、测试方法。
二、实验元器件：
集成计数器74LS161 1片
1片
共阴七段显示器
1片
510Ω
0
1
1
0
0
0
1
0
1
1
0
1
1
1
1
1
1
0
0
0
1
1
1
1
0
0
1
1
1
1
1
0
0
1
0
0
0
1
1
0
0
1
1
1
1
0
0
1
0
1
1
0
1
1
0
1
1
1
1
0
0
1
1
0
0
0
1
1
1
1
1
1
1
0
0
1
1
1
1
1
0
0
0
0
1
1
1
0
1
0
0
0
1
1
1
1
1
1
1
1
1
0
1
0
0
1
1
1
1
0
0
1
1
0
1
1
1
1
1
1
1
10
1
1
1
1
1
1
0
111
※※ ※※※※※
※ 表示状态锁定在LE=0时,D-A的状态
1只
集成译码器CC4511 电阻
三、实验内容：
1、测试74LS161逻辑功能。CP选用1HZ正方波
7 10 ETP 1 ETT
CR 2 CP
11 12 13 14
Q3 Q2 Q1 Q0
15 CO
74161
LD 9
D3 D2 D1 D0
65 4 3
CP
×
74LS161功能表
CR LD ETT ETP 0 ×× ×
十进制时序波形图
&
+5V
11 12 13 14
7 ETP Q3 Q2 Q1 Q0
10 ETT
74LS161
LD
1 CR 2
D3 D2 D1 D0 65 43
CP
1Hz
1KHz
LT=0 输出全1，灯全亮；译码 LT=1
BL=0 输出全0，灯全灭；译码 BL=1
LE=1 锁存；
译码 LE=0
3 8
h
510Ω
+5V “1”
7
ETP 10 ETT
11 12
Q3 Q2
13
Q1
74LS161
1 CR CP
CP
2
D3
D2
6
5
&
14
Q0
LD 9
D1
D0
4
3
8
74LS161构成的十进制计数器
8 h3
510Ω
a b cd e f g
13 12 11 10 9 15 14
+5V
abcdef
g LT
3
4511
BL 4
D
abc de fg
13 12 11 10 9 15 14
abc de fg
4511
DC BA 62 17
+5V
LT 3 BL 4 LE 5
Q3 Q2 Q1 Q0
4511功能表
使能输入
输入变量输入
译码输出
LT BL LE D
C
B
A
a
b
c
d
e
f
g
1
1
0
0
0
0
0
1
1
1
1
1
1
0
1
1
0
0
0
0
1
ห้องสมุดไป่ตู้
0
1
1
0
0
0
C
B
A
LE 5
6
2
1
7
Q3
Q2
Q1
Q0
译码显示电路
3、将1HZ方波改为1KHZ方波，测绘十进制计数器 Q3Q2Q1Q0的输出波形以及CP的波形，比较它们的时序关系。
1
2
3
4
5
6
7
8
9
10
CP
Q0
1
Q1
2
3
Q2
4
5
6
7
Q3
8
9
0
0001
0010
0011
0100
0101
0110
0111 1000
1001 0000
感谢下载