序列检测器
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
目录
第一章设计方案．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．1
1.1设计任务．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．1
1.2设计要求．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．1
1.2.1整体功能要求．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．1
1.2.2测试要求．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．1 第二章设计思路．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．2
2.1数字频率计介绍．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．2
2.2设计原理．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．2
2.2.1频率测量的基本原理．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．2
2.2.2整体方框图及原理．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．2
2.2.3序列器结构框图．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．2 第三章模块介绍．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．4
3.1顶层文件模块．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．4
3.1.1顶层文件原理．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．4
3.1.2顶层文件模块verilog语言描述程序．．．．．．．．．．．．．．．．．．．．．．．．．．．．．4
3.2伪随机序列发生器模块．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．4
3.2.1伪随机序列发生器．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．4
3.2.2伪随机序列发生器原理．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．5
3.2.3伪随机序列发生器模块verilog语言描述程序．．．．．．．．．．．．．．．．．．．．．6
3.3序列检测器模块．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．7
3.3.1序列检测器原理．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．7
3.3.2序列检测器模块verilog语言描述程序．．．．．．．．．．．．．．．．．．．．．．．．．．．7 第四章序列检测器的实现．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．8
4.1序列检测器的verilog语言程序描述及仿真．．．．．．．．．．．．．．．．．．．．．．．．．．．．8
4.1.1序列检测器的verilog语言程序描述．．．．．．．．．．．．．．．．．．．．．．．．．．．．．8
4.1.2序列检测器的波形仿真．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．9
4.2 设计中遇到的问题与解决方法．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．10
4.2.1设计中遇到的问题．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．10
4.2.2解决方法．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．10 第五章设计小结．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．11
5.1 心得体会．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．11
第一章设计方案
1.1设计任务
在掌握常用数字电路功能和原理的基础上，根据EDA技术课程所学知识，利用硬件描述语言Verilog HDL、EDA软件Quartus II和硬件平台Cyclone/Cyclone II FPGA进行电路系统的设计。
1.2设计要求
1.2.1整体设计要求
1、要求独立完成设计任务。
2、课程设计说明书封面格式要求见《天津城建大学课程设计教学规范》附表1。
3、课程设计的说明书要求简洁、通顺，计算正确，图纸表达内容完整、清楚、规范。
4、测试要求：根据题目的特点，采用相应的时序仿真或者在实验系统上观察结果。
5、课程设计说明书要求：
1)说明题目的设计原理和思路、采用方法及设计流程。
2)系统框图、Verilog语言设计程序或原理图。
3)对各子模块的功能以及各子模块之间的关系做较详细的描述。
4)详细说明调试方法和调试过程。
5)说明测试结果：仿真时序图和结果显示图，并对其进行说明和分析。
1.2.2测试要求
(1)可预置时钟信号。
(2)可以在二极管上面显示测试结果。