湖北大学 数电实验三 、用触发器和必要的门电路设计一个6进制计数器
数电课设——六进制同步加法计数器(无效状态为000_101)数电课设
一、六进制同步加法计数器(无效状态为010 100)二、基于74163芯片仿真设计157进制加法计数器一：1.1 课程设计的目的和要求1.1.1 课程设计的目的1 学会使用数字电子实验平台2 熟悉各个芯片和电路的接法3 熟练掌握设计触发器的算法4 懂得基本数字电子电路的功能，会分析，会设计1.1.2 课程设计的要求1 六进制同步加法计数器（无效状态为000 101）。
2 实验用两片74LS112，一片74LS00,一片74LS08芯片完成。
1.1.3 基本原理计数器是用来统计脉冲个数的电路，是组成数字电路和计算机电路的基本时序部件，计数器按进制分可分为：二进制，十进制和N进制。
计数器不仅有加法计数器，也有减法计数器。
一个计数器如果如果既能完成加法计数，又能完成减法计数，则其称为可逆计数器。
同步计数器：当输入计数脉冲到来时，要更新状态的触发器都是同时翻转的计数器，叫做同步计数器。
1.2 设计过程 1.2.1 状态图000 001 011 101 110 111图1.2.1 状态图1.2.2 卡诺图00 01 11 10000 010 100 xxx xxx 101 001 111输出卡诺图00 01 11 10 1 0 0 x x 10 1Q 2n次态卡诺图00 01 11 10 11 0 x x 011Q n次态卡诺图00 01 11 10 0 1 1 x x 01Q n次态卡诺图0 Q 1nQ 0nQ 2n Q 1nQ 0n Q 2n1Q 1nQ 0n Q 2n0 1Q 1nQ 0n Q 2n 0111.2.3 驱动方程和状态方程：状态方程：Q2n+1= Q2n Q1n Q0n+ Q2n Q0nQ1n+1= Q1n+ Q0n Q1nQ0n+1=Q1n Q0n+ Q2n Q1n Q0n驱动方程：J2=Q1n Q0n K2=Q0nJ1= 1 K1=Q0nJ0=Q1n K0= Q2n Q1n1.3设计电路图设计电路实验结果可通过数字显示器的数字变化检验，较直观易懂，容易验证电路是否正确。
六进制同步加减法计数器课设报告
课程设计任务书目录1 数字电子设计部分 (1)2 模拟电子设计部分 (8)2.1 课程设计的目的与作用................................ 错误!未定义书签。
2.1.1课程设计....................................... 错误!未定义书签。
2.2 设计任务、及所用multisim软件环境介绍............... 错误!未定义书签。
2.3 电路模型的建立...................................... 错误!未定义书签。
2.4 理论分析及计算...................................... 错误!未定义书签。
2.5 仿真结果分析........................................ 错误!未定义书签。
2.6 设计总结和体会...................................... 错误!未定义书签。
2.7 参考文献............................................ 错误!未定义书签。
正文（宋体，小四）1 数字电子设计部分题目一 三进制二进制同步减法计数器的设计（无效态001，010）一．课程设计的目的1、了解串行序列信号检测器的工作原理和逻辑功能2、掌握串行序列信号检测器电路的分析，设计方法及应用。
3、学会正确使用JK 触发器。
二．设计的总体框图Y三。
设计过程1.状态图000 111 110 101 100 0112.时序图/0 /0 /0 /0/0/1CPQ2nQ1nQ0n3.触发器名称：选用三个CP下降沿触发的边沿JK触发器74LS1124.状态方程.驱动方程.时钟方程时钟方程:CP=CP0=CP1=CP2Q n1Q0nQ2n00 01 11 100 111XXX000XXX1 011100110 101Q1n Q0nQ2n00 01 11 100 1 X 0 X1 0 1 1 1Q2n+1的卡诺图Q1n+1的卡诺图n+1的卡诺图Q由卡诺图得出的状态方程Q2n+1=Q2n Q1n+ Q2n（Q0n +Q1n）Q1n+1=Q0Q1n+ Q1n Q0n Q2nQ0n+1= Q0n 由卡诺图得出的驱动方程:J0=1 J1= Q0n J2=Q1nK0=1k1=Q0n Q2n K2=Q1n Q0n检查能否自启动：010110001（有效状态）可以自启动四.设计的逻辑电路图题目二 序列信号发生器的设计（检测序列为100111）一、 课程设计的目的1、了解序列信号发生器的工作原理和逻辑功能2、掌握序列信号发生器电路的分析，设计方法及应用。
数电课设六进制同步加法计数器(无效态00-111)
1.课程设计的目的与作用1.加深对教材的理解和思考，并通过实验设计、验证证实理论的正确性。
2.学习自行设计一定难度并有用途的计数器、加法器、寄存器等。
3.检测自己的数字电子技术掌握能力。
2.设计任务1.六进制同步加法计数器（无效态010,111）2.串行序列发生器的设计（检测序列010100）3.用集成芯片设计26进制加法器并显示3.设计及仿真分析过程3.1六进制同步加法计数器（无效态010,111）000 001 011 100 101 110排列：012Q Q Q 图1.状态图3.1.1设计过程1.选择触发器由于JK 触发器功能齐全，使用灵活，这里选用3个时钟下降沿触发的边沿JK 触发器。
2.求时钟方程由于要求构成的是同步计数器，显然各个触发器的时钟信号都应使用输入计数脉冲CP,即CP 0=CP 1=CP 2=CP3.求输出方程由状态图可直接得到C=Q2n Q1n Qn（式1）4.求状态方程由图1所示的状态图可直接画出如图2 所示电路次态的卡诺图。
再分解开便可以得到图3 所示的各触发器的卡诺图。
Q 2n Q1n Q2n 00 01 11 100 001 011 100 ×××1 101 110 ××× 000图2.同步加法计数器次态的卡诺图Q 2n Q1n Q2n 00 01 11 100 1 ×1 1 1 ×图2.1 Q2n+1的卡诺图Q 2n Q1n Q2n00 01 11 100 1 ×1 1 ×图2.2 Q1n+1的卡诺图Q 2n Q1n Q2n00 01 11 100 1 1 ×1 1 ×图2.3 Q1n+1的卡诺图显然，由图3所示各触发器的卡诺图，可直接写出下列状态方程：⎪⎪⎩⎪⎪⎨⎧+==+=+++n n n n n n nn n n n n n n Q Q Q Q Q Q Q Q Q Q Q Q Q Q 01201100111121212 （式2）5.求驱动方程JK 触发器的特征方程为：n n n Q K Q J Q+=+1（式3）变换状态方程（式2），使之与特征方程（式3）的形式一致，比较后得出驱动 方程n Q K J 122==n01Q J = 11=Kn Q J 10= n nQ Q K 120= (式4)6.检查电路能否自启动将无效态010,111代入状态方程（式2）进行计算，无效态不成循环，故此时序电路能自启动。
设计60进制计数器数电课程设计
电子技术基础实验课程设计用74LS161设计六十进制计数器学院：班级：姓名：学号：电气工程学院电自1418刘科2014303010328用74LS161设计六十进制计数器摘要计数器是一个用以实现计数功能的时序部件，它不仅可用来及脉冲数，还常用作数子系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
目前，无论是TTL还是CMOS 集成电路，都有品种较齐全的中规模集成计数器。
使用者只要借助于器件手册提供的功能和工作波形图以及引出端的排列，就能正确运用这些器件。
计数器在现代社会中用途中十分广泛，在工业生产、各种和记数有关电子产品。
如定时器，报警器、时钟电路中都有广泛用途。
在配合各种显示器件的情况下实现实时监控，扩展更多功能。
利用两片74LS161分别作为六十进制计数器的高位和低位，分别与数码管连接。
把其中的一个通过一个与门器件构成一个十进制计数器，另一个芯片构成六进制计数器。
十进制计数器（个位）和六进制计数器（十位）均采用反馈清零法利用两个74LS161构成。
当个位计数器从1001计数到0000时，十位计数器要计数一次，可通过两芯片之间级联实现。
使用200HZ时钟信号作为计数器的时钟脉冲。
根据设计基理可知，计数器初值为00，按递增方式计数，增到59时，再自动返回到00。
关键字：60进制，计数器，74LS161，级联目录第1章概述 (1)1.1 计数器设计目的 (1)1.2 计数器设计组成 (1)第2章六十进制计数器设计描述 (2)2.1 74LS161的功能 (2)2.2 方案框架 (3)第3章六十进制计数器的设计与仿真 (4)3.1 基本电路分析设计 (4)3.2 计数器电路的仿真 (6)第4章总结 (8)第1章概述计数器是一个用以实现计数功能的时序部件，它不仅可用来及脉冲数，还常用作数子系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
计数器种类很多。
按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。
数电计数器实验报告
数电计数器实验报告实验名称：数电计数器实验实验目的：通过实验，了解和掌握数电计数器的原理和工作方式，以及计数器的应用。
实验原理：计数器是一种能够实现数字计数功能的电子元件。
主要由触发器、逻辑门和时钟信号组成。
触发器主要用于储存和传递信号，逻辑门用于控制和处理信号，时钟信号用于控制计数时间。
实验器材：1. 7400四路或五路与门2. 7432四路或五路或六路或七路与非门3. 7474触发器4. 555定时器5. LED灯6. 电源实验步骤：1. 将触发器与逻辑门按照电路图连接，并确保连接正确无误。
2. 将555定时器连接到电路中，并设置合适的时钟频率。
3. 将LED灯连接到电路中，用于显示计数结果。
4. 打开电源，观察LED灯的亮灭情况，并记录计数结果。
5. 可以尝试改变定时器的频率，观察LED灯的计数速度。
实验结果分析：通过实验观察和记录计数结果，可以得出计数器的工作原理和特点。
可以发现，当时钟信号输入时，计数器会根据触发器和逻辑门的控制逻辑实现数字计数功能。
实验结论：1. 数电计数器是一种能够实现数字计数功能的电子元件。
2. 计数器由触发器、逻辑门和时钟信号组成，触发器用于储存和传递信号，逻辑门用于控制和处理信号，时钟信号用于控制计数时间。
3. 数电计数器在实际应用中具有广泛的用途，如计时器、频率计等。
实验中可能遇到的问题和解决方法：1. 连接错误：检查电路连接，确保连接正确无误。
2. LED灯未亮起：检查电路连接，确保连接正确无误。
3. 计数不准确：检查时钟信号的频率，确保设置合适的计数速度。
实验改进思路：1. 尝试使用不同型号的触发器和逻辑门，比较它们的计数效果和特点。
2. 尝试使用其他电子元件，如译码器、多路选择器等，扩展计数器的功能和应用场景。
3. 尝试使用计数器的级联连接，实现更复杂的计数功能和应用。
六进制计数器[整理版]
![六进制计数器[整理版]](https://img.taocdn.com/s3/m/89722560f56527d3240c844769eae009581ba2e5.png)
六进制计数器一．目的和意义：意义：通过课程设计锻炼动手能力和思维能力。
培养自学能力和阅读理解力。
目的：增强对所学知识的认识，加深电路的理解，使所学知识形成一个串联网巩固知新。
扩展知识面。
使自己对所学知识有一个总括的把握。
二．设计要求及分析：1 要求：设计一个六进制计数器2 分析可知：1）输入必需是二进制数。
2）用555定时器来产生1HZ的信号脉冲，作为CP的输入信号。
3）通过48译码器把从芯片74LS161过来的信号转化为七段数码管的显示。
4）使数码管从0—5循环显示。
三．方案的可行性论证。
四．工作原理：1．用555定时器产生1HZ的脉冲信号作为CP的输入。
1）555定时器的介绍555定时器是目前应用最多的一种时基电路，电路功能灵活，使用范围广，只要在外部配上几个阻容元件，就可以构成单稳、多谐和施密特电路。
因而在定时、检测、控制、报警等方面都有广泛的应用。
典型的TTL定时器有5G555、CMOS定时器有CC7555、CC7556（双定时）。
下面以CMOS产品CC7555为例进行分析。
555定时器的电路内部结构及工作原理图中为CC7555定时器内部结构的简化原理图。
它包括两个电压比较器C1和C2、一个RS触发器、一个放大管V、三个5k电阻构成的分压电路和由两个反相器构成的输出缓冲级。
R为触发器的直接复位端。
定时器锝工作主要取决于比较器，比较器的输出控制RS触发器和放电管V的状态。
当加上电源Vdd后，比较器C1的反相输入端即控制端（CO）的电压为2Vdd/3；比较器C2的同向输入端电压为Vdd/3。
当阀值输入端（TH）即比较器C1的同向输入端相位高与2Vdd/3时，比较器C1输出高电平，使RS触发器置0，输出Q=0，而Q/=1使放电管V导通。
当触发输入端（/TR）即比较器C2的相反输入端电位低于Vdd/3时，比较器C2输出高电平，使RS触发器置1，输出Q=1，而/Q=0使放电管V截止。
当阀值输入端TH电位低于2Vdd/3，触发输入端/TR电位高于Vdd/3时，比较器C1、输出均为0，即R、S端均为0，输出维持不变。
六进制加法计数器课程设计报告总结报告
3、《数字电子技术》董传岱 于云华主编 中国石油大学出版社
4、《数字电子技术基础》阎石主编高等教育出版社
5、《电子电工技能训练》熊幸明主编北京电子工业出版社
（4）动态灭零功能（LT=1，RBI=1）
此时BI/RBO端也作为输出端，LT 端输入高电平信号，RBI 端输入低电平信号，若此时DCBA = 0000，表1倒数第2行，输出全为“0”，显示器熄灭，不显示这个零。DCBA≠0，则对显示无影响。该功能主要用于多个7段显示器同时显示时熄灭高位的零。
五、操作过程与操作结果
其内部结构如图所示：
74LS48
7段显示译码器74LS48是输出高电平有效的译码器
74LS48除了有实现7段显示译码器基本功能的输入（DCBA）和输出（Ya～Yg）端外，7448还引入了灯测试输入端（LT）和动态灭零输入端（RBI），以及既有输入功能又有输出功能的消隐输入/动态灭零输出（BI/RBO）端。
方案的可行性论证：
按照实验原理图连接电路，接入电源及适合频率的CP脉冲，先将显像管清零，再相应的将接线接上高或低电平，若最终数码管以相同的周期分别从0到5输出，则该方案可行有效。
三、电路设计与参数计算
1、单元电路设计和参数计算
状态编码
按照习惯，我们取二进制的（000～101）为S0～S5的编码，于是得到下表的状态编码表（表1）
工作后加以适当脉冲，示数有所波动，但并不是依次从0至5显示，其中74LS48集成块发热，说明与之有关的线路有问题。排查调整线路后，集成块不再发热，示数正常显示。
七、性能测试与分析
测试、记录、整理与结果分析。（要围绕设计要求中的各项指标进行）
数电实验6(计数器设计)
⑴ CPA接单正脉冲，观察各触发器的输出状态，纪录于表6-4 中。
⑵ CPA接单正脉冲，输出端QD QCQB QA对应接至七段译码/驱 动电路CD4511的输入端D、C、B、A，观察数码管的变化。
2/5十进制计数器74LS90的管脚图：
计数脉冲从CPA输入（下降沿有效）， QA与CPB相连， QD QCQB QA输出
异步复位、置位输入端 R01 R02 S91 S92 HHLX HHXL XXHH XLXL LXLX LXXL XLLX
输出端 QD QC QB QA
LLLL LLLL HLLH 计数 计数 计数 计数
BCD码九进制加法计数器示意图
··
+5V
QD QC QB QA
VCC 74LS90 CPB
·
GND
触发器的 驱动方程
J0 = K0 =1 J1 = Q2Q0, K1 = Q0
J 2 = Q1Q0, K 2 = Q0
逻辑图（用2片74LS112和1片74LS00组成）
·Q FF2 1J C1 Q 1K
Q2
1&
1&
00- 4 00-3
Q FF1 1J Q C1
1K
·
Q1
· 00-2 00-1
Q FF0 1J
下周实验： RC环形振荡器和单稳态触发器
请确认本次实验集成电路芯片：74112两 片、7400一片、7490一片的安插位置。
从逻辑开关右面插孔连接+5V和
注意：不要在数电箱面板上写字！
实验六 计数器的设计
6.1实验目的
1、学习用集成触发器组成同步和异步计数器并测试其逻 辑功能。 2、学习用集成计数器组件组成任意进制计数器的方法并 测试其逻辑功能。
数字电子技术课程设计六进制同步加法计数器
数字电子技术课程设计--六进制同步加法计数器课程设计任务书目录1.课程设计的目的和作用 (1)2.设计任务、及所用multisim软件环境介绍 (1)2.1设计任务： (1)2.1.1六进制同步加法计数器（无效状态：000,011） (1)2.1.2串行序列检测器（检测序列：0011） (2)2.2软件介绍 (2)3.电路模型的建立 (3)3.1六进制同步加法计数器（无效状态：000,011） (3)3.1.1结构示意图和状态图 (3)3.1.2选择触发器，求时钟方程和状态方程 (3)3.1.3驱动方程 (4)3.1.4设计逻辑电路图 (5)3.1.5仿真结果分析 (6)3.1.6检查电路能否自启动 (6)3.2串行序列检测器（检测序列：0011） .. 63.2.1结构示意图和状态图 (6)3.1.2选择触发器，求时钟方程和状态方程 (7)3.2.3驱动方程 (9)3.2.4设计逻辑电路图 (9)3.2.5仿真结果分析 (10)4.设计总结和体会 (10)5.参考文献 (11)1.课程设计的目的和作用(1)掌握数字电路的一般设计方法，具备初步的电路设计能力，初步掌握电子电路的计算机辅助设计，仿真方法。
(2)学会借助各种信息资源，查阅所需资料。
(3)熟悉常用电子器件的类型和特性并会合理选用。
初步掌握普通电子电路的安装，布线，调试等基本技能。
(4)提高综合运用所学的理论知识去独立分析和解决问题的能力。
进一步熟悉电子仪器的正确使用方法。
培养严谨，认真的科学态度和踏实细致的的工作作风。
2.设计任务、及所用multisim软件环境介绍2.1设计任务：2.1.1六进制同步加法计数器（无效状态：000,011）计数器是用来统计脉冲个数的电路，是组成数字电路和计算机电路的基本时序部件，计数器按进制分可分为：二进制，十进制和N进制。
计数器不仅有加法计数器，也有减法计数器。
同步计数器：当输入计数脉冲到来时，要更新状态的触发器都是同时翻转的计数器，叫做同步计数器。
数电模电课程设计--六进制同步加法计数器
数电模电课程设计--六进制同步加法计数器目录1 数字电子设计部分......................................... 错误!未定义书签。
1.1六进制同步加法计数器1.1.1课程设计的目的1.1.2设计的总体框图1.1.3设计过程1.1.4设计的逻辑电路图1.1.5设计的电路原理图1.1.6实验仪器1.1.7实验结论（分析实验中出现的故障及产生的原因1.1.6实验仪器1.1.7实验结论（分析实验中出现的故障及产生的原因1.2串型数据检测器1.2.1课程设计的目的1.2.2设计的总体框图1.2.3设计过程1.2.4设计的逻辑电路图1.2.5设计的电路原理图1.2.6实验仪器1.2.7实验结论（分析实验中出现的故障及产生的原因）1.3参考文献2 模拟电子设计部分......................................... 错误!未定义书签。
2.1 课程设计的目的与作用............................. 错误!未定义书签。
2.1.1课程设计 ................................ 错误!未定义书签。
2.2 设计任务、及所用multisim软件环境介绍............ 错误!未定义书签。
2.3 电路模型的建立................................... 错误!未定义书签。
2.4 理论分析及计算................................... 错误!未定义书签。
2.5 仿真结果分析..................................... 错误!未定义书签。
2.6 设计总结和体会................................... 错误!未定义书签。
2.7 参考文献......................................... 错误!未定义书签。
六进制计数器
六进制计数器一．目的和意义：意义：通过课程设计锻炼动手能力和思维能力。
培养自学能力和阅读理解力。
目的：增强对所学知识的认识，加深电路的理解，使所学知识形成一个串联网巩固知新。
扩展知识面。
使自己对所学知识有一个总括的把握。
二．设计要求及分析：1 要求：设计一个六进制计数器2 分析可知：1）输入必需是二进制数。
2）用555定时器来产生1HZ的信号脉冲，作为CP的输入信号。
3）通过48译码器把从芯片74LS161过来的信号转化为七段数码管的显示。
4）使数码管从0—5循环显示。
三．方案的可行性论证。
四．工作原理：1．用555定时器产生1HZ的脉冲信号作为CP的输入。
1）555定时器的介绍555定时器是目前应用最多的一种时基电路，电路功能灵活，使用范围广，只要在外部配上几个阻容元件，就可以构成单稳、多谐和施密特电路。
因而在定时、检测、控制、报警等方面都有广泛的应用。
典型的TTL定时器有5G555、CMOS定时器有CC7555、CC7556（双定时）。
下面以CMOS产品CC7555为例进行分析。
555定时器的电路内部结构及工作原理图中为CC7555定时器内部结构的简化原理图。
它包括两个电压比较器C1和C2、一个RS触发器、一个放大管V、三个5k电阻构成的分压电路和由两个反相器构成的输出缓冲级。
R为触发器的直接复位端。
定时器锝工作主要取决于比较器，比较器的输出控制RS触发器和放电管V的状态。
当加上电源Vdd后，比较器C1的反相输入端即控制端（CO）的电压为2Vdd/3；比较器C2的同向输入端电压为Vdd/3。
当阀值输入端（TH）即比较器C1的同向输入端相位高与2Vdd/3时，比较器C1输出高电平，使RS触发器置0，输出Q=0，而Q/=1使放电管V导通。
当触发输入端（/TR）即比较器C2的相反输入端电位低于Vdd/3时，比较器C2输出高电平，使RS触发器置1，输出Q=1，而/Q=0使放电管V截止。
当阀值输入端TH电位低于2Vdd/3，触发输入端/TR电位高于Vdd/3时，比较器C1、输出均为0，即R、S端均为0，输出维持不变。
数电课程设计(60进制计数器设计)
目录摘要： (2)1设计题目 (2)1.1设计要求 (2)2题目分析 (2)3设计思路与原理 (3)3.1 LED简介 (3)3.2 芯片74290及六十进制计数器的设计 (4)3.3 三十九进制计数器 (6)4电路图的仿真 (7)4.1六十进制计数器的仿真 (7)4.2三十九进制计数器的仿真 (8)5仪器列表 (9)6心得体会 (9)7参考文献 (10)摘要：要获得N进制计数器，常用的方法有两种：一是用时钟触发器和门电路来设计：二是用集成计数器来构成。
当要得到一些进制数大的计数器时，用时钟触发器和门电路来实现就显的很复杂。
我们就可以用集成计数器来构成，当然集成计数器是厂家已定型的产品，其函数关系已被固化在芯片中，状态分配以及编码我们自己是不可以更改的，而且多为纯自然态序编码，因而利用清零端或置数控制端，让电路跳过某些状态而获得N进制的计数器。
1设计题目60进制计数器的设计1.1设计要求（1）要求学生掌握74系列的芯片和LED的原理和使用方法。
（2）熟悉集成电路的使用方法，能够运用所学的知识设计一规定的电路。
1.2设计任务（1）完成一个60进制的计数器。
（2）LED显示从00开始，各位计数从0—9，逢10 进1，是为计数0—5。
59显示后，又从00重新开始计数。
2题目分析要实现60进制的计数器，单用一片计数器无法实现，我们可以利用级联方式获得大容量的N进制计数器，60进制的计数器就可以由六进制和十进制计数器级联起来构成。
CP 3设计思路与原理 3.1 LED 简介LED 是一种显示字段的显示器件，7个发光二极管构成七笔字形“8”，一个发光二极管构成小数点。
七段发光管分别称为a 、b 、c 、d 、e 、f ，g ，构成字型“8”，如图（a ）所示，当在某段发光二极管上施加一定的电压时，某些段被点亮发光。
不加电压则变暗，为了保护各段LED 不被损坏，需外加限流电阻。
信号源 计数器数码显示器十进制计数器（个位）六进制计数器（十位）其真值表如下。
(完整word版)数电课设6进制计数器
1）a。确定触发器的数目
电路状态数量M=6，代入 ，计算得n=3，电路需要3个触发器。
b.电路状态编码
电路状态 ~ 用两个触发器的状态组合 来表示，取 ～的编码为111，110,100,101,001,000.
(2）选定触发器，求出电路状态方程、输出方程和驱动方程
a．确定触发器类型，JK触发器。
×ቤተ መጻሕፍቲ ባይዱ
1
0
1
1
1
图1。6 Q2n+1的卡诺图
Qn1Q0n
Q2n
00
01
11
10
0
1
0
×
×
1
0
0
1
0
图1.7 Q1n+1的卡诺图
Qn1Q0n
Q2n
00
01
11
10
0
1
0
×
×
1
1
0
0
1
图1.8 Q0n+1的卡诺图
由卡诺图得出的状态方程
由状态得出的驱动方程
经检查无效状态010和011不能构成循环即能自启动。
2.1.6设计的逻辑电路图
图1.9逻辑连接图
图2。0 实验仿真结果
2.1.7 实验仪器
（1）数字原理实验系统一台
（2）集成电路芯片 74LS08两片.74LS112三片
2.1.8实验结论
经过实验可知，满足时序图的变化，且可以进行自启动。实验中的碰到的小问题告诉我们,学习和理解理论知识会使实验设计更合理。设计要尽可能简单明了且能说明问题,实验前应确保芯片可以正常使用,检查导线好坏，避免导线内部断裂造成实验失败。实验过程中所用芯片引脚较多，要细心认真。
数字电路课程设计—六进制同步加法计数器和序列信号发生器
目录1课程设计目的及要求 (1)1.1 课程设计的目的 (1)1.2课程设计的要求 (1)23位二进制同步加法计数器（无效状态为010，101） (1)2.1基本原理 (1)2.2设计过程 (1)2.2.1状态图 (1)2.2.2卡诺图 (2)2.2.3特性方程，驱动方程 (4)2.3检查能否自启动 (4)3序列信号发生器（010001） (5)3.1基本原理 (5)3.2设计过程 (5)3.2.1特性表 (5)3.2.2输出方程 (5)3.2.2卡诺图 (5)3.24输出方程 (5)3.3设计电路图........................................................... (6)4设计总结和体会 (7)5参考文献.............................................................. (8)1课程设计目的及要求1.1课程设计的目的1.学会使用数字电子实验平台2.熟悉各个芯片和电路的接法3.熟练掌握设计触发器的算法4.懂得基本数字电子电路的功能，会分析，会设计1.2 课程设计的要求1.设计六进制同步加法计数器（无效状态为010 101）2.设计一个序列信号发生器（期序列为010001）2设计六进制同步加法计数器(无效状态为010 101)2.1 基本原理计数器是用来统计脉冲个数的电路，是组成数字电路和计算机电路的基本时序部件，计数器按进制分可分为：二进制，十进制和N进制。
计数器不仅有加法计数器，也有减法计数器。
一个计数器如果既能完成加法计数，又能完成减法计数，则其称为可逆计数器。
同步计数器：当输入计数脉冲到来时，要更新状态的触发器都是同时翻转的计数器，叫做同步计数器。
设计同步计数器按照下面的思路进行分析！000 001 100 1102.2.2 卡诺图00 01 11 10001 011 100 xxx 110xxx000111图 2.100 01 11 100 0 1 x 1x1图 2.200 01 11 100 1 0 x 1x1图 2.30 1Q 1nQ 0n Q 2nQ 1nQ 0n Q 2n 0 1Q 1n+1的卡诺图 Q 1nQ 0n Q 2n0 100 01 11 101 1 0 x 0x1图 2.42.2.3 驱动方程 状态方程 状态方程:⎪⎩⎪⎨⎧+=+=+=+++nn n n n nn n n n n n n n n Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q 101210200111201212 驱动方程： nQJ 12=n Q K 02=n n Q Q J 201= nn Q Q K 201=nn Q Q J 210=n n Q Q K 210=2.3检查电路能否自启动:Q 1nQ 0n Q 2n0 13 序列信号发生器（序列010001）3.1 基本原理序列信号发生器是能够依据时钟信号输出规定序列代码的一种时序电路。
数电课设-六进制同步加法计数器
数电课设-六进制同步加法计数器(总10页)-CAL-FENGHAI.-(YICAI)-Company One1-CAL-本页仅作为文档封面，使用请直接删除目录1.课程设计的目的与作用 (2)2.设计任务 (3)3.设计及仿真分析过程 (3)3.1六进制同步加法计数器（无效态010,100） (3)3.1.1设计过程 (3)3.1.2输出转换设计 (5)3.1.3仿真分析 (6)3.2 74160构成50进制同步加法计数器并显示 (9).2.1设计要求 (9)功能简介 (9)3.2.3仿真分析 (10)4实验仪器 (10)5设计总结和体会 (11)6参考文献 (11)1.课程设计的目的与作用1.加深对教材的理解和思考，并通过实验设计、验证证实理论的正确性。
2.学习自行设计一定难度并有用途的计数器、加法器、寄存器等。
3.检测自己的数字电子技术掌握能力。
2.设计任务1.设计分析六进制同步加法计数器（无效态010,100）2.74160构成50进制同步加法计数器并显示3.设计及仿真分析过程3.1六进制同步加法计数器（无效态010,100）图1.状态图3.1.1设计过程1.选择触发器由于JK触发器功能齐全，使用灵活，这里选用3个CP下降沿触发的边沿JK触发器2.求时钟方程采用同步，CP0=CP1=CP2=CP（式1）3.求状态方程由图1所示的状态图可直接画出如图2 所示电路次态的卡诺图。
再分解开便可以得到图3 所示的各触发器的卡诺图。
显然，由图3所示各卡诺图便可很容易得到状态方程：Q QQQ Q Q n n nn n n n n n n n n nn n n Q Q Q Q Q Q Q Q Q Q 1001210110112101212)(+⎪⎪⎪⎩⎪⎪⎪⎨⎧+=+=+=+++ （式2） 4.求驱动方程JK 触发器的特征方程为：n nn Q K QJ Q +=+1 （式3）变换状态方程（式2），使之与特征方程（式3）的形式一致，比较后得出驱动方程n Q J 12= n Q K 02=n n Q Q J 201= =1K=0J 1 =0K (式4)5.检查电路能否自启动将无效态010,101代入状态方程（式2）进行计算，结果如下： 010 111100无效态不成循环，故此时序电路能自启动。
1-数字电子设计部分六进制同步减法计数器
图1.2.6实际电路图
1.2.6实验仪器
(3)数字原理实验系统一台
(4)集成电路芯片：74LS112二片 74LS08一片74LS00一片
1.2.7实验结论
经过实验可知，满足时序图的变化，产生101110的序列。
1.3四位二进制同步加法计数器（0010）
题目二四位二进制同步加法计数器（0010）
0
1
图1.3.5Q0n+1的卡诺图
由卡诺图得出状态方程为：
=
=
=
= +
（5）驱动方程：
= = = =1
= = = =
1.3
图1.3.5逻辑电路图
1.3
图1.3.6实际电路图
1.3
(5)数字原理实验系统一台
(6)集成电路芯片：74LS112二片 74LS08一片74LS10一片74LS11一片
1.3
经过实验可知，满足时序图的变化，产生0000→0001→0011→0100→0101→0110→0111→1000→1001→1010→1011→1100→1101→1110→1111的序列。
1.
1、了解同步加法计数器工作原理和逻辑功能。
2、掌握计数器电路的分析，设计方法及应用。
3、学会正确使用JK触发器。
1.
CP Y
1.
（1）状态图：
0000→0001→0011→0100→0101→0110→0111→1000→1001→1010→1011→1100→1101→1110→1111
（2）选择的触发器名称:
10
0
1
0
×
×
1
0
0
1
0
图1.2.3Q1n+1的卡诺图
六进制加法计数器课程设计报告总结报告
（3）灯测试功能（LT = 0）
此时BI/RBO端作为输出端，端输入低电平信号时，表1最后一行，与及DCBA输入无关，输出全为“1”，显示器7个字段都点亮。该功能用于7段显示器测试，判别是否有损坏的字段。
工作后加以适当脉冲，示数有所波动，但并不是依次从0至5显示，其中74LS48集成块发热，说明与之有关的线路有问题。排查调整线路后，集成块不再发热，示数正常显示。
七、性能测试与分析
测试、记录、整理与结果分析。（要围绕设计要求中的各项指标进行）
八、结论与心得
九、参考文献
1、《电子技术基础（数字部分）》康华光主编高等教育出版社
由7448真值表可获知7448所具有的逻辑功能：
（1）7段译码功能（LT=1，RBI=1）
在灯测试输入端（LT）和动态灭零输入端（RBI）都接无效电平时，输入DCBA经7448译码，输出高电平有效的7段字符显示器的驱动信号，显示相应字符。除DCBA = 0000外，RBI也可以接低电平，见表1中1～16行。
2、《电子线路设计.实验.测试（第三版）》谢自美主编华中科技大学出版社
3、《数字电子技术》董传岱 于云华主编 中国石油大学出版社
4、《数字电子技术基础》阎石主编高等教育出版社
5、《电子电工技能训练》熊幸明主编北京电子工业出版社
其内部结构如图所示：
74LS48
7段显示译码器74LS48是输出高电平有效的译码器
74LS48除了有实现7段显示译码器基本功能的输入（DCBA）和输出（Ya～Yg）端外，7448还引入了灯测试输入端（LT）和动态灭零输入端（RBI），以及既有输入功能又有输出功能的消隐输入/动态灭零输出（BI/RBO）端。
数字电子技术课程设计(1六进制同步加法计数器(无效态：010,111)3用集成芯片设计26进制加法器并显示)综述
成绩评定表课程设计任务书目录1 课程设计的目的与作用 (1)2 设计任务 (1)2.1同步计数器 (1)2.2串行序列信号发生器 (1)2.3设计集成芯片计数器 (2)3设计原理 (2)3.1同步计数器 (2)3.2串行序列信号发生器 (3)3.3集成芯片计数器 (3)4实验步骤 (3)4.1同步计数器的设计 (3)4.2串行序列发生器 (7)4.3用集成芯片设计计数器 (11)5设计总结 (13)6参考文献 (13)1 课程设计的目的与作用（1）了解同步计数器及序列信号发生器工作原理，会用分立的或集成的芯片设计并调试相应的电路。
（2）掌握计数器电路的分析，设计及应用，可以用相应的实物芯片及实验箱设计出简单地计数器。
（3）掌握序列信号发生器的分析，设计方法及应用。
（4）掌握用集成芯片设计N位计数器的方法。
（5）锻炼同学们的动手能力，通过理论与实际的联系增强同学们对理论知识的理解。
2 设计任务2.1同步计数器（1）设计一个六进制同步加法计数器（无效态：010，111）。
（2）在实验中选用合适的触发器，组合电路可以选用与非门或与非门。
（3）根据同步计数器原理设计相应的加法计数器电路图。
（4）根据设计好的电路图用Multisim进行仿真，并且调试电路发现电路中的错误并加以改正。
（5）检查无误后用数字电子技术实验箱及相应的元件及导线连接实物电路，并测试电路功能。
2.2串行序列信号发生器（1）设计一个序列信号发生器，其中序列为（010100）。
（2）实验中选择合适的芯片，可以选用与非门和与门。
（3）根据串行序列发生器原理设计串行序列发生器原理图。
（4）根据电路原理图使用Multisim进行仿真。
（5）检测电路功能，确保电路可以正常工作。
2.3设计集成芯片计数器（1）用集成芯片设计一个26进制加法器并显示。
（2）根据要求选用适当的芯片。
（3）在选好的芯片的基础上设计电路。
（4）在Multisim软件环境下进行仿真，调试电路确保电路连接正确。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Q2Q1Q0
F
0
000
0
1
001
0
2
010
0
3
011
0
4
100
0
5
101
1
6
000
0
1
设计性实验三 用触发器和必要的门电路设计一个 6 进制计数器
（6）画时序图
(7)根据驱动方程与输出方程可绘出逻辑图如下：
(8)检查自启动
Q Q Q n+1 n+1 n+1 21 0
=
110
Q Q Q n+1 n+1 n+1 21 0
0
101
1
000
0
001
0
010
0
011
0
RD CP
Q2Q1Q0
测试值 理论值
F 测试值 理论值
10
100
0
11
101
1
12
000
0
13
001
0
14
010
0
1 15
011
0
16
100
0
17
101
1
18
000
0
19
001
0
20
010
0
波形记录
Q0
Q1 Q2
F
3
设计性实验三 用触发器和必要的门电路设计一个 6 进制计数器
（1）绘出六进制加法计数器的状态转换图
设计过程
/0
/1
110
111
（2）由状态转换图可画出Q2Q1Q0 和输出 Fቤተ መጻሕፍቲ ባይዱ的状态卡诺图
（3）由卡诺图化简写出状态方程和输出方程
Q n+1 0
=
Q0n
Q n+1 1
=
Q0nQ1n Q2n
+
Q0nQ1n
=
111
⇒ 系统能自启动
Q2nQ1nQ0n = 111 Q2nQ1nQ0n = 000
2
设计性实验三 用触发器和必要的门电路设计一个 6 进制计数器
测试表格
RD
CP
0X
0 1 2 3 14 5 6 7 8 9
测试过程
Q2Q1Q0
F
测试值 理论值 测试值 理论值
000
0
001
0
010
0
011
0
100
Q n+1 2
=
Q0nQ1n Q2n
+
Q0nQ2n
输出方程：F = Q0nQ2n
（4）将状态方程与 JK 触发器特性方程 Qn+1 = J Qn + KQn 可得驱动方程
J0 = K0 =1 J1 = Q0n Q2n J 2 = Q0nQ1n
K1 = Q0n K2 = Q0n
（5）状态转换表：
CP时序