用CMOS传输门和CMOS非门设计边沿D触发器2011级
经常利用CMOS传输门组成电平触发D触发器
CLK = 1时，与SR锁存器工作原理相同。
上页
2
下页
返回
第二节 电平触发的触发器
同步RS触发器的特性表
S
CLK
G3
CLK
G1
Q
R
G4
G2
Q
电路结构
0 0 1 1 1 1 1 1 1 1
0 0 1 1 0 0 1 1
S
0 0 0 0 1 1 1 1
R
Q
0 1 0 1 0 1 0 1 0 1
CLK
[例5.2.2] 若用 CMOS传输门组成 的电平触发D触发 器的CLK和输入端 D的电压波形如右 图中所给出，画出 Q和Q'端的电压波 形。假定触发器的 初始状态为Q=0
O
D
O
Q
t t
O Q O
t t
上页 返回
9
在CMOS电路中，经常利用CMOS传输门组成电平 触发D触发器。
C
D
TG1
Q
C C C
CLK
C
TG2
Q
C
利用CMOS传输门组成的电平触发D触发器
因为在CLK的有效电平期间输出状态始终跟随输入状 态变化，输出与输入的状态相同，所以又将这个电 路称为“透明的D型锁存器”。
上页
8
下页
返回
第二节 电平触发的触发器
第二节 电平触发的触发器
第二节 电平触发的触发器
电路结构与工作原理
电平触发方式的动作特点
推出 下页 总目录
1
第二节 电平触发的触发器
一、电路结构与工作原理
S
CLK
G3
G1
Q
CLK
数电研讨-用CMOS传输门和CMOS非门设计边沿D触发器
数字电子技术研究性学习报告用CMOS传输门和CMOS非门设计边沿D触发器学院：电子信息工程学院指导教师：侯建军本文主要研究了用CMOS传输门和CMOS非门设计边沿D触发器。
首先分析CMOS传输门和CMOS与非门原理；然后设计出CMOS传输门和CMOS非门设计边沿D触发器；阐述电路工作原理；写出特征方程，画出特征表，激励表与状态图；计算出激励信号D的保持时间和时钟CP的最大频率；将设计的D触发器转换成JK触发器和T触发器，最后对CMOS构成的D触发器进行辨证分析。
关键词CMOS传输门 CMOS非门边沿D触发器最大频率辨证思想AbstractThis paper mainly studied how to use CMOS transmission door and CMOS gate design edge D flip-flop. Firstly analyzes CMOS transmission door and CMOS nand gate principle; Then design a CMOS transmission door and CMOS gate design edge D flip-flop; This circuit principle of work, Write characteristic equation, draw the feature list, incentive table and state diagram; To calculate the excitation signal D retention time and clock CP's maximum frequency; The design of the D flip-flop into JK flip-flop and T trigger, the CMOS a D flip-flop syndrome differentiation and analysis.Key words: CMOS transmission door；CMOS gate edge；D flip-flop； maximum frequency dialectic thought摘要 (2)Abstract (2)第一章基本器件结构图以及功能 (5)1.1 CMOS传输门 (5)1.2 CMOS反相器 (5)1.2.1电压传输特性和电流传输特性 (5)1.2.2 CMOS反相器特点 (6)第二章设计方案一 (7)2.1设计思路 (7)2.2性能评估 (7)第三章设计方案二 (8)3.1 电路结构图 (8)3.2工作原理 (8)3.3 性能评估 (9)第四章设计方案三 (9)4.1电路结构图 (9)4.2工作原理 (10)4.3性能评估 (10)4.4 方案对比 (10)第五章激励信号D的保持时间和时钟CP的最大频率 (11)5.1分析与结论 (11)第六章写出特征方程，画出特征表，激励表与状态图 (11)6.1特征方程 (11)6.2特征表（如表5-1） (11)6.3激励表(如表5-2) (11)6.4状态转换图（如图8） (12)第七章设计拓展 (12)7.1思想启发 (12)7.2功能简述 (12)7.3电路结构 (12)7.3.1 由CMOS传输门和CMOS反相器构成的异或门 (12)7.3.2 抢答器结构图如图10 (13)7.3.3 工作原理 (14)7.4 电路的改进 (15)7.4.1 改进的原因 (15)第八章将设计的D触发器转换成JK触发器和T触发器 (15)8.1 D触发器转换成JK触发器（如图14） (15)8.2 D触发器转成T触发器（如图15） (16)第九章收获与感想 (16)致谢 (17)参考文献 (17)第一章基本器件结构图以及功能1.1 CMOS传输门图1原理：所谓传输门（TG）就是一种传输模拟信号的模拟开关。
基于CMOS传输门CMOS非门设计边沿D触发器的研究
目录摘要、前言---------------------------------------------------------------------3 一概述---------------------------------------------------------------------------4 二CMOS边沿D触发器---------------------------------------------------5 三设计目的及要求----------------------------------------------------------5 四电路组成结构-------------------------------------------------------------8 五电路工作原理-------------------------------------------------------------9 六特征方程、表、图-------------------------------------------------------9 七脉冲特性------------------------------------------------------------------10 八集成触发器---------------------------------------------------------------10 九异步置位、复位设计---------------------------------------------------11 十触发器转换---------------------------------------------------------------12 十一CMOS触发器在时钟边沿工作特性研究-----------------------14 十二CMOS D触发器CD4013的脉冲宽度检测电路--------------20 十三芯片对比---------------------------------------------------------------22 十四总结与感想------------------------------------------------------------25 参考文献---------------------------------------------------------------------26摘要：边沿D触发器在教材里的是维持阻塞边沿D触发器，使用TTL管制成的，而本文的作法是采用了创新手法：即用CMOS传输门和非门来做边沿D触发器。
基于CMOS传输门CMOS非门设计边沿D触发器的研究
基于CMOS传输门CMOS非门设计边沿D触发器的研究边沿D触发器是数字电路中常用的触发器之一，它具有存储数据的功能，并在时钟信号的边沿进行数据更新。
本文将重点研究基于CMOS传输门的CMOS非门设计边沿D触发器。
CMOS非门是由pMOS和nMOS组成的传输门，其中pMOS器件的导通能力受到低电平控制，nMOS器件的导通能力受到高电平控制。
边沿D触发器是由两个CMOS非门和一个双稳态电路组成的。
当时钟信号变化时，D触发器根据输入D的电平来决定输出Q的状态。
CMOS非门中的pMOS和nMOS器件的宽度、长度和阈值电压的选择对电路的性能和功耗有重要影响。
一般情况下，pMOS器件的宽度要比nMOS器件的宽度要大，以保证其导通能力可以满足要求。
同时，pMOS器件的阈值电压一般设置为负值，以确保在低电平下能够导通。
在设计边沿D触发器的过程中，需要考虑时钟信号的上升沿和下降沿对输出Q的影响。
在上升沿时，输入D的电平将传递到输出Q上；而在下降沿时，输入D的电平将不会传递到输出Q上。
这样可以实现在时钟沿更新数据的功能。
CMOS非门的输出电平受到两个输入端电平的控制。
为了实现边沿D触发器的功能，需要将输入D接到CMOS非门的输入端，而时钟信号接到CMOS非门的控制端。
通过控制端的时钟信号，可以控制CMOS非门的通断，进而控制D触发器的输出。
边沿D触发器的设计不仅要满足电路的功能要求，还需要考虑功耗和面积的优化。
为了减少功耗，可以选择合适的pMOS和nMOS器件的尺寸和阈值电压。
同时，可以采用布线技术对电路进行布局和布线，使得电路的面积最小化。
总结而言，基于CMOS传输门的CMOS非门设计边沿D触发器是一项重要的研究课题。
通过合理选择器件参数、电路结构和布线技术，可以设计出功耗低、面积小、性能稳定的边沿D触发器。
这将为数字电路的设计和应用提供重要的基础支持。
数电研讨——用CMOS传输门和CMOS非门设计边沿D触发器
目录摘要 (2)关键字 (2)正文 (2)1 电路结构图及其原理 (3)1．1传输门 (3)1．2 与非门 (3)1．3 D触发器电路 (4)2 电路工作原理仿真 (5)3 特征方程、特征表、激励表与状态图 (5)3．1特征方程 (5)3．2 特征表 (5)3．3 激励表 (6)3．4 状态图 (6)4 激励信号D的保持时间和时钟CP的最大频率 (6)5 设计的D触发器转换成JK触发器和T触发器 (8)5．1D触发器转换为JK触发器 (8)5．2D触发器转换为T触发器 (9)6基于CMOS的D触发器芯片与基于TTL的D触发器芯片外特性比较分析 (9)7 总结与感想 (11)7．1 总结 (11)7．2 感想 (11)参考文献 (1)用CMOS传输门和CMOS非门设计边沿D触发器摘要：本文主要研究了用CMOS传输门和CMOS非门设计边沿D触发器。
首先分析CMOS传输门和CMOS与非门原理；然后设计出CMOS传输门和CMOS非门设计边沿D触发器；阐述电路工作原理；写出特征方程，画出特征表，激励表与状态图；计算出激励信号D的保持时间和时钟CP的最大频率；将设计的D触发器转换成JK触发器和T触发器，最后对CMOS构成的D触发器进行辨证分析。
关键词：CMOS传输门；CMOS非门；边沿D触发器；最大频率；辨证思想Use CMOS transmission door and CMOS gate design edge D flip-flopAbstract:This paper mainly studied how to use CMOS transmission door and CMOS gatedesign edge D flip-flop. Firstly analyzes CMOS transmission door and CMOS nand gate principle;Then design a CMOS transmission door and CMOS gate design edge D flip-flop; This circuitprinciple of work, Write characteristic equation, draw the feature list, incentive table and statediagram; To calculate the excitation signal D retention time and clock CP's maximum frequency;The design of the D flip-flop into JK flip-flop and T trigger, the CMOS a D flip-flop syndromedifferentiation and analysisKey words:CMOS transmission door；CMOS gate edge ；D flip-flop；maximum frequency；dialectic thought1.结构图以及功能1.1CMOS传输门图1传输门的结构图原理：所谓传输门（TG）就是一种传输模拟信号的模拟开关。
数电研讨——用CMOS传输门和CMOS非门设计边沿D触发器
用CMOS传输门和CMOS非门设计边沿D触发器Design Edge D Flip-flop with CMOS Transmission Gate and CMOS NAND Gate摘要本文主要研究了用CMOS传输门和CMOS非门设计边沿D触发器，并将其进行了拓展分析与研究。
本文首先从CMOS传输门和CMOS非门组成的边沿D触发器的电路工作原理、特征方程、特征表、激励表、状态图进行了阐述，计算出激励信号D的保持时间和时钟CP的最大频率，并与TTL组成的D触发器进行了对比和应用分析。
接着还将D触发器转换成JK触发器和T触发器，并分别设计了并行数据存储电路、倍频电路、单稳态电路以及脉冲震荡器这四个功能电路，在实际生活中有着重要的应用。
关键词边沿D触发器 CMOS传输门 CMOS非门 JK触发器 D触发器AbstractThis paper studies the use of non-CMOS and CMOS transmission gate door design edge D flip-flop, and Analysis and research conducted to expand. Edge D flip-flop circuit works from the paper first and CMOS transmission gate CMOS NAND gate composed of the characteristic equation, characteristic form, motivate table, state diagram are described, D calculate the excitation signal hold time and the maximum clock frequency of CP and the composition of the D flip-flop TTL were compared and applied analysis. Then will be converted into a JK flip-flop D flip-flop and Tflip-flops, and were designed to parallel data storage circuit, multiplier circuits,one-shot pulse oscillator circuit and four functional circuit, has important in real life application.Key Words:edge D flip-flop; CMOS transmission gate; CMOS NAND gate; JKflip-flop; T flip-flop目录第1章用CMOS传输门和CMOS非门设计边沿D触发器 (5)1.1 CMOS传输门 (5)1.1.1组成 (5)1.1.2 原理 (5)1.1.3 结论 (5)1.2 CMOS非门 (6)1.2.1 CMOS非门的组成 (6)1.2.2 CMOS非门的原理 (6)1.2.3 CMOS非门的传输延迟时间 (7)1.3用CMOS传输门和CMOS非门设计边沿D触发器 (7)1.3.1 电路组成 (7)1.3.2 电路原理 (7)1.3.3 特征方程，特征表，激励表与状态图 (8)1.3.4激励信号D的保持时间和时钟CP的最大频率 (9)1.4 CMOS构成的D触发器与TTL构成的D触发器比较 (10)1.5 CMOS D触发器的应用——CD4013触摸开关 (12)第二章将设计的边沿D触发器改成其他类型触发器 (13)2.1将设计的D触发器转换成JK触发器 (13)2.2将设计的D触发器转换成T触发器 (13)第三章基于D触发器的应用拓展电路设计 (15)3.1 并行数据存储电路 (15)3.2 倍频电路 (16)3.3 单稳态电路 (18)第四章总结 (26)致谢 (27)参考文献 (27)第1章用CMOS传输门和CMOS非门设计边沿D触发器1.1 CMOS传输门1.1.1组成CMOS传输门的电路如图1-1(a)，逻辑符号如图1-1（b）所示。
(中职)数字电子技术题库带答案-判断题
《数字电子技术》习题库判断题题.逻辑电路中，一律用“1”表示高电平，用“0”表示低电平。
()1.“与”门的逻辑功能是“有1出1,全0出0"。
().“异或”门的逻辑功能是“相同出0,不同出1”。
()2.常用的门电器中，判断两个输入信号是否相同的门电路是“与非”门。
().由分立元件组成的三极管“非”门电路，实际上是一个三极管反相器。
()3. TTL集成“与非”门电路的输入级是以多发射极晶体管为主。
().常见的小规模数字集成电路是TTL集成门和M0S集成门两大系列。
()4. CMOS门电路是由PM0S和NM0S管组成的互补不对称型逻辑门电路。
(). CMOS 传输门的输入与输出不可以互换，所以传输门又称为单向开关。
()5. CMOS “与非”门和反相器相连可以组成一个双向模拟开关。
().用四位二进制代码表示1位十进制数形成的二进制代码称为BCD码。
()6.逻辑代数又称为布尔代数。
().逻辑变量只有0和1两种数值，表示事物的两种对立状态。
()7.常用的化简方法有代数法和卡诺图法。
().任何一个逻辑函数的表达式一定是唯一的()8.任何一个逻辑表达式经化简后，其最简式一定是唯一的().我们常用的计算机键盘是由译码器组成的()9.优先编码器中，允许几个信号同时加到输入端，所以，编码器能同时对几个输入信号进行编码。
().常见的8-3线编码器中有8个输出端，3个输入端。
() 10.输出n位代码的二进制编码器，最多可以有2n个输入信号。
(). 8421BCD码是最常用的二-十进制码。
()11.在优先编码器中，几个输入信号同时到来时，数字大的信号总是被优先编码。
().二-十进制译码器的功能与二-十进制编码器的功能正好相反。
()12.二-十进制译码器对8421 BCD码以外的四位代码拒绝翻译。
().电子手表常采用分段式数码显示器。
()13.触发器在某一时刻的输出状态，不仅取决于当时输入信号的状态，还与电路的原始状态有关。
用CMOS传输门和CMOS非门设计边沿D触发器-北京交通大学
数字电子技术研究性课题数字电子技术研究性课题用CMOS传输门和CMOS非门设计边沿D触发器姓名：学号：学院：电子信息工程学院班级：********日期：2013/11/25摘要本文用CMOS传输门和非门设计边沿D触发器。
首先说明了电路原理，阐明电路的组成结构。
写出特征方程，画出特征表，激励表与状态图。
计算出激励信号D的保持时间和时钟CP的最大频率。
并将设计的D触发器转换成JK触发器和T触发器。
还研究了CMOS触发器在时钟边沿的工作特性及总结，分析了CMOS触发器的功耗情况，阐述了双边沿触发器的工作原理，最后阐述了自己的感想。
关键词：D触发器边沿触发 CMOS传输门 CMOS非门AbstractThis paper mainly discusses the edge D flip-flop using CMOS transmission gate and gate design. The edge D trigger in teaching material is maintaining block edge D flip-flop, use TTL controls into, and this practice is used in innovative ways: with the use of CMOS transmission gate and the gate to the edge D flip-flop. At the same time also analyzed the setup time, hold time, and delay time, the highest frequency analysis method. Also focused on CMOS trigger clock edge characteristics. And has carried on the summary. As well as the contrast between the chip, in practical application are presented. Suggestions.Keywords: D trigger; trigger edge; CMOS transmission gate; CMOS gate目录摘要.............................................................................................................. - 1 -Abstract.......................................................................................................... - 1 -绪论.............................................................................................................. - 3 -第1章电路组成结构及其原理 ........................................................................ - 4 -1.1 边沿D触发器 ......................................................................................................... - 4 -1.2 CMOS门电路 ............................................................................................................ - 4 -1.3 电路组成结构图 ..................................................................................................... - 5 -1.4 电路工作原理 ......................................................................................................... - 6 -第2章特征方程、特征表、激励表及状态图..................................................... - 7 -第3章激励信号D的保持时间和时钟CP的最大频率 ......................................... - 8 -3.1 平均传输延迟时间 ................................................................................................. - 8 -3.2 保持时间 ................................................................................................................. - 8 -3.3 时钟CP最大频率 ................................................................................................... - 9 -第4章复位、置位电路 ................................................................................ - 11 -第5章触发器逻辑功能的转换 ...................................................................... - 13 -5.1 D触发器转换成JK触发器 .................................................................................. - 13 -5.2 D触发器转换成T触发器 .................................................................................... - 14 -第6章 CMOS双边沿D触发器......................................................................... - 15 -6.1 CMOS集成电路功耗分析 ...................................................................................... - 15 -6.2 CMOS双边D沿触发器工作原理 .......................................................................... - 15 -第7章 D触发器常用芯片 ............................................................................ - 18 -7.1 74HC273芯片资料 .................................................................................................. - 18 -7.2 74LS273芯片资料 .................................................................................................. - 19 -7.3 芯片性能比较 ......................................................................................................... - 20 -感想与总结 .................................................................................................. - 22 -绪论触发器按触发方式的不同，可分为电平触发器、主从触发器和边沿触发器。
用CMOS传输门和CMOS非门设计D触发器解读
用CMOS传输门和CMOS非门设计边沿D触发器姓名单赟吉所在学院电子信息工程专业班级通信1109学号 11211105指导教师白双日期 __2013.12月_____目录摘要 (2)第一章绪论 (2)1.1 CMOS D触发器与TTL D触发器的比较 (3)1.2 触发器 (4)1.3 边沿触发器 (4)第二章D触发器电路组成结构 (6)2.1 CMOS反向器 (6)2.2 CMOS传输门 (6)2.3 D触发器 (7)2.4 第一种设计方案 (8)2.5 第二种设计方案 (9)2.6 两种设计方案比较 (10)第三章置位、复位电路 (12)第四章特征方程，特征表，激励表，状态图 (14)4.1 特征方程和特征表 (14)4.2 激励表 (14)4.3 状态图 (14)第五章激励信号D的保持时间和时钟CP的最大频率 (16)5.1 平均传输延迟时间 (16)5.2 建立时间和保持时间 (16)5.3 CP时钟周期 (17)第六章设计的D触发器转换成JK触发器和T触发器 (18)6.1 设计的D触发器转换成JK触发器 (18)6.2 D触发器转换成T触发器 (19)第七章CMOS D触发器在CP边沿的工作特性研究 (21)第八章CMOS D触发器的应用—CD4013触摸开关 (24)第九章总结以及感想 (25)参考文献 (26)摘要：本文用CMOS传输门和CMOS非门设计边沿D触发器。
说明电路组成结构；阐述电路工作原理；写出特征方程，画出特征表，激励表与状态图；计算出激励信号D的保持时间和时钟CP 的最大频率；将设计的D触发器转换成JK触发器和T触发器。
关键词：边沿触发 CMOS非门，CMOS传输门，D触发器。
Abstract：This paper mainly studied how to use CMOS transmission door and CMOS gate design edge D flip-flop. Firstly analyzes CMOS transmission door and CMOS gate principle; Then use the CMOS transmission door and CMOS gate design the edge D flip-flop; Also this paper tells us how this circuit work, Then write characteristic equation, draw the feature list, incentive table and state diagram; Next calculate the excitation signal D retention time and clock CP's maximum frequency; Finally put The design of the D flip-flop into JK flip-flop and T trigger.Keywords: trigger edge; CMOS gate;CMOS transmission gate; D trigger;一、绪论1.1 CMOS D触发器与TTL D触发器的比较TTL电路的速度快，传输延迟时间短(5-10ns)，但是功耗大。
一种单锁存器CMOS三值D型边沿触发器设计
一种单锁存器CMOS三值D型边沿触发器设计
杭国强;吴训威
【期刊名称】《电子学报》
【年(卷),期】2002(030)005
【摘要】提出了一种只使用单个锁存器的CMOS三值D型边沿触发器设计.该电路是通过时钟信号的上升沿后产生的窄脉冲使锁存器瞬时导通完成取样求值.所提出的电路较之以往设计具有更为简单的结构,三值双轨输出时仅需24个MOS管.计算机模拟结果验证了所提出的触发器具有正确的逻辑功能、良好的瞬态特性和更低的功耗.此外,该设计结构极易推广至基值更高的多值边沿触发器的设计.
【总页数】3页(P760-762)
【作者】杭国强;吴训威
【作者单位】浙江大学信息与电子工程学系,浙江杭州,310027;宁波大学电路与系统研究所,浙江宁波,315211
【正文语种】中文
【中图分类】TN432;TP333
【相关文献】
1.新型电流型CMOS四值边沿触发器设计 [J], 杭国强;应时彦
2.时钟信号竞争型三值CMOS边沿触发器 [J], 吴训威;韦健;汪鹏君
3.低功耗动态三值CMOS D触发器设计 [J], 胡晓慧;沈继忠;周威
4.时钟低摆幅三值双边沿低功耗触发器的设计 [J], 曾小旁; 汪鹏君
5.一种单锁存器CMOS静态D触发器的设计 [J], 莫凡;俞军;章倩苓
因版权原因，仅展示原文概要，查看原文内容请购买。
(完整版)第4章习题答案
思考题：题4.1.1 按触发方式触发器可分为、和三类。
答：电平触发、主从触发、边沿触发。
题4.1.2 由与非门构成的RS锁存器输入信号不允许同时为。
答：0题4.1.3 触发器有个稳定状态，它可记录位二进制码，存储8位二进制信息需要个触发器。
答：2、1、8。
题 4.1.4 如果由或非门构成的RS锁存器输入信号同时为1，此时输出的原端Q和非端Q 为。
然后改变两输入信号为0，输出原端Q和非端Q为。
答：0、不定（0，1或1，0）题4.2.1 在图4.2.1（b）中将C1改为C2，当C2有效时，1S、1R和C2 。
答：无关。
题4.2.2 同步RS触发器和RS锁存器主要区别是。
答：触发信号。
题4.2.3 保证同步D触发器的输出稳定，要求输入有效信号的高电平至少需要。
答：4t pd。
题4.2.4 同步触发器的缺点是。
（A）抗干扰能力差（B）空翻现象（C）多次翻转（D）约束条件答：A、B、C、D。
题4.2.5 同步D触发器和同步RS触发器相同之处是，不同之处是。
（A）空翻现象，约束条件（B）同步信号，空翻现象（C）约束条件，空翻现象（D）时钟，同步信号答：A题4.3.1 具有约束条件的触发器有。
（A）主从RS触发器（B）由主从RS触发器组成D触发器（C）主从JK触发器（D）由主从JK触发器组成D触发器答：A题4.3.2 具有一次翻转特性的触发器有。
（A）主从RS触发器（B）由主从RS触发器组成D触发器（C）主从JK触发器（D）由主从JK触发器组成D触发器答：Ｃ、D题4.3.3 主从RS触发器不能完全克服多次翻转的原因是。
（A）主从RS触发器的主触发器工作原理和同步RS触发器相同（B）主从RS触发器的从触发器工作原理和同步RS触发器相同（C）输入信号R不稳定12（D ）异步复位或置位不考虑时钟的到来就将输出清零或置1 答：A题4.3.4 主从触发器的时钟在高电平时，将输入信号传递到 。
在低电平时，将信号传递到 。
用CMOS传输门和CMOS非门设计D触发器
用CMOS传输门和CMOS非门设计边沿D触发器姓名周路所在学院电子信息工程专业班级通信1002学号 10211061指导教师侯建军日期 __2012.12月_____目录第一章电路组成结构 (1)第二章电路工作原理 (2)第三章特征方程，特征表，激励表，状态图 (2)第四章激励信号D的保持时间和时钟CP的最大频率 (3)第五章设计的D触发器转换成JK触发器和T触发器 (4)5.1 设计的D触发器转换成JK触发器 (4)5.2 D触发器转换成T触发器 (4)第六章CMOS D触发器CD4013和TTL D触发器74LS74区别 (5)第七章CMOS D触发器的应用——CC4013触摸开关 (7)第八章感想以及总结 (8)参考文献 (9)摘要：本文用CMOS 传输门和CMOS 非门设计边沿D 触发器。
说明电路组成结构；阐述电路工作原理；写出特征方程，画出特征表，激励表与状态图；计算出激励信号D 的保持时间和时钟CP 的最大频率；将设计的D 触发器转换成JK 触发器和T 触发器。
比较C4013和74LS74的区别，简述CD4013的一个应用。
最后阐述自己的感想和对未来电子技术发展的一些展望设想。
关键词： CMOS 非门，CMOS 传输门，TTL 与CMOS ，展望未来。
一、电路组成结构传统的边沿D 触发器电路已为大家熟知，在此基础上，用CMOS 传输门（TG ）和CMOS 非门(G)设计；由此该电路的整体构造如下图所示.图1 D 触发器原理图图2 仿真CMOS传输门和非门构成的D触发器,非门G1、G2和传输门TG1、TG2组成了主触发器；非门G3、G4和传输门TG3、TG4组成了从触发器。
TG1和TG3分别为主触发器和从触发器的输入控制门。
根据CMOS传输门的工作原理和图中控制信号的极性标注可知,当传输门TG1、TG4导通时,TG2、TG3截止;反之,当TG1、TG4截止时,TG2、TG3导通二、电路工作原理1.CP=0,TG1导通,TG2截止,D端输入信号送人主触发器中,G1=D，G2=D此时触发器尚未形成反馈连接,不能自行保持。
2011年硬件工程师应聘笔试题及答案
1.什么是建立时间和保持时间？p12.什么是竞争与冒险现象？怎样判断？如何消除？P13.请画出用D触发器实现2倍分频的逻辑电路？什么是状态图？p14. 什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？p15.什么是同步逻辑和异步逻辑？p1tch与Register的区别,为什么现在多用register.行为级描述中latch如何产生的。
p17.什么是锁相环（PLL）？锁相环的工作原理是什么？p18.你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？p19.可编程逻辑器件在现代电子设计中越来越重要，请问：a) 你所知道的可编程逻辑器件有哪些？b) 试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。
p1~210.设想你将设计完成一个电子电路方案。
请简述用EDA软件（如PROTEL）进行设计（包括原理图和PCB图）到调试出样机的整个过程。
在各环节应注意哪些问题？p2~311.用逻辑门和cmos电路实现ab+cd p312.用一个二选一mux和一个inv实现异或? p313.给了reg的setup,hold时间，求中间组合逻辑的d elay范围。
p314.如何解决亚稳态p3~417.用mos管搭出一个二输入与非门？p418.集成电路前段设计流程，写出相关的工具。
P4~519.名词IRQ,BIOS,USB,VHDL,SDR p521.用波形表示D触发器的功能p523.What is PC Chipset? p526.DSP和通用处理器在结构上有什么不同，请简要画出你熟悉的一种DSP结构图p5~627.DSP（数字信号处理芯片）、CPU（中央处理器）、MCU（微控制器）在结构、特点、功能以及用途上的区别？p628.请写出[－8，7]的二进制补码，和二进制偏置码？p6~729.中断的概念和中断的流程p730.名词:SRAM,SSRAM,SDRAM p731.信号与系统:时域与频域关系p732.模拟电子电路总结p7~833.串行通信与并行通信异同，特点，比较。
用CMOS传输门和CMOS非门设计边沿D触发器汇总
《数字电子技术》研究性学习用CMOS传输门和CMOS非门设计边沿D触发器*名：***学号： ********班级：通信1307指导老师：***时间： 2015年12月1日目录摘要 3关键字 3正文 31 电路结构图及其原理 31．1传输门31．2 与非门 31．3 D触发器电路 42 电路工作原理仿真53 特征方程、特征表、激励表与状态图53．1特征方程 53．2 特征表 53．3 激励表 63．4 状态图 64 激励信号D的保持时间和时钟CP的最大频率 65 设计的D触发器转换成JK触发器和T触发器85．1 D触发器转换为JK触发器85．2 D触发器转换为T触发器96基于CMOS的D触发器芯片与基于TTL的D触发器芯片外特性比较分析117 CMOS D触发器的应用——CD4013触摸开关 138 总结148．1 总结 148．2 感想 14参考文献15摘要：本文主要研究了用CMOS传输门和CMOS非门设计边沿D触发器。
首先分析CMOS传输门和CMOS与非门原理；然后设计出CMOS传输门和CMOS非门设计边沿D触发器；阐述电路工作原理；写出特征方程，画出特征表，激励表与状态图；计算出激励信号D的保持时间和时钟CP的最大频率；将设计的D触发器转换成JK触发器和T触发器，最后对CMOS构成的D触发器进行辨证分析。
关键词：CMOS传输门；CMOS非门；边沿D触发器；1.结构图以及功能1.1CMOS传输门图1传输门的结构图原理：所谓传输门（TG）就是一种传输模拟信号的模拟开关。
CMOS传输门由一个P沟道和一个N沟道增强型MOS管并联而成，如上图所示。
设它们的开启电压|VT|=2V且输入模拟信号的变化范围为0V到+5V。
为使衬底与漏源极之间的PN结任何时刻都不致正偏，故T2的衬底接+5V电压，而T1的衬底接地。
传输门的工作情况如下：当C端接低电压0V时T1的栅压即为0V，vI取0V到+5V范围内的任意值时，TN均不导通。
cmos边沿d触发器真值表
cmos边沿d触发器真值表
CMOS边沿D触发器的真值表如下：
1.当输入信号D为0时，触发器保持原状态不变。
2.当输入信号D为1时，触发器翻转至0状态。
3.当输入信号D为X（不确定）时，触发器状态不确定。
4.当输入信号D为Z（高阻态）时，触发器输出状态为0。
需要注意的是，CMOS边沿D触发器的真值表与具体的电路实现有关，上述真值表仅供参考，具体的真值表应根据电路设计而定。
CMOS边沿D触发器和边沿A、B触发器的主要区别在于触发方式和输入信号的处理方式。
1.触发方式：边沿D触发器是一种最简单的触发器，在触发边沿到来时，将输入端的值存入其中，并且这个值与当前存储的值无关。
在两个有效的脉冲边沿之间，D的跳转不会影响触发器存储的值，但是在脉冲边沿到来之前，输入端D必须有足够的建立时间，保证信号稳定。
而边沿A、B触发器则具有不同的触发方式，对输入信号的处理也有所不同。
2.输入信号处理：CMOS边沿D触发器主要通过D端输入信号来控制触发器的状态，当D端输入为1时，触发器翻转至0状态；当D端输入为0时，触发器保持原状态不变。
而边沿
A、B触发器则可能根据A、B端的输入信号来控制触发器的状态。
综上所述，CMOS边沿D触发器和边沿A、B触发器的主要区别在于触发方式和输入信号的处理方式，具体选择哪种触发器需要根据实际应用需求来决定。
用CMOS传输门和CMOS非门设计D触发器
.. . .. .用CMOS传输门和CMOS非门设计边沿D触发器姓名单赟吉所在学院电子信息工程专业班级通信1109学号11211105指导教师白双日期__2013.12月_____目录摘要 (2)第一章绪论 (2)1.1 CMOS D触发器与TTL D触发器的比较 (3)1.2 触发器 (4)1.3 边沿触发器 (4)第二章D触发器电路组成结构 (6)2.1 CMOS反向器 (6)2.2 CMOS传输门 (6)2.3 D触发器 (7)2.4 第一种设计方案 (8)2.5 第二种设计方案 (9)2.6 两种设计方案比较 (10)第三章置位、复位电路 (12)第四章特征方程，特征表，激励表，状态图 (14)4.1 特征方程和特征表 (14)4.2 激励表 (14)4.3 状态图 (14)第五章激励信号D的保持时间和时钟CP的最大频率 (16)5.1 平均传输延迟时间 (16)5.2 建立时间和保持时间 (16)5.3 CP时钟周期 (17)第六章设计的D触发器转换成JK触发器和T触发器 (18)6.1 设计的D触发器转换成JK触发器 (18)6.2 D触发器转换成T触发器 (19)第七章CMOS D触发器在CP边沿的工作特性研究 (21)第八章CMOS D触发器的应用—CD4013触摸开关 (24)第九章总结以及感想 (25)参考文献 (26)摘要：本文用CMOS传输门和CMOS非门设计边沿D触发器。
说明电路组成结构；阐述电路工作原理；写出特征方程，画出特征表，激励表与状态图；计算出激励信号D的保持时间和时钟CP的最大频率；将设计的D触发器转换成JK触发器和T触发器。
关键词：边沿触发CMOS非门，CMOS传输门，D触发器。
Abstract：This paper mainly studied how to use CMOS transmission door and CMOS gate design edge D flip-flop. Firstly analyzes CMOS transmission door and CMOS gate principle; Then use the CMOS transmission door and CMOS gate design the edge D flip-flop; Also this paper tells us how this circuit work, Then write characteristic equation, draw the feature list, incentive table and state diagram; Next calculate the excitation signal D retention time and clock CP's maximum frequency; Finally put The design of the D flip-flop into JK flip-flop and T trigger.Keywords: trigger edge; CMOS gate;CMOS transmission gate; D trigger;一、绪论1.1 CMOS D触发器与TTL D触发器的比较TTL电路的速度快，传输延迟时间短(5-10ns)，但是功耗大。
基于CMOS传输门结构的基本D触发器
集成电路版图课程设计设计项目：基于CMOS传输门结构的基本D触发学院：电子科学与应用物理学院班级：姓名：合作者：目录一、设计的目的和意义 (3)二、设计的主要内容和要求 (4)三、设计采用的硬件和软件环境和条件 (4)四、实验原理 (5)五、设计步骤 (8)六、设计心得 (12)七、参考文献 (10)一、设计的目的和意义设计目的：1．熟悉L-Edit电路图编辑环境、模块的编辑和引用；2．掌握L-Edit菜单使用方法3．掌握并认识版图设计规则检测；4．了解如何分析所绘制的电路图的功能能够达到原来预计的效果；5．熟悉IC制造工艺文件；6．熟练运用软件设计电路和版图。
设计意义：1.配合CMOS数字集成电路设计基础、集成电路设计硬件描述语言、超大规模集成电路CAD、器件模型CAD、集成电路版图设计，培养IC设计的实践能力；2.进一步掌握基本的数字集成电路与器件设计和调试的方法与步骤；3.掌握设计输入、编译、模拟、仿真等IC设计的基本过程；4.进一步巩固所学IC设计相关的理论知识，提高运用所学知识分析和解决实际集成电路工程设计问题的能力；5.经过查找资料、方案的设计与选择、设计仿真器件或电路、检查版图设计、撰写设计报告等一系列实践过程，实现一次较全面的IC版图设计工程实践训练6.通过理论与实际相结合初步感悟工程设计与理论设计的不同点，提高和培养创新和实践能力，为后续课程的学习打下坚实基础。
7.提高团队合作能力。
二、设计的主要内容和要求利用S-Edit软件画出传输门结构的D触发器，然后用L-Edit画出其版图，并作DRC验证。
三、设计采用的硬件和软件环境和条件1．主要设备是电脑2．软件环境：Tanner Pro 13.1四、实验原理触发器是具有记忆功能的基本存储单元，有静态和动态两种实现方法，静态主要是利用双稳态原理：一对交叉耦合的反相器形成一个双稳态元件并且因此可以用来记忆二进制值。
这种方法的优点是只要电源电压加在该电路上，他所保持得值就一直有效，因此称为静态电路。
D触发器 传输门 异或门 与非门 集成电路 版图
实验八 主从型D触发器的版图设计
【1】实验名称:主从型D触发器的版图设计
【2】目的：绘制主从型D触发器的版图，并对其进行DRC检测和T-Spice模拟仿真。
【3】使用设备和工具：微型计算机一台；Tanner软件
【4】实验时间：2011-05-30
【4】版图设计步骤和要求：
1、在做此项目之前明确此项目设计到的技术资料，知道所用的工艺，并熟悉此项目设计要求以及规则要求；
2、设置软件环境,即打开L_edit后一定要进行替换设置，具体操作方法见“IC版图设计—Tanner软件基本操作”。
3、设计规则与版图图层定义:弄清楚版图层次，根据工艺设计规则开始绘制版图。
5、要求：按照前述的设计方法设计出PMOS的W/L=12um/2um、NMOS的W/L=6um/2um 的主从型D触发器。
【5】电路图如下图所示：
【6】设计步骤
1、绘制W/L=12/2的PMOS管如下图所示：
2、绘制W/L=6/2的NMOS管，如下图所示：
3、按照电路图，将所有PMOS和NMOS管相连接起来。
如下图所示：
4、将D触发器转化成 T-Spice文件。
5、T-Spice模拟：
6、仿真结果如下图所示：。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电子技术研究性学习报告——用CMOS传输门和CMOS非门设计边沿D触发器指导教师：学院：班级：姓名：学号：摘要本文主要研究了用CMOS传输门和CMOS非门设计边沿D触发器。
首先分析CMOS传输门和CMOS与非门原理；然后设计出CMOS传输门和CMOS非门设计边沿D触发器；阐述电路工作原理；写出特征方程，画出特征表，激励表与状态图；计算出激励信号D的保持时间和时钟CP的最大频率；将设计的D触发器转换成JK触发器和T触发器，最后对CMOS构成的D触发器进行辨证分析。
关键词CMOS传输门 CMOS非门边沿D触发器最大频率辨证思想AbstractThis paper mainly studied how to use CMOS transmission door and CMOS gate design edge D flip-flop. Firstly analyzes CMOS transmission door and CMOS nand gate principle; Then design a CMOS transmission door and CMOS gate design edge D flip-flop; This circuit principle of work, Write characteristic equation, draw the feature list, incentive table and state diagram; To calculate the excitation signal D retention time and clock CP's maximum frequency; The design of the D flip-flop into JK flip-flop and T trigger, the CMOS a D flip-flop syndrome differentiation and analysis.Key words: CMOS transmission door；CMOS gate edge；D flip-flop；maximum frequency dialectic thought目录摘要 (2)Abstract (2)一、基本器件结构图以及功能 (5)1.1 CMOS传输门 (5)1.2 CMOS反相器 (5)1.2.1电压传输特性和电流传输特性 (5)1.2.2 CMOS反相器特点 (6)二、设计方案一 (7)2.1设计思路 (7)2.2性能评估 (7)三、设计方案二 (7)3.1 电路结构图 (8)3.2工作原理 (8)3.3 性能评估 (9)四、设计方案三 (9)4.1电路结构图 (9)4.2工作原理 (9)4.3性能评估 (10)4.4 方案对比 (10)五、激励信号D的保持时间和时钟CP的最大频率 (11)5.1分析与结论 (11)六、写出特征方程，画出特征表，激励表与状态图 (11)6.1特征方程 (11)6.2特征表 (11)6.3激励表 (11)6.4状态转换图 (12)七、设计拓展 (12)7.1思想启发 (12)7.2功能简述 (12)7.3电路结构 (12)7.3.1 由CMOS传输门和CMOS反相器构成的异或门 (12)7.3.2 抢答器结构图 (13)7.3.3 工作原理 (14)7.4 电路的改进 (15)7.4.1 改进的原因 (15)八、将设计的D触发器转换成JK触发器和T触发器 (15)8.1 D触发器转换成JK触发器 (15)8.2 D触发器转成T触发器 (16)九、收获和感想 (17)参考文献 (18)一、基本器件结构图以及功能1.1CMOS传输门图1原理：所谓传输门（TG）就是一种传输模拟信号的模拟开关。
CMOS传输门(如图1)由一个P沟道和一个N沟道增强型MOS管并联而成，如上图所示。
设它们的开启电压|VT|=2V且输入模拟信号的变化范围为0V到+5V。
为使衬底与漏源极之间的PN结任何时刻都不致正偏，故T2的衬底接+5V电压，而T1的衬底接地。
传输门的工作情况如下：当C端接低电压0V时T1的栅压即为0V，vI取0V 到+5V范围内的任意值时，TN均不导通。
同时,TP的栅压为+5V，TP亦不导通。
可见，当C端接低电压时，开关是断开的。
为使开关接通，可将C端接高电压+5V。
此时T1的栅压为+5V，vI在0V到+3V的范围内，TN导通。
同时T2的棚压为-5V，vI在2V到+5V的范围内T2将导通。
由上分析可知，当vI＜+3V时，仅有T1导通，而当vI＞+3V时，仅有T2导通当vI在2V到+3V的范围内，T1和T2两管均导通。
进一步分析还可看到，一管导通的程度愈深，另一管的导通程度则相应地减小。
换句话说，当一管的导通电阻减小，则另一管的导通电阻就增加。
由于两管系并联运行，可近似地认为开关的导通电阻近似为一常数。
这是CMOS传输出门的优点。
1.2 CMOS反相器1.2.1电压传输特性和电流传输特性CMOS反相器的电压传输特性曲线可分为五个工作区。
（如图2）图2工作区Ⅰ：由于输入管截止，故vO=VDD，处于稳定关态。
工作区Ⅲ：PMOS和NMOS均处于饱和状态，特性曲线急剧变化，vI值等于阈值电压Vth。
工作区Ⅴ：负载管截止，输入管处于非饱和状态，所以vO≈0V，处于稳定的开态。
CMOS反相器的电流传输特性曲线如图3，只在工作区Ⅲ时，由于负载管和输入管都处于饱和导通状态，会产生一个较大的电流。
其余情况下，电流都极小。
图31.2.2 CMOS反相器特点静态功耗极低。
在稳定时，CMOS反相器工作在工作区Ⅰ和工作区Ⅴ，总有一个MOS管处于截止状态，流过的电流为极小的漏电流。
抗干扰能力较强。
由于其阈值电平近似为0.5VDD，输入信号变化时，过渡变化陡峭，所以低电平噪声容限和高电平噪声容限近似相等，且随电源电压升高，抗干扰能力增强。
电源利用率高。
VOH=VDD，同时由于阈值电压随VDD变化而变化，所以允许VDD有较宽的变化范围，一般为+3～+18V。
输入阻抗高，带负载能力强。
二、设计方案一2.1设计思路相比直接由CMOS传输门和COMS反相器设计出D触发器，由以上两种器件设计出与非门较简单。
设计出的与非门如图4。
2.2性能评估1.构成较复杂：由于一个两输入的与非门就需要8个传输门以及10个非门，若需要三输入的与非门则需要更多的传输门以及与非门，所以电路构成复杂。
2．电路利用率较低：当一条支路通路时，其他支路处于闲置状态，所以电路的利用率低。
图4三、设计方案二3.1电路结构图图53.2工作原理如图5。
当cp低电平时，TG1导通、TG2截止，D信号经过传输门输入，Q_=D_、Q=D，电路输出Q跟随D信号变化。
当cp上升沿时，TG1截止、TG2导通，D信号不能传输，D信号的改变对输出不会产生影响，输出端的两个非门首尾相连，保持上升沿时刻的状态不变。
此方案由手动开启和关闭传输门来体现D触发器的特性。
波形如图6。
由图6可知，若CP上升前，即D触发器关闭前，输入D发生突变，输出会有影响。
3.3 性能评估1．元件数量少：整个电路只需要5个元件，包括两个传输门以及三个非门。
2．传输时间短：信号经过电路时，只需要通过三个非门和一个传输门即可输出。
传输时间大概为40ns。
3．功耗小：组成电路的元器件都为CMOS元器件，功耗小。
4．人性化：可人为手动控制。
若输入了错误信号，则可在时钟上升沿到来前进行改正。
5．抗干扰能力不强：在时钟上升沿到来之前，传输门一直处于开启状态。
如果在时钟上升沿到来前，信号发生了突变，则导致输出了错误的信号，所以抗干扰能力有待提高。
图6四、设计方案三4.1电路结构图图74.2工作原理如图7。
当CP的上升沿到达时,TG1截止,TG2导通,切断了D信号的输入,由于G1的输入电容存储效应,G1输入端电压不会立即消失,于是Q、Q-在TG1截止前的状态被保存下来;同时由于TG3导通、TG4截止,主触发器的状态通过TG3和G3送到了输出端,使Q=D(CP上升沿到达时D的状态),而Q-=D-。
在CP高电平期间, Q=D, Q-=D-的状态一直不会改变,直到CP下降沿到达时,TG2、TG3又截止,TG1、TG4又导通,主触发器又开始接收D端新数据,从触发器维持已转换后的状态。
可见,这种触发器的动作特点是输出端的状态转换发生在CP的上升沿,而且触发器所保持的状态仅仅取决于CP上升沿到达时的输入状态。
正因为触发器输出端状态的转换发生在CP的上升沿(即CP的上升沿),所以这是一个CP上升沿触发的边沿触发器,CP上升沿为有效触发沿,或称CP上升沿为有效沿(下降沿为无效沿)。
4.3性能评估1.传输时间较短：信号经过电路时，需要通过三个非门和三个传输门即可输出。
传输时间大概为60ns。
2.功耗较小：组成电路的元器件都为CMOS元器件，功耗小。
3.抗干扰能力强：传输门只于上升沿到来前后几十纳秒内处于开启状态，其他时间都处于关闭状态，此时信号无法输入。
因此只要保证信号在上升沿到来前后20ns内保持不变即可将信号准确地传输。
所以抗干扰能力强。
4.电子元器件较多，成本略高：一个触发器需要9个原件，其中包括4个传输门以及5个非门。
所以成本略高。
4.4 方案对比方案二：元件数量少，成本较低传输时间短功耗小抗干扰能力不强可人为手动控制，输入错误后可以改正方案三：电路较复杂，成本较高传输时间较短功耗较小抗干扰能力强通过两种方案的对比可以根据其性能以及自身需求对此两种方案进行合理选择。
五、激励信号D的保持时间和时钟CP的最大频率5.1分析与结论假设，信号通过传输门及反相器的时间为t1。
D信号的保持时间需大于3t1，才能保证D信号能够存储下来。
如果CP下降沿后，D信号才被锁存，在此期间如果D信号有突变，将影响输出结果，所以电路需保证D信号存储后CP再变为低电平，也就是说CP高电平的时间需大于3t1，设CP周期为T CP，则推出的解释即为CP需满足0.5T CP大于3t1，即f CP小于1/6t1。
六、写出特征方程，画出特征表，激励表与状态图6.1特征方程Q n+1=D6.2特征表（如表5-1）CP DX X1 01表5-1 特征表6.3激励表(如表5-2)Qn Qn+1 D0 0 00 1 11 0 01 1 1表5-2 激励表6.4状态转换图（如图8）图8七、设计拓展7.1思想启发本次研究性学习主要是使用CMOS传输门和CMOS反相器设计D触发器。
但为了加深我对电子元器件的理解并充分锻炼我的设计能力，我想到用CMOS传输门和CMOS反相器设计一个抢答器。
7.2功能简述此电路中有N个输入和N个输出，每个人对应各自的一个输出，每个输出端各连接一个灯。