M-lvds全双工通信
军用总线控制技术简介
军用总线控制技术简介作者：陈峰付国忠姚兆来源：《武汉科技报·科教论坛》2013年第11期【摘要】本文主要介绍了不同军用数据控制技术的特点、改进及其发展用途。
【关键词】军用航空数据；高速数据总线；光纤通道一、 MIL-STD-155320世纪70年代，美国军方制定了军用航空数据总线标准— MIL-STD-1553。
该总线为指令/响应时分多路数据总线，采用冗余的总线型拓扑结构，利用屏蔽双绞线或同轴电缆作为传输介质，传输数据率可达1Mb/s。
其主要功能是为所有连接到总线上的航空电子系统提供综合化、集中式的系统控制接口。
这种总线技术首先运用于美国空军F-16战斗机。
MIL-STD-1553总线技术共有2个版本：1553A和1553B。
二、MIL-STD-17731988年，美国国防部发布了新的军用标准 MIL-STD-1773，这个标准是对 MIL-STD-1553标准在传输介质上的一个改进，利用光纤传输介质来取代屏蔽双绞线以及电缆，其他的高层协议与 MIL-STD-1553B相同。
MIL-STD-1773数据总线在20世纪90年代已被美国国家航空，宇宙航行局和海军所使用，F-18战斗机就是使用这一标准的试验机型。
与此同时，英国也在研究基于光纤的数据传输总线技术，“山猫”直升机（Lynxhelicopter）就是利用光纤作为其传输介质的机型。
当前， MIL-STD-1773已发展到了双速率、高速度的阶段，波音公司已制造出基于MIL-STD-1773标准的双速率的收发器，具有1Mb/s和20Mb/s两种速率，1Mb/s主要用于MIL-STD-1553总线的使用，而20Mb/s主要用于高速数据传输。
三、STANAG3910STANAG3910也是一种指令/响应协议，采用双速率传输总线结构。
高速通道具有20Mb/s 的传输速率，以满足现今绝大多数战机航电子系统之间高速通信的要求，而低速率的MIL-STD-1553B通道主要控制高速通道的通信。
一种基于MLVDS的SPI通信链路设计
130 引言串行外围设备接口SPI(Serial Peripheral Interface)作为一种成本低、应用简单的全双工同步通信总线,主要应用于中等距离中等速度条件下的通信,其具有严格的时序逻辑,分为主设备和从设备,常用于板内嵌入式处理器与外围设备芯片之间的通信,且由于其硬件结构简单、协议灵活以及可靠性高的特性,具有良好的可扩展性[1]。
MLVDS作为多点LVDS,可以驱动多个收发器实现总线的互联应用,其具有高传输速率、低功耗和低噪声的特点。
在某星载控制链路中,基于MLVDS技术使用FPGA设备作为SPI通信主机节点向多个ARM或FPGA实现的从机节点设备发送控制命令,主机发送的时序与标准SPI严格的时序逻辑唯一的区别就是时钟连续,因而对于某内置ARM Cortex-M3内核的MCU作为从机节点来说,无法直接应用内置的SPI硬核接收总线数据,本文提出了一种软件方法处理连续时钟下SPI从机可靠通信的问题。
1 接口设计本文设计的通信接口组件应用基于MLVDS链路层标准的SPI通信接收上级主机发送过来的频率控制码,通信主机使用 FPGA工作于主机方式,总线中挂载多个从机,存在混合使用FPGA和ARM作为从机接收主机发送控制数据的情况,由于只发不收单向通信,所以占用主机FPGA板2+N个通用管脚,其中N为从机数量,如图1所示为基于SPI总线的一主多从通信的示意图,参与数据传输的引脚包括时钟引脚SCK,主出从入引脚MOSI,以及片选有效引脚CS。
MOSI为从机节点接收的数据输入,SCK为从机节点的串行时钟输入,CS选择MCU一个普通的GPIO与主器件相应的唯一片选信号相连,而标准SPI通信接口的片选管理引脚NSS释放为GPIO另用。
根据系统用元器件统型需要,所使用的处理器芯片采图1 FPGA SPI 引脚配置为master 与多个SPI slave 节点通信模式图Fig.1 FPGA SPI pin configuration as master communication mode diagram with multiple SPI slave nodes收稿日期:2021-04-09作者简介:钱小东(1987—),男,安徽无为人,博士,工程师,研究方向:星载综合电子设计。
mlvds 标准
mlvds 标准
MLVDS（Multipoint-Low-Voltage Differential Signaling）是一种多点低电压差分信号标准，它是在LVDS （Low-Voltage Differential Signaling）标准的基础上派生出来的。
MLVDS的主要目的是将点对点的LVDS延申用于解决多点应用问题，因此除了LVDS的相关低功耗、差分、抗干扰等特点外，MLVDS的驱动器输出的强度更高，共模范围更广。
MLVDS标准的主要特点是：
1. 低功耗：MLVDS采用低电压差分信号技术，使得功耗更低，有利于延长设备的续航时间。
2. 高速度：MLVDS标准支持高速度的数据传输，可以满足高速串行总线的需求。
3. 抗干扰能力强：MLVDS采用差分信号技术，可以有效地抵抗外部干扰，提高信号的可靠性。
4. 多点应用：MLVDS支持多点应用，可以同时传输多个信号，适用于复杂的系统架构。
5. 标准规范：MLVDS标准符合TIA/EIA-899-2001国际标准规范，具有良好的兼容性和互操作性。
总之，MLVDS标准是一种适用于高速、低功耗、抗干扰的多点应用的技术标准，被广泛应用于通信、计算机、消费
电子等领域。
基于MLVDS高速半双工数据传输设计
基于MLVDS高速半双工数据传输设计苏淑靖;薛彦杰;洪万帆【摘要】Aiming at the low rate and low reliability of the existing problems of the application of MLVDS half du -plex data transmission , a design of high speed and high reliability of half duplex data transmission were put forward . Taking MLVDS as a data transfer interface and Spartan-6 FPGA chip as logic implementations , the CRC and parity mode was added on to improve transmission the transmission link layer reliability .The overall design scheme and the realization method of half duplex control mode are introduced in detail , and the design of the system is simulated and tested.Finally, the experimental results of the design to verify the advantages of the transmission design .%针对目前应用MLVDS半双工模式传输数据存在速率低和可靠性低的问题，提出了一种高速且高可靠性半双工数据传输的设计。
设计中以MLVDS作为数据传输接口，Spartan－6 FPGA作为逻辑实现芯片，在传输链路层上增加了CRC和奇偶校验方式提高传输可靠性。
通用闪存UFS介绍
通用闪存UFS介绍
通用闪存
通用闪存存储是一种设计用于数码相机、智能手机等消费电子产品使用的闪存存储规范。
它的设计目标是发展一套统一的快闪存储卡格式，在提供高数据传输速度和稳定性的同时，也可以减少消费者对于市面上各种存储卡格式的混淆和不同存储卡转接器的使用。
通用闪存UFS介绍
该规范获得数家消费性电子产品市场领导者的支持，包括诺基亚、索尼移动通信、德州仪器、意法半导体、三星、美光、SK海力士等。
UFS卡
被视作嵌入式多媒体存储卡（embeddedMultiMediaCard，eMMC）和SD卡的取代者。
UFS使用MIPI联盟开发的M-PHY物理层，拥有2.9Gbps每线程至5.8Gbps每线程的速度。
UFS实现了一个全双工的LVDS串口，较8个平行
线程的eMMC而言拥有更宽的带宽。
UFS相较eMMC最大的不同是并行信号改为了更加先进的串行信号，。
采用LVDS实现成功通信的秘诀 M-LVDS
采用LVDS实现成功通信的秘诀技术分类：通信与网络作者：JIM DIETZ与RICHARD HUBBARD，德州仪器发表时间：2007-01-31低电压差分信令 (LVDS) 器件目前拥有多种版本可供选择。
通常在同一系统中会共存不同版本的器件，这就造成了互操作性问题。
在实际可用的版本中，设计人员可选择 LVDS、基于总线的 LVDS 以及M-LVDS（多点 LVDS）等不同器件版本。
但这些器件是否可以在同一系统中协同工作呢？当设计人员在一个系统中混合采用不同技术时，应当解决哪些问题呢？结合采用相似却又不同的器件时，会有哪些限制呢？每种 LVDS 技术都有其自己的优缺点。
如果我们比较单端信号与 LVDS 技术，那么 LVDS 技术的共同优势是低功耗、高速度以及较低的电磁干扰 (EMI) 等。
其技术上的局限性则包括所支持的拓扑、允许的节点数、驱动能力以及符合的相关标准等。
标准化将会尽可能减少集成问题。
例如，TIA/EIA-644A 标准规范了点对点与多点应用情况下 LVDS 器件的性能。
针对 M-LVDS 的 TIA/EIA-899 标准则规范了对多点器件的需求。
当从头开始开发一套系统时，最好选择采用相同技术的系统。
不过，经常有这种情况，系统中通常包含来自不同供应商的模组，并且分别采用不同的 LVDS 物理层。
本文内容将帮助设计人员识别集成 LVDS I/O 类型时容易犯的潜在错误并逐一提出了解决方案。
通过检查 M-LVDS 器件，我们能够明确该技术支持的 I/O 级范围。
表 1 中列出了大多数常见 LVDS 器件类型的主要参数。
TIA/EIA-644A 标准及其上一版本 TIA/EIA-644 定义了对于点对点（单个驱动器、单个接收机）与多点（单个驱动器、多个接收机）器件的要求。
设计人员可利用 TIA/EIA-644A 总线连接多达 32 个接收机。
驱动电流为 3.5 mA，这对单端接应用而言是足够的，但对双端接设计而言则不够。
详解LVDS通信协议
详解LVDS通信协议目录•LVDS概述•LVDS接口电路的组成•LVDS输出接口电路类型•o单路6位LVDS输出接口o双路6位LVDS输出接口o单路8位1TL输出接口o双路8位1TL输出位接口•典型LVDS发送芯片介绍•o四通道LVDS发送芯片o五通道LVDS发送芯片o十通道LVDS发送芯片•LVDS发送芯片的输入信号•o①数据信号o②输入时钟信号o③待机控制信号（POWER DOWN）o④数据取样点选择信号•LVDS发送芯片的输出信号•o①时钟信号输出o②LVDS串行数据信号输出•LVDS发送芯片输出信号的格式•o单路6bito双路6bito单路8bito双路8bitLVDS概述液晶显示器驱动板输出的数字信号中，除了包括RGB数字信号外，还包括行同步，场同步，像素时钟等信号。
其中像素时钟信号的最高频率可超过28MHZ，采用TTL接口或DVP（并口），数据传输速率不高，传输距离较短，而且电磁抗干扰能力较差，会对RGB数据造成一定的影响，另外，TTL多路数据信号采用排线的方式来传输，整个排线数量达几十路，不但连接不方便，而且不适合超薄化的趋势为了解决上述缺点，采用LVDS输出接口传输数据，可以使得这些问题迎刃而解，实现数据的高速率，低噪声，远距离，高准确度的传输。
定义如下：LVDS，即Low Voltage Differential Signaling，是一种低压差分信号技术接口。
它是美国NS公司（美国国家半导体公司）为克服以TTL电平方式传输宽带高码率数据时功耗大、EMI电磁干扰大等缺点而研制的一种数字视频信号传输方式。
LVDS输出接口利用非常低的电压摆幅（约350mV）在两条PCB 走线或一对平衡电缆上通过差分进行数据的传输，即低压差分信号传输。
采用LVDS输出接口，可以使得信号在差分PCB线或平衡电缆上以几百Mbit／s的速率传输，由于采用低压和低电流驱动方式，因此，实现了低噪声和低功耗。
目前，LVDS输出接口在17in及以上液晶显示器中得到了广泛的应用。
MLVDS可以实现真正多点接口的总线
多年来，业界已开发出多种成熟的技术用于在背板总线上传输信号。
随着电信和数据通信业务量的不断增长，数据传输速度的不断提高，一些传统的单端和发射极耦合逻辑技术的局限性越来越明显。
多点低电压差分信号(M-LVDS)是一种类似LVDS的接口标准，它可以为今天的总线应用带来高速、低功率和低EMI传输解决方案等优势，非常适合数据、控制、同步和时钟信号使用。
在目前的背板上，承载净负荷数据的高速信号一般走的是点到点(一个驱动器和一个接收器)接口，这些接口连接着各种内核芯片，如ASIC、FPGA、DSP等。
正确端接的点到点接口可以为高速信号提供最佳性能，它们使用的信号电平可以是PECL、CML、VML和LVDS，速度可高达4Gbps以上，见图1。
LVDS的端接方法很简单，只需在接收器端放置一个端接电阻。
LVDS也能处理多分支信号传输，即一个驱动器和多个接收器共享相同的差分传输线。
M-LVDS是LVDS的扩展，允许多个驱动器共享相同的半双工总线。
LVDS(TIA/EIA-644A)是一个针对点到点和多分支应用的著名接口标准，可被看作是RS-422在速度上的升级。
M-LVDS(TIA/EIA-899)则将LVDS的优势(高速、低功耗、低EMI、简单端接和工业标准)进一步扩展到了总线应用。
它可被看作是RS-485在速度上的升级，用于通过背板(FR-4材料)走线或电缆进行传输的普通电信应用。
M-LVDS可以提供极佳的信号完整性、热交换及内置故障防护支持。
LVDS的驱动器输出电流为3.5mA，M-LVDS的驱动器输出电流是它的3倍，达11.3mA，并将输入电压门限从100mV减小到50mV，因此可以提供更好的信号完整性。
对趋于标准化的多点应用而言，在总线两端放置100Ω的端接电阻可以形成有效的50Ω阻抗，信号电压摆幅可达565mV，相比之下典型的LVDS摆幅只有350mV。
而对点到点的电缆应用来说，目前的IC输出级电路仍可以在单个100Ω终端上提供足够的电流，并产生900mV 到1,000mV的电压摆幅，这个摆幅超过了800mV的LVPECL电平。
LVDS
LVDS2010-08-25 21:41:18| 分类：论文| 标签：|字号大中小订阅今天接到了一个TI的电路(SN65LVDT352)要求测试,以前没有接触过,今天在网上收集点资料, 拿来和大家分享.以后可能会用的上这种器件.LVDS：Low Voltage Differential Signaling，低电压差分信号。
LVDS传输支持速率一般在155Mbps（大约为77MHZ）以上。
LVDS是一种低摆幅的差分信号技术，它使得信号能在差分PCB线对或平衡电缆上以几百Mbps 的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。
IEEE在两个标准中对LVDS信号进行了定义。
ANSI/TIA/EIA-644中，推荐最大速率为655Mbps，理论极限速率为1.923Mbps。
1.1 LVDS信号传输组成LVDS信号传输一般由三部分组成：差分信号发送器，差分信号互联器，差分信号接收器。
差分信号发送器：将非平衡传输的TTL信号转换成平衡传输的LVDS信号。
通常由一个IC来完成，如：DS90C031差分信号接收器：将平衡传输的LVDS信号转换成非平衡传输的TTL信号。
通常由一个IC来完成，如：DS90C032差分信号互联器：包括联接线（电缆或者PCB走线），终端匹配电阻。
按照IEEE规定，电阻为100欧。
我们通常选择为100，120欧。
1.2 LVDS信号电平特性LVDS物理接口使用1.2V偏置电压作为基准，提供大约400mV摆幅。
LVDS驱动器由一个驱动差分线对的电流源组成（通常电流为3.5mA），LVDS接收器具有很高的输入阻抗，因此驱动器输出的电流大部分都流过100Ω的匹配电阻，并在接收器的输入端产生大约350mV 的电压。
电流源为恒流特性，终端电阻在100――120欧姆之间，则电压摆动幅度为：3.5mA * 100 =350mV ；3.5mA * 120 = 420mV 。
LVDS与PECL（光收发器使用的电平）电平变化。
航空航天数据总线技术综述(二)
航空航天数据总线技术综述（二）在上一期的“航空航天数据总线技术发展综述（一）”中，我们主要介绍了MIL-STD-1553B、ARINC429、MIL-STD-1773、ARINC629、CAN总线等中低速的航空航天数据总线技术，本期将针对IEEE1394、FDDI、LDPB及SpaceWire等部分中高速数据总线技术进行详细介绍。
1.IEEE1394总线IEEE1394是由IEEE制定的一种高性能串行总线标准，又名火线(FireWire)。
IEEE 1394协议分为1394a、1394b等，其中1394b可支持高达3.2 Gbps传输速率，并支持光纤传输。
IEEE1394作为商用总线，近年来发展迅速，不仅在工业和测控领域被广泛应用，而且已经逐步深入到航空航天及军事应用领域。
基于1394b的光纤总线系统具有计算能力强、吞吐量大、可靠性高、易于扩展、维护方便、且支持点对点通信、广播通信及支持热插拔等优点，为多模态传感系统、在线实时检测和视频图像传输提供了广阔的空间。
因此，基于1394b光纤总线的军事应用，对于提高武器系统打击精度、机动性和快速性具有重要意义。
IEEE1394b已经使用在军用飞机上，并作为F22猛禽战机上的视频总线，同时也在F35上有所使用。
2、FDDI总线光纤分布式数据接口( FDDI: Fiber Distributed Data Interface) 高速总线由美国海军研究中心提出,由美国国家标准局（ANSI）于1989年制定的一种用于高速局域网的MAC标准。
FDDI是一种按令牌协议传输信息、实现分布式控制、分布式处理的光纤介质总线网络系统。
“令牌”是一个特别定义的信息帧，只有令牌明确寻址的终端才可在总线上发送信息，对总线上每个终端都给定一个握有令牌的时间期,在终端握有令牌的时间期内, 终端主控工作, 可发送信息给其他终端。
FDDI传输速率可达100Mbps，FDDI具有传输速率高、传输距离长、覆盖范围大、可靠性高、安全性高、支持可动态分布传输的特点，因此在上世纪90年代作为先进的光纤组网技术得到了发展与应用。
MLVDS可以实现真正多点接口的总线
MLVDS可以实现真正多点接口的总线
多点接口即每个终端设备都可有很多I/O点（点是指状态或控制信号）的设备。
通常的终端设备都是有两个或多个点（点是指输入、输出的寄存
器等）的设备。
多点接口的总线是指不仅可以给每台设备一个独立的入口点，还可以将总线上的多个设备连接到同一个输入点。
1.高速传输：MLVDS支持高速数据传输，传输速率可以达到几百兆位
每秒。
这使得它适用于各种需要快速传输大量数据的应用场景，如工业自
动化、通信设备等。
2.抗干扰性能强：MLVDS采用了差分信号传输，其信号波形特性使其
对于干扰信号具有很高的抗干扰能力。
它可以在电磁干扰环境下正常工作，确保数据传输的稳定性和可靠性。
3.多点连接：MLVDS支持多点连接，可以在一个总线上连接多个设备。
这意味着可以在一个总线上实现多个设备之间的数据交换和通信，简化了
系统的布线和连接，提高了系统的灵活性和可扩展性。
4.低功耗：MLVDS在传输过程中采用差分信号传输，其功耗相对较低。
这使得它适用于那些对功耗要求较高的应用场景，如便携式设备、嵌入式
系统等。
5.易于实现：MLVDS采用了简单的电缆连接方式，不需要复杂的接口
电路和协议。
这降低了实现和部署的成本，并提高了系统的可靠性和稳定性。
MLVDS可以实现真正多点接口的总线，具有高速传输、抗干扰性能强、多点连接、低功耗和易于实现等特点。
它为各种应用场景提供了一种可靠、
高效的数据传输解决方案，推动了现代化的工业自动化、通信设备等领域的发展。
M-LVDS介绍及时钟和数据分配的应用（可编辑）
介绍及时钟和数据分配的应用M-LVDS AN-1926美国国家半导体公司M-LVDS介绍及时钟和数据应用注释1926Davor Glistic分配的应用2008年12月4日自从2002 年早期公布TIA/EIA-899 (多点低压差分信号换时间,扩展输入共模电压范围和故障保护?所有这些对于或者M-LVDS )标准以来,这个标准已成为多点时钟分配和可靠的多点网络是必须的。
数据总线上传输二进制数据交换的通用电气标准。
在保持这个应用笔记概述了M-LVDS 标准,介绍了国家半导体LVDS 电路很多优点(高速,低功耗,良好的噪声抑制)的基目前M-LVDS 的产品系统,描述了M-LVDS 的一般应用,并详础上,M-LVDS 电路新增了一些特性---- 更强驱动,受控的转述了重要的设计指导。
M-LVDS 标准概述章节总结了M-LVDS 驱动器和接收器的关键特性,并将此与M-LVDS 标准规定了线路驱动器和接收器的电气特性。
其他两个通用差分标准RS-485 (TIA/EIA-485-A )和LVDS这些线路驱动器和接收器用于多达32 个节点的多点总线(TIA/EIA-644-A)的驱动器和接收器的特性做了比较。
( 图1 )内的通用数据传输。
更加具体的,此标准定义了驱动器的输出特性,以及两种接收器类型的输入特性。
如下两30086501图1 多点网络驱动器特性根据TIA/EIA-899 标准,一个M-LVDS 驱动器产生一个幅 500Mbps 最大信号速率,而目前商用M-LVDS 驱动器最大速值在480-650mV ,偏置电压范围在0.3V~2.1V 的差分信号。
率在250Mbps 。
另一方面,最大的RS-485 驱动器典型峰值为信号必须有超过1ns 的10%~90% 转换时间(上升和下降), 10Mbps ,很少芯片可以达到30Mbps 至50Mbps 的速率。
高和高达一半的单位间隔(t )。
速,低功耗,和低EMI 的优点是以降低噪声容限为代价的。
LVDS在通信系统背板设计中的应用
LVDS在通信系统背板设计中的应用摘要：介绍了LVDS技术与其在通信系统背板设计中的应用。
关键词：通信共模噪声LVDS 电磁干扰无论是基站还是接入设备，越来越高的通信速率以与越来越大的系统需求，使得背板的总线越来越宽，背板的设计越来越复杂。
因此，采用新的技术来实现这样复杂的系统，就成了必然的趋势。
本文就采用LVDS(低电压差分信号)技术来设计通信系统的复杂背板进展了探讨。
一、LVDS技术特性 LVDS技术〔LVDS代表低电压差分信号〕，是用非常低的电压摆幅〔约350mv〕，在两条PCB走线或一对平衡电缆上，通过差分方式传输数据的方法；允许信号通道数据以每秒数百兆甚至数千兆位的速率传输；低摆幅和电流模式驱动输出，产生很低的噪声，且功耗非常低。
因为差分技术可以减少噪声的影响，就能用低的信号电压摆幅。
低摆幅驱动的特性意谓着数据能被非常快的转换，而且功耗也非常小〔约1.2mw〕。
因此，LVDS较容易应用于低电压通信系统，如3.3V甚至2.5V，从而保持同样的信号电平和性能。
LVDS也易于匹配终端。
无论LVDS传输介质是电缆还是PCB走线，传输介质必须与终端匹配，否那么电缆或布线上的信号会反射，干扰后续信号；适当的终端匹配就减少了不希望的电磁辐射，从而提供最正确的信号质量。
为了防止反射，LVDS需要一个终端电阻接在电缆或PCB布线上，通常用100欧姆电阻跨在差分信号线上。
LVDS器件是用CMOS工艺实现的，这样就能提供低的静态功耗。
除了负载上的功耗和静态Icc电流外,LVDS还通过其电流模式驱动设计降低系统功耗。
这个设计极大地减低了Icc的频率成份影响。
然而，TTL/CMOS收发器的动态功耗对于频率呈指数上升。
二、LVDS四种典型结构 1.点到点结构。
LVDS发送和接收常采用点到点结构，以用于在背板上两点间固定方向信号的传输。
2.点到多点结构〔见图1〕。
这种广播式结构连接多个接收端到一个发送端。
常用于背板数据分配。
差分技术：LVDS、MLVDS、CML、LVPECL的区别与应用场景
差分技术：LVDS、MLVDS、CML、LVPECL的区别与应用场景差分传输是一种信号传输的技术，区别于传统的一根信号线一根地线的做法，差分传输在这两根线上都传输信号，这两个信号的振幅相同，相位相反。
在这两根线上的传输的信号就是差分信号。
信号接收端比较这两个电压的差值来判断发送端发送的逻辑状态。
在电路板上，差分走线必须是等长、等宽、紧密靠近、且在同一层面的两根线。
差分信号示意图差分信号与传统的一根信号线一根地线（即单端信号）走线的做法相比，其优缺点分别是。
优点：1.抗干扰能力强。
干扰噪声一般会等值、同时的被加载到两根信号线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。
2.能有效抑制电磁干扰（EMI）。
由于两根线靠得很近且信号幅值相等，这两根线与地线之间的耦合电磁场的幅值也相等，同时他们的信号极性相反，按右手螺旋定则，那他们的磁力线是互相抵消的。
两根线耦合的越紧密，互相抵消的磁力线就越多。
泄放到外界的电磁能量越少。
3.时序定位准确。
差分信号的接收端是两根线上的信号幅值之差发生正负跳变的点，作为判断逻辑0/1跳变的点的。
而普通单端信号以阈值电压作为信号逻辑0/1的跳变点，受阈值电压与信号幅值电压之比的影响较大，不适合低幅度的信号。
4.发送端电流源始终导通，消除开关噪声带来的尖峰（单端技术中所需要）和大电流晶体管不断导通-关断造成的电磁干扰EMI。
缺点：1.若电路板的面积非常吃紧，单端信号可以只有一根信号线，地线走地平面，而差分信号一定要走两根等长、等宽、紧密靠近、且在同一层面的线。
这样的情况常常发生在芯片的管脚间距很小，以至于只能穿过一根走线的情况下。
几种典型差分信号为了实现高速数据传输，有多种差分技术可供选择。
这些差分技术都有差分信号几个共同的优点，但是在性能、功耗和应用场景上有很大的区别。
下图列举了最常用的几种差分信号技术和它们的主要参数。
各种差分技术的工业标准LVDS信号摆幅低，为350mv，对应功耗很低，速率达到3.125Gbps。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
基于LVDS/M-LVDS的数据通信
现在有两种方案：一种基于M-LVDS（基于总线的多节点通信），有其特定的电气要求；另外一种是基于LVDS的点到点通信，具体说明如下：
基于M-LVDS的总线通信：
基于M-LVDS的全双工通信
特点：
1）工作速率最高可达100 Mbps (50 MHz)。
2）-1 V至+3.4 V的共模电压范围内利用低至50 mV的差分输入检测总线状态。
3）总线引脚上提供最高可达±15 kV的ESD保护。
4）总线最多支持与32个节点连接。
缺点：
1）速度不是很快
2）通信不是很方便，需要编程还原数据。
按现有的芯片来看，只能
从芯片处得到想要的0和1数据，发送数据也是，只能发送0和1来进行通信。
3）无更多资料参考，网上除了官网的说明文档，很难找到与其相关的资料。
基于LVDS的点到点通信：
GM8116是一款总线LVDS串行/解串行器（SerDes），它将16位比特信息串行化，嵌入时钟位，并将总共18位的信息转换为BLVDS信号通过一对导线发送。
该时钟作为2个比特嵌入，高时钟比特C1和低时钟比特C0。
这两个时钟比特将数据组帧，并且向接收器提供精密的定时信息。
接收器使用这个定时信息来恢复数据。
特点：
1）最高全双工数据传输速率：2.56Gbps。
2）内部集成PLL和CDR电路，无需任何外部元件。
3）锁定随机输入数据并支持热插拔功能。
优缺点：
这类芯片基于点到点的通信，不满足总线形式的电气要求；
可以将数据串行化，操作简单方便。
通讯速度快，可以满足所需要的通讯要求。