FPGA实验报告
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
南京理工大学泰州科技学院FPGA系统设计实验报告
教材名称:FPGA系统设计与应用开发
指导教师:周莉莉
实验室:4401
学院(系):电子电气工程学院
专业班级:10电信(1)班
姓名:周根生朱守超
学号:1002040149 1002040150
实验学期:2013-2014学年第一学期
总评成绩:教师签字:
南京理工大学泰州科技学院
FPGA系统设计实验报告
目录
实验一Max+plusII原理图设计输入 (1)
实验二简单逻辑电路设计与仿真 (6)
实验三组合逻辑电路设计(一) (11)
实验四组合逻辑电路设计(二) (16)
实验五有限状态机的设计 (26)
实验六数字频率计 (32)
南京理工大学泰州科技学院FPGA系统设计实验报告
课程: FPGA系统设计班级:10电信1班姓名:周根生朱守超学号:1002040149
1002040150
指导教师:周莉莉实验日期:
实验题目:Max+plusII原理图设计输入成绩:
一、设计任务
采用原理图设计输入法,设计一个具有四舍五入功能的电路,其输入为4位二进制数,要求输入大于或等于0101时,电路输出为高电平,小于0101时电路输出为低电平。
二、设计过程
根据设计要求列出四舍五入的真值表,如图1.1所示。
图1.1 四舍五入真值表
由图1.1可得化简的表达式为OUT=A+BD+BC,由逻辑表达式可知,要设计的电路图有四个输入端(A,B,C,D)和一个输出端OUT,整个电路由两个2输入端的与门和一个3输入的或门组成。
启动MAX+plusII,新建Graphic Editor file文件,后缀为.gdf。在编辑界面空白处双击左键,出现输入元件对话框如图1.2所示,在Symbol Name栏中直接输入元件的符号名OK,输入端(input),输出端(output),连接电路如图1.3所示。
图1.2 操作
图1.3 原理图
芯片型号选择
单击Assign,选择Device,如图1.4所示。
图1.4 型号
引脚命名
双击PIN_NAME,使其变黑后输入引脚名,并保存文件然后编译,如图1.5所示。
图1.5 编译
编译后,进行波形仿真如图1.6所示,在空白处右键,添加Enter Node from SNF,图1.7所示。
图1.6 新建波形图
图1.7 步骤
波形列出如图1.8所示,然后进行编译无误后可以修改引脚。
图1.8 波形图
修改引脚如图所示图1.9所示。
图1.9 引脚图分配
修改引脚后将接线联入到试验箱,进行下载仿真。当拨动开关为0100时,输出的为灭即为0,但是当拨动到0101时,输出为亮即为1符合四舍五入的程序。
三、总结
这个实验锻炼了我们对电路测试的动手能力。对四舍五入电路测试时可以用四个拨码开关设置输入数据,输出端接发光二极管,若输出为高电平时发光二极管亮,则输出为低电平时发光二极管不亮,只要输入小于5,输出为低电平,大于等于5时输出为高电平。则这个设计是合理的。
南京理工大学泰州科技学院
FPGA系统设计实验报告
课程:FPGA系统设计班级:10电信1班姓名:周根生朱守超学号:1002040149
1002040150
指导教师:周莉莉实验日期:
实验题目:简单逻辑电路设计与仿真成绩:
一、设计任务
1、学习并掌握MAX+PLUSⅡCPLD开发系统的基本操作。
2、学习在MAX+PLUSⅡ下设计简单逻辑电路与功能仿真方法。
分别用行为描述方式、数据流描述方式、结构化描述方式设计一位二进制的半加器。二、设计过程
一位二进制加法计数器设计与仿真
1、开机,进入MAX+PLUSⅡ开发系统。
2、在工具条中选择新建文件,弹出NEW界面,在该界面中选择Text Edit File项,然后点击OK,进入文本编辑状态。然后点击工具条中的保存按钮,在弹出的Save As 界面中选择后缀.VHD,并为当前的实验选择恰当的路径并创建项目名称。
3、编辑输入相应的程序代码。
4、在File菜单中选Project项,选择其中的Set Project to Current File,将项目设置为当前文件。然后保存当前文件。
5、选择器件。点击Assign 菜单的Device项,在弹出的Device界面中选择ACEX1K系列的EP1K10TC100-3。注意界面中的Show Only Fastest Speed Grades 不要选中,否则显示不出该器件。
6、点击MAX+PlusII菜单下的Compiler进行编译,然后点击START按钮开始编译。对编译的结果进行观察,如果出现错误或告警,检查输入的源代码排除语法错误并重新编译,重复此过程直到编译通过。
7、点击MAX+PLUSⅡ菜单下的Waveform Editor 子菜单出现Waveform Editor窗口。点击鼠标右键,选择Enter Nodes From SNF子菜单,在Enter Nodes From SNF对话框中点击List 按钮、“=>”按钮和Ok按钮,填入电路节点名称。
8、在时钟输入端CLK处设置好方波脉冲,点击MAX+PLUSⅡ菜单下的Simulater子菜单,进行波形仿真以验证电路的逻辑功能。
9、硬件下载操作。(按任务要求以及设计步骤写出程序代码或原理图、管脚分配情况、电路生成符号、仿真波形图等,以上步骤需要配图说明;说明下载到硬件实验箱中调试情况)(1)编写程序行为描述方式如图2.1所示。