第9章-时序逻辑电路-习题解答

合集下载

数字电路习题及解答(触发器及时序逻辑电路)

数字电路习题及解答(触发器及时序逻辑电路)

1第8章 触发器和时序逻辑电路——基本习题解答8.4如果D 触发器外接一个异或门,则可把D 触发器转换成T 触发器,试画出其逻辑图。

解:Q n +1=D=T ⊕Q n 故D =T ⊕Q n 如题8.4图所示。

题8.4.图8.5试用T 触发器和门电路分别构成D 触发器和JK 触发器。

解:(1)T 触发器构成D 触发器Q n +1=D =T ⊕Q n ∴T =D ⊕Q n 如题8.5(a )图所示。

题8.5(a )图(2)T 触发器构成JK 触发器Q n +1=n n n n Q K Q J Q T Q T +=+=T ⊕Q n ∴T =n n n n n KQ Q J Q Q K Q J +=⊕+)(如题8.5(b )图所示。

题8.5(b )图8.6逻辑电路如题8.6图(a )所示,设初始状态Q 1=Q 2=0,试画出Q 1和Q 2端的输出波形。

时钟脉冲C 的波形如题8.6图(b )所示,如果时钟频率是4000Hz ,那么Q 1和Q 2波形的频率各为多少?题8.6图(a ) 题8.6图(b )解:JK 触发器构成了T ′触发器,逻辑电路为异步加法计数,Q 1和Q 2端的输出波形如题CP228.6图(c )所示。

Q 1输出波形为CP 脉冲的二分频,Q 2输出波形为CP 脉冲的四分频。

如果CP 脉冲频率为4000Hz ,则Q 1波形的频率是2000Hz ;Q 2波形的频率是1000Hz 。

题8.6图(c )8.8试列出题8.8图所示计数器的状态表,从而说明它是一个几进制计数器。

题8.8图解:F 0:J 0=21Q Q ,K 0=1F 1:J 1=Q 0,K 1=20=Q 0+Q 2 F 2:QJ 2=K 2=1假设初态均为0,分析结果如题8.8图(a )所示,Q 2Q 1Q 0经历了000-001-010-011-100-101-110七种状态,因此构成七进制异步加法计数器。

题8.8图(a )8.9试用主从型JK 触发器组成两位二进制减法计数器,即输出状态为“11”、“10”、“01”、Q Q Q3“00”。

第9章 时序逻辑电路部分习题解答

第9章  时序逻辑电路部分习题解答

第9章时序逻辑电路习题解答9.1 d R端和d S端的输入信号如题9.1图所示,设基本RS触发器的初始状态分别为1和0两种情况,试画出Q端的输出波形。

题9.1图9.2 同步RS触发器的CP、R、S端的状态波形如题9.2图所示。

设初始状态为0和1两种情况,试画出Q端的状态波形。

题9.2图9.3 设主从型JK触发器的初始状态为0,J、K、CP端的输入波形如题9.3图所示。

试画出Q端的输出波形(下降沿触发翻转)。

解:9.4 设主从型JK触发器的初始状态为0,J、K、CP端输入波形如题9.4图所示。

试画出Q端的输出波形(下降沿触发翻转)。

如初始状态为1态,Q端的波形又如何?解:第9章时序逻辑电路2259.5 设维持阻塞型D触发器的初始状态为0,D端和CP端的输入波形如题9.5图所示,试画出Q端的输出波形(上升沿触发翻转)。

如初始状态为1态,Q端的波形又如何?题9.3图题9.4图题9.5图9.6 根据CP时钟脉冲,画出题9.6图所示各触发器Q端的波形。

(1)设初始状态为0;(2)设初始状态为1。

(各输入端悬空时相当于“1”)题9.6图第9章时序逻辑电路2269.7 题9.7图所示的逻辑电路中,有J和K两个输入端,试分析其逻辑功能,并说明它是何种触发器。

题9.7图9.8 根据题9.8图所示的逻辑图和相应的CP、d R、D的波形,试画出Q1和Q2端的输出波形。

设初始状态Q1=Q2=0。

题9.8图第9章 时序逻辑电路 2279.9 试用4个D 触发器组成一个四位右移移位寄存器。

设原存数码为“1101”,待存数码为“1001”。

试列出移位寄存器的状态变化表。

9.10 在题9.10图所示的逻辑电路中,试画出Q 1和Q 2端的输出波形,时钟脉冲是一连续的方波脉冲。

如果时钟脉冲频率是4000Hz ,那么Q 1和Q 2波形的频率各为多少?设初始状态Q 1=Q 2=0。

9.11 题9.11图是用主从JK 触发器组成的8421码异步十进制计数器,试分析其计数功能。

时序逻辑电路课后习题答案

时序逻辑电路课后习题答案

时序逻辑电路课后习题答案时序逻辑电路课后习题答案时序逻辑电路是数字电路中的一种重要类型,它在数字系统中起到了关键的作用。

通过时序逻辑电路,我们可以实现各种复杂的功能,例如计数器、寄存器、状态机等。

然而,在学习过程中,我们常常会遇到一些难题,下面我将为大家提供一些常见时序逻辑电路习题的答案,希望能够对大家的学习有所帮助。

1. 设计一个4位二进制计数器,要求计数范围为0-9,采用时序逻辑电路实现。

答案:这是一个常见的计数器设计问题。

我们可以使用四个触发器构成一个4位二进制计数器。

每个触发器的输出作为下一个触发器的时钟输入,形成级联结构。

每当计数器的值达到9时,我们需要将其清零,即将四个触发器的输入端都置为0。

这样,当计数器的值达到9时,下一个时钟脉冲到来时,触发器的输出将变为0,实现了计数器的循环。

2. 设计一个状态机,实现一个简单的交通信号灯系统。

红灯亮20秒,绿灯亮30秒,黄灯亮5秒,然后再次循环。

答案:这是一个典型的状态机设计问题。

我们可以使用两个触发器来实现该状态机。

首先,我们需要定义三个状态:红灯状态、绿灯状态和黄灯状态。

然后,我们可以使用一个计数器来计时。

当计时达到20秒时,状态机切换到绿灯状态;当计时达到50秒时,状态机切换到黄灯状态;当计时达到55秒时,状态机切换到红灯状态。

然后,状态机重新开始计时,循环执行上述过程。

3. 设计一个电梯控制系统,实现电梯的上升和下降功能,并能够响应乘客的楼层请求。

答案:电梯控制系统是一个较为复杂的时序逻辑电路设计问题。

我们可以使用一个状态机来实现该系统。

首先,我们需要定义电梯的各个状态,例如静止状态、上升状态和下降状态。

然后,我们可以使用一个计时器来计时,以确定电梯的运行时间。

当电梯处于静止状态时,它可以响应乘客的楼层请求,并根据请求的楼层决定是上升还是下降。

当电梯到达目标楼层时,它会停止运行并等待下一个请求。

当电梯处于上升或下降状态时,它会根据当前楼层和目标楼层的差值来确定运行方向,并在到达目标楼层后停止运行。

时序逻辑电路课后习题答案

时序逻辑电路课后习题答案

第9章习题解答9.1 题9.1图所示电路由D 触发器构成的计数器,试说明其功能,并画出与CP 脉冲对应的各输出端波形。

Q CP题9.1图解:(1)写方程时钟方程:0CP CP =;10CPQ =;21CP Q = 驱动方程:00n D Q =;11n D Q =;22n D Q =状态方程:0100n n Q D Q CP +==↑;11110n n Q D Q Q +==↑;21221n nQ D Q Q +==↑(2)列状态转换表 (3)画状态转换图111210210n n n n n n CP Q Q Q Q Q Q +++0 0 0 0 1 1 11 1 1 1 1 1 02 1 1 0 1 0 13 1 0 1 1 0 04 1 0 0 0 1 15 0 1 1 0 1 06 0 1 0 0 0 17 0 0 1 0 0 0(4)画波形图CP 2Q 1Q 0Q(5)分析功能该电路为异步三位二进制减法计数器。

9.6 已知题9.6图电路中时钟脉冲CP 的频率为1MHz 。

假设触发器初状态均为0,试分析电路的逻辑功能,画出Q 1、Q 2、Q 3的波形图,输出端Z 波形的频率是多少?CP题9.6图解:(1)写方程时钟方程:123CP CP CP CP ===驱动方程:113n n D Q Q =;212n n D Q Q =⊕;312n n D Q Q =状态方程:11113n n n Q D Q Q CP +==↑;12212n n n Q D Q Q CP +==⊕↑;13312n n n Q D Q Q CP +==↑ 输出方程:3n Z Q =(2)列状态转换表 (3)画状态转换图111321321n n n n n n CP Q Q Q QQ Q Z+++0 0 0 0 0 0 1 01 0 0 1 0 1 0 02 0 1 0 0 1 1 03 0 1 1 1 0 0 04 1 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 0 0 1 0 1 1 1 0 0 1 0 1(4)画波形图(5)分析功能该电路为能够自启动的同步5进制加法计数器。

电工与电子技术习题参考答案第9章

电工与电子技术习题参考答案第9章

第9章时序逻辑电路习题解答9.1 d R端和d S端的输入信号如题9.1图所示,设基本RS触发器的初始状态分别为1和0两种情况,试画出Q端的输出波形。

题9.1图解:9.2 同步RS触发器的CP、R、S端的状态波形如题9.2图所示。

设初始状态为0和1两种情况,试画出Q端的状态波形。

题9.2图解:9.3 设主从型JK触发器的初始状态为0,J、K、CP端的输入波形如题9.3图所示。

试画出Q端的输出波形(下降沿触发翻转)。

解:如题9.3图所示红色为其输出波形。

第9章时序逻辑电路225题9.3图9.4 设主从型JK触发器的初始状态为0,J、K、CP端输入波形如题9.4图所示。

试画出Q端的输出波形(下降沿触发翻转)。

如初始状态为1态,Q端的波形又如何?解:如题9.4图所示红色为其输出波形。

题9.4图9.5 设维持阻塞型D触发器的初始状态为0,D端和CP端的输入波形如题9.5图所示,试画出Q端的输出波形(上升沿触发翻转)。

如初始状态为1态,Q端的波形又如何?解:如题9.5图所示红色为其输出波形。

第9章时序逻辑电路226题9.5图9.6 根据CP时钟脉冲,画出题9.6图所示各触发器Q端的波形。

(1)设初始状态为0;(2)设初始状态为1。

(各输入端悬空时相当于“1”)题9.6图解:第9章时序逻辑电路2279.7 题9.7图所示的逻辑电路中,有J和K两个输入端,试分析其逻辑功能,并说明它是何种触发器。

题9.7图=⋅⋅⋅=⋅+⋅解:由图得D Q F J Q Q F J QJ K Q n D Q n+10 0 0 0 00 0 1 1 10 1 0 0 00 1 1 0 01 0 0 1 11 0 1 1 11 1 0 1 11 1 1 0 0此电路为D触发器和与非门组成的上升沿触发的JK触发器。

9.8 根据题9.8图所示的逻辑图和相应的CP、d R、D的波形,试画出Q1和Q2端的输出波形。

设初始状态Q1=Q2=0。

题9.8图解:第9章时序逻辑电路2289.9 试用4个D触发器组成一个四位右移移位寄存器。

数字电子技术时序逻辑电路习题

数字电子技术时序逻辑电路习题
第42页/共55页
5、画逻辑电路图
T1 = Q1 + XQ0 T0 = XQ0 + XQ0 Z = XQ1Q0
第43页/共55页
6、检查自启动
全功能状态转换表
现 入 现 态 次 态 现驱动入 现输出
Xn Q1n Q0nQ1n+1Q0n+1 T1 T0
Zn
1/0
0/0 0 0 0 0 1 0 1
0
现入 现态 次 态
X Q1 Q0 Q1 Q0 0 0 00 1 0 0 11 0 0 1 00 0
1 0 00 1 1 0 11 0 1 1 01 1 1 110 0
现驱动入 现输出
D1 D0 01 10 00
Z1 Z2
00 00 10
01 10 11 00
00 00 00 01
D1 = Q1Q0 + Q1Q0X
标题区
节目录
第14页/共55页
X/Z
S0 1/0
S1
1/1
0/0
S2
10101…
题6.2(1)的状态转移图
③ 状态间的转换关系
标题区
节目录
第15页/共55页
X/Z
0/0 S0 1/0
S1 1/0
1/1
11…
0/0
0/0
100…
S2
题6.2(1) 的原始状态转移图
标题区
节目录
第16页/共55页
(2) 解:① 输入变量为X、输出变量为Z;
S1 1/0
11…
0/0
1/1
0/0
100…
S2
题6.2(2) 的原始状态转移图
标题区
节目录
第19页/共55页

数电习题及答案

数电习题及答案

数电习题及答案(总32页)--本页仅作为文档封面,使用时请直接删除即可----内页可以根据需求调整合适字体及大小--一、时序逻辑电路与组合逻辑电路不同,其电路由组合逻辑电路和存储电路(触发器)两部分组成。

二、描述同步时序电路有三组方程,分别是驱动方程、状态方程和输出方程。

三、时序逻辑电路根据触发器的动作特点不同可分为同步时序逻辑电路和异步时序逻辑电路两大类。

四、试分析图时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图和时序图。

解:驱动方程:001101J KJ K Q====状态方程:100111010nnQ QQ Q Q Q Q++==+输出方程:10Y Q Q=状态图:功能:同步三进制计数器五、试用触发器和门电路设计一个同步五进制计数器。

解:采用3个D触发器,用状态000到100构成五进制计数器。

(1)状态转换图(2)状态真值表(3)求状态方程(4)驱动方程(5)逻辑图(略)[题] 分析图所示的时序电路的逻辑功能,写出电路驱动方程、状态转移方程和输出方程,画出状态转换图,并说明时序电路是否具有自启动性。

解:触发器的驱动方程2001021010211J Q K J Q J QQ K Q K ====⎧⎧⎧⎨⎨⎨==⎩⎩⎩ 触发器的状态方程120011010112210n n n Q Q Q Q Q Q Q Q Q Q Q Q +++==+=⎧⎪⎪⎨⎪⎪⎩输出方程 2Y Q = 状态转换图如图所示所以该电路的功能是:能自启动的五进制加法计数器。

[题] 试分析图时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图,并检查电路能否自启动。

解:驱动方程输出方程 状态方程状态转换图如图 所示功能:所以该电路是一个可控的3进制计数器。

[题] 分析图时序电路的功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图,并检查电路能否自启动。

第9章-时序逻辑电路-习题解答

第9章-时序逻辑电路-习题解答

第九章习题参考答案9-1 对应于图9-1a 逻辑图,若输入波形如图9-54所示,试分别画出原态为0和原态为1对应时刻得Q 和Q 波形。

图9-54 题9-1图解 得到的波形如题9-1解图所示。

9-2 逻辑图如图9-55所示,试分析它们的逻辑功能,分别画出逻辑符号,列出逻辑真值表,说明它们是什么类型的触发器。

解 对于(a ):由图可写出该触发器的输出与输入的逻辑关系式为:⎪⎩⎪⎨⎧+=+=QS Q QR Q D D (9-1) 原态为0:原态为1: 题9-1解图a ) b)图9-55 题9-2图下面按输入的不同组合,分析该触发器的逻辑功能。

(1) D R =1、D S =0若触发器原状态为0,由式(9-1)可得Q =0、Q =1;若触发器原状态为l ,由式(9-1)同样可得Q =0、Q =1。

即不论触发器原状态如何,只要D R =1、D S =0,触发器将置成0态。

(2) D R =0、D S =l用同样分析可得知,无论触发器原状态是什么,新状态总为:Q =1、Q =0,即触 发器被置成1态。

(3) D R =D S =0按类似分析可知,触发器将保持原状态不变。

(4) D R =D S =1两个“与非”门的输出端Q 和Q 全为0,这破坏了触发器的逻辑关系,在两个输入 信号同时消失后,由于“或非”门延迟时间不可能完全相等,故不能确定触发器处于何种状态。

因此这种情况是不允许出现的。

逻辑真值表如表9-1所示,这是一类用或非门实现的基本RS 触发器,逻辑符号如题9-2(a )的逻辑符号所示。

对于(b ):此图与(a )图相比,只是多加了一个时钟脉冲信号,所以该逻辑电路在CP =1时的功能与(a )相同,真值表与表9-1相同;而在CP =0时相当于(a )中(3)的情况,触发器保持原状态不变。

逻辑符号见题9-2(b )逻辑符号。

这是一类同步RS 触发器。

D RD SQ 1 0 0 0 1 1 0不变表9-1 题9-2(a )真值表1 1不定9-3 同步RS触发器的原状态为1,R、S和CP端的输入波形如图9-56所示,试画出对应的Q和Q波形。

时序逻辑电路习题

时序逻辑电路习题

触发器一、单项选择题:(1)对于D触发器,欲使Q n+1=Q n,应使输入D=。

A、0B、1C、QD、(2)对于T触发器,若原态Q n=0,欲使新态Q n+1=1,应使输入T=。

A、0B、1C、Q(4)请选择正确的RS触发器特性方程式。

A、B、C、 (约束条件为)D、(5)请选择正确的T触发器特性方程式。

A、B、C、D、(6)试写出图所示各触发器输出的次态函数(Q n+1)。

A、B、C、D、(7)下列触发器中没有约束条件的是。

A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器二、多项选择题:(1)描述触发器的逻辑功能的方法有。

A、状态转换真值表B、特性方程C、状态转换图D、状态转换卡诺图(2)欲使JK触发器按Q n+1=Q n工作,可使JK触发器的输入端。

A、J=K=0B、J=Q,K=C、J=,K=QD、J=Q,K=0(3)欲使JK触发器按Q n+1=0工作,可使JK触发器的输入端。

A、J=K=1B、J=0,K=0C、J=1,K=0D、J=0,K=1(4)欲使JK触发器按Q n+1=1工作,可使JK触发器的输入端。

A、J=K=1B、J=1,K=0C、J=K=0D、J=0,K=1三、判断题:(1)D触发器的特性方程为Q n+1=D,与Q n无关,所以它没有记忆功能。

()(2)同步触发器存在空翻现象,而边沿触发器和主从触发器克服了空翻。

()()(3)主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。

(8)同步RS触发器在时钟CP=0时,触发器的状态不改变( )。

(9)D触发器的特性方程为Q n+1=D,与Q n无关,所以它没有记忆功能( )。

(10)对于边沿JK触发器,在CP为高电平期间,当J=K=1时,状态会翻转一次( )。

四、填空题:(1)触发器有()个稳态,存储8位二进制信息要()个触发器。

(2)在一个CP脉冲作用下,引起触发器两次或多次翻转的现象称为触发器的(),触发方式为()式或()式的触发器不会出现这种现象。

时序逻辑电路习题解答

时序逻辑电路习题解答

5-1 分析图所示时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图和时序图。

CLKZ图 题 5-1图解:从给定的电路图写出驱动方程为:00121021()n n nn n D Q Q Q D Q D Q ⎧=⎪⎪=⎨⎪=⎪⎩将驱动方程代入D 触发器的特征方程D Qn =+1,得到状态方程为:10012110121()n n n n n n n n Q Q Q Q Q Q Q Q +++⎧=⎪⎪=⎨⎪=⎪⎩由电路图可知,输出方程为2nZ Q =根据状态方程和输出方程,画出的状态转换图如图题解5-1(a )所示,时序图如图题解5-1(b )所示。

题解5-1(a )状态转换图1Q 2/Q ZQ题解5-1(b )时序图综上分析可知,该电路是一个四进制计数器。

5-2 分析图所示电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图。

A 为输入变量。

YA图 题 5-2图解:首先从电路图写出驱动方程为:()0110101()n n n n nD AQ D A Q Q A Q Q ⎧=⎪⎨==+⎪⎩将上式代入触发器的特征方程后得到状态方程()101110101()n n n n n n nQ AQ Q A Q Q A Q Q ++⎧=⎪⎨==+⎪⎩电路的输出方程为:01n nY AQ Q =根据状态方程和输出方程,画出的状态转换图如图题解5-2所示YA题解5-2 状态转换图综上分析可知该电路的逻辑功能为:当输入为0时,无论电路初态为何,次态均为状态“00”,即均复位;当输入为1时,无论电路初态为何,在若干CLK 的作用下,电路最终回到状态“10”。

5-3 已知同步时序电路如图(a)所示,其输入波形如图 (b)所示。

试写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图和时序图,并说明该电路的功能。

X(a) 电路图1234CLK5678X(b)输入波形 图 题 5-3图解:电路的驱动方程、状态方程和输出方程分别为:00101100011011011, ,n n n n n n n n n nJ X K X J XQ K XQ X Q XQ XQ XQ Q XQ XQ XQ Y XQ ++⎧==⎪⎨==⎪⎩⎧=+=⎪⎨⎪=+=+⎩= 根据状态方程和输出方程,可分别做出1110,n n Q Q ++和Y 的卡诺图,如表5-1所示。

时序逻辑电路思考题与习题题解

时序逻辑电路思考题与习题题解

思考题与习题题解5-1 填空题(1)组合逻辑电路任何时刻的输出信号,与该时刻的输入信号有关;与电路原来所处的状态无关;时序逻辑电路任何时刻的输出信号,与该时刻的输入信号有关;与信号作用前电路原来所处的状态有关。

(2)构成一异步n2进制加法计数器需要n 个触发器,一般将每个触发器接成计数或T’型触发器。

计数脉冲输入端相连,高位触发器的CP 端与邻低位Q端相连。

(3)一个4位移位寄存器,经过 4 个时钟脉冲CP后,4位串行输入数码全部存入寄存器;再经过 4 个时钟脉冲CP后可串行输出4位数码。

(4)要组成模15计数器,至少需要采用 4 个触发器。

5-2 判断题(1)异步时序电路的各级触发器类型不同。

(×)(2)把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。

(×)(3)具有N 个独立的状态,计满N 个计数脉冲后,状态能进入循环的时序电路,称之模N计数器。

(√)(4)计数器的模是指构成计数器的触发器的个数。

(×)5-3 单项选择题(1)下列电路中,不属于组合逻辑电路的是(D)。

A.编码器B.译码器C. 数据选择器D. 计数器(2)同步时序电路和异步时序电路比较,其差异在于后者( B )。

A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关(3)在下列逻辑电路中,不是组合逻辑电路的有( D)。

A.译码器B.编码器C.全加器D.寄存器(4)某移位寄存器的时钟脉冲频率为100KHz,欲将存放在该寄存器中的数左移8位,完成该操作需要(B)时间。

μS μS μS(5)用二进制异步计数器从0做加法,计到十进制数178,则最少需要( C )个触发器。

(6)某数字钟需要一个分频器将32768Hz的脉冲转换为1HZ的脉冲,欲构成此分频器至少需要(B)个触发器。

(7)一位8421BCD码计数器至少需要(B)个触发器。

5-4 已知图5-62所示单向移位寄存器的CP 及输入波形如图所示,试画出0Q 、1Q 、2Q 、3Q 波形(设各触发初态均为0)。

《电工电子技术5-9章》课后习题和补充练习

《电工电子技术5-9章》课后习题和补充练习

第5章 半导体器件习题选解 P148-1505.2.1 如题5.2.1图所示电路中,试求下列几种情况下输出端Y 的电位V Y 及各元件中通过的电流:(1)V A =V B =0V ;(2)V A =+3V ,V B =0V ;(3)V A = V B = +3V ;二极管的正向压降可忽略不计。

解:(1)当V A =V B =0时,因二极管正向偏置,而使D A 、D B 处于导通状态,电流相等,电阻R 上的电流为:mA I I I DB DA R 07.39.312==+=,输出端V Y =0V 。

(2)当V A =3V,V B =0时,因二极管D B 正向偏置,而使其处于导通状态,即D B 导通,同时使D A 反向偏置,而使D A 截止,则流过D A 的电流为0;流过D B 和电阻R 上的电流相等,即:mA I I DB R 07.39.312===。

(3)当V A =V B =+3V 时,因二极管正向偏置,而使D A 、D B 处于导通状态,电流相等,电阻R 上的电流为:mA I I I DB DA R 3.29.3312=-=+=,输出端V Y = +3V 。

题5.2.1图5.2.3 题5.2.3图所示,E=5V ,,sin 10tV u i ω= 二极管的正向压降可忽略不计,试分别画出输出电压0u 的波形。

解:利用二极管的单向导电性,分析各个电路,所以它们的输出电压波形分别为:(a)、(b)对应的波形为(a );(c)、(d)对应的波形为(b )。

题5.2.3图5.3.1 现有两个稳压管D Z1、D Z2,稳定电压分别为4.5V 和9.5V ,正向电压均为0.5V ,试求如题5.3.1图所示各电路中的输出电压U 0。

解:(a )图:VU U U Z Z 145.95.4210=+=+=(b )图:V U 00= ,因为外加电压小于两个稳压管的稳压值。

(c )图:V U 15.05.00=+=, 两个稳压管的均正向导通。

时序逻辑电路习题解答

时序逻辑电路习题解答

5-1分析图所示时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程, 画出电路的状态转换图和时序图。

解:从给定的电路图写出驱动方程为:D o (Q 0Q i n)e Q 2D i Q 01D 2 Q i nQ 01 1(Q 0Q n)eQ ;Q i n 1Q 0Q 21Q ;由电路图可知,输出方程为Z Q ;CLK将驱动方程代入D 触发器的特征方程Q n 1D ,得到状态方程为:5-1(a )所示,时序图如图题解Z图题5-1图根据状态方程和输出方程,画出的状态转换图如图题解题解5-1(a )状态转换图综上分析可知,该电路是一个四进制计数器。

5-2分析图所示电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图。

A 为输入变量。

解:首先从电路图写出驱动方程为:D o A& D i A Qg :A (Q : Q i n)将上式代入触发器的特征方程后得到状态方程Q 0 1AQ :Q :1 AQ 0Q :A (Q nQ :)电路的输出方程为:CLKQ i12345——-A1 11 t----------- 1------------ 1|| 1 » 1 1 1----------- 1 ---------- 1 --------------►CLK0 Q 2/Z 仝题解5-1(b )时序图0 Q o 胃AY图题5-2图丫AQoQ;根据状态方程和输出方程,画出的状态转换图如图题解5-2 所示综上分析可知该电路的逻辑功能为:当输入为0时,无论电路初态为何,次态均为状态" 00”,即均复位;当输入为1时,无论电路初态为何,在若干CLK 的作用下,电路最终回到状态“10”。

5-3已知同步时序电路如图(a )所示,其输入波形如图 (b )所示。

试写出电路的驱动方 程、状态方程和输出方程,画出电路的状态转换图和时序图,并说明该电路的功能。

CLK 1 2345678(b )输入波形 图题5-3图解:电路的驱动方程、状态方程和输出方程分别为:J 。

时序逻辑电路习题解答

时序逻辑电路习题解答

自我测验题1.图T4.1所示为由或非门构成的基本SR锁存器,输入S、R的约束条件是。

A.SR=0B.SR=1C.S+R=0D.S+R=1QG22QRS图T4.1 图T4.22.图T4.2所示为由与非门组成的基本SR锁存器,为使锁存器处于“置1”状态,其RS⋅应为。

A.RS⋅=00C.RS⋅=10D.RS⋅=113.SR锁存器电路如图T4.3所示,已知X、Y波形,判断Q的波形应为A、B、C、D 中的。

假定锁存器的初始状态为0。

XYXYABCD不定不定(a)(b)图T4.34.有一T触发器,在T=1时,加上时钟脉冲,则触发器。

A.保持原态B.置0C.置1D.翻转5.假设JK触发器的现态Q n=0,要求Q n+1=0,则应使。

A.J=×,K=0B.J=0,K=×C.J=1,K=×D.J=K=16.电路如图T4.6所示。

实现AQQ nn+=+1的电路是。

A AA AA .B .C .D .图T4.67.电路如图T4.7所示。

实现n n Q Q =+1的电路是 。

CPCPCPA .B .C .D .图T4.78.电路如图T4.8所示。

输出端Q 所得波形的频率为CP 信号二分频的电路为 。

1A . B . C .D .图T4.89.将D 触发器改造成T 所示电路中的虚线框内应是 。

TQ图T4.9A .或非门B .与非门C .异或门D .同或门 10.触发器异步输入端的作用是 。

A .清0 B .置1 C .接收时钟脉冲 D .清0或置1 11.米里型时序逻辑电路的输出是 。

A .只与输入有关B .只与电路当前状态有关C .与输入和电路当前状态均有关D .与输入和电路当前状态均无关12.摩尔型时序逻辑电路的输出是 。

A .只与输入有关 B .只与电路当前状态有关C .与输入和电路当前状态均有关D .与输入和电路当前状态均无关13.用n 只触发器组成计数器,其最大计数模为 。

A .nB .2nC .n 2D .2 n14.一个5位的二进制加计数器,由00000状态开始,经过75个时钟脉冲后,此计数B .01100C .01010D .00111图T4.1516.电路如图T4.16所示,假设电路中各触发器的当前状态Q 2 Q 1 Q 0为100,请问在时钟作用下,触发器下一状态Q 2 Q 1 Q 0为 。

时序逻辑电路练习题及答案

时序逻辑电路练习题及答案

《时序逻辑电路》练习题及答案CP图P6J6・1Q;Q;Q;■y000Qr Y0 0 0 0 0 1 0 1 0 0 0 0 0 10 0 1 0 1 0 0 1 0 1 0 1 1 10 1 0 0 1 1 0 1 1 0 0 1 0 10 1 1 1 0 0 0 1 1 1 0 0 1 1电路的逻辑功能:是一个五进制计数器,计数顺序是从0到4循环。

[6.2]试分析图P6-2时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程, 画出电路的状态转换图。

A为输入逻辑变量。

[6J]分析图P6・l时序电路的逻辑功能•写出电路的驱动方程、状态方程和输出方程, 画出电路的状态转换图,说明电路能否自启动。

Q11J >C1IK尸Y>C1L 1K>C1Q3驱动方程:人=匕=@丿2 = K? =Qi, 丿3=Q I Q,K3 = 03 ,Y=2状态方程:e笄=00"+迓㊉0:Q T= .输出方程:由状态方程可得状态转换表,如表6・1所示:所示。

电路可以自启动。

由状态转换表可得状态转换图,如图A&1A Y图P6-2CP图P6・3【解]___人=223, K] =1 ;丿2 =01,心=0仪3; Q 置=瓯・a : er* =aa+aaQ ; y= Q2Q3电路的状态转换图如图A6・3所示,电路能够自启动。

Q3Q2Q1 /¥/0/O 图 A6-3[64] 分析图P6・4给出的时序电路,画出电路的状态转换图.检査电路能否自启动, 说明电路实现的功能。

A 为输入变量。

【解1 驱动方程:A =.状态方程:QT = A© , 输出方程:丫 =辺2餌=A^©=A(@+0)由状态方程可得状态转换表,如表6-2所示:由状态转换表 可得状态转换图,如图A&2所示0电路的逻辑功能是:判断A 是否连续输入四个和四个以上“T' 信号,是则YH,否则Y=0,Q2Q1 A/YA00 Q70 0 0 0 1 0 0 0 1 1 0 0 0 1 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 1 1 1 1 1 0 0 1 1 00 1 0 1 0 10 0[6.3] 试分析图P6・3时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图,检査电路能否自启动0r°>ci一 IKr°t>ci丿3 = 2121* K3 = Q](2r' = aaa+aa1/1表6・YrHhCl L IK101/oZo□0Dll/O□IZo/I LIO100D007 r4>cirvci °2f >C1 -IKf=>Cl L-I IKCP图P64【解]__丿广K| = 1,代入到特性方程刖=W+K Q :.得:er' =:A=K2=A + a,代入到特性方程2賈=厶02" +斤20;,得: y== A ae,+AQQ由状态办程可得H 状态转换表,如髮6・4所示,状态转换图如图A6・4所示。

时序逻辑电路题库(79道)

时序逻辑电路题库(79道)

时序逻辑电路1、对双JK集成触发器74LS112引脚功能叙述错误的是——[单选题]A 16脚是VccB 8脚是GNDC 1脚是CP1D 16脚是GND正确答案:D2、图示74LS112中表示——[单选题]A 低电平时置1B 低电平时置0C 高电平时置1D 高电平时置0正确答案:A3、如图示74LS112的中CP引脚是——[单选题]A 8号引脚B 14号引脚C 1号引脚和13号引脚D 8号引脚和12号引脚正确答案:C4、D触发器用作计数型触发器时,输入端D的正确接法是——[单选题]A D=0B D=1C D=D D=Q正确答案:C5、以下图示中属于下降沿触发的是——[单选题]A 图AB 图BC 图CD 图D正确答案:C6、如图所示为某触发器工作时前6个CP的波形,期间没有出现的功能是——[单选题]A 保持B 翻转C 置1D 置0正确答案:A7、双D集成触发器CD4013的7号引脚是——[单选题]A VSSB VDDC 1QD 2SD正确答案:A8、下列哪项表示基本RS触发器的符号——[单选题]ABCD正确答案:A9、图示74LS112的说法正确的是——[单选题]A 内部有1个JK触发器B 内部有2个JK触发器C 内部有3个JK触发器D 内部有4个JK触发器正确答案:B10、如图所示波形, CP时钟脉冲第5个下降沿时,触发器实现的功能为——[单选题]A 保持B 翻转C 置1D 置0正确答案:B11、双D集成触发器CD4013的时钟脉冲CP的引脚是——[单选题]A 14脚B 7脚C 3脚与11脚D 5脚与11脚正确答案:C12、如图所示逻辑符号所表示的触发器是——[单选题]A RSB JKC DD T正确答案:C13、JK触发器有( )触发信号输入端。

——[单选题]A 一个B 二个C 三个D 四个正确答案:B14、十进制数13的8421BCD码为( )。

——[单选题]A 00001101B 00010011C 00100011D 00001011正确答案:B15、D触发器当D=Q时,实现的逻辑功能是——[单选题]A 置0B 置1C 保持D 翻转正确答案:C16、主从JK触发器的初态为0,JK=11时,经过2020个触发脉冲后,其状态变化及输出状态为——[单选题]A 一直为0B 由0变为1,然后一直为1C 在01间翻转,最后为1D 在01间翻转,最后为0正确答案:D17、在RS触发器的逻辑符号中表示——[单选题]A 低电平时置1B 高电平时置1C 低电平时置0D 高电平时置0正确答案:C18、关于JK触发器的错误表述是——[单选题]A 对于输入信号没有制约条件B 不允许JK同时为1C 允许JK同时为1D 允许JK同时为0正确答案:B19、主从RS触发器是在时钟脉冲CP的( ),根据输入信号改变状态。

时序逻辑电路题解

时序逻辑电路题解

专题五:时序逻辑电路的分析设计[5.1]JK触发器组成图所示电路。

分析该电路是几进制计数器?画出电路的状态转换图。

[5.2]D触发器组成的同步计数电路如图所示。

分析电路功能,画出电路的状态转换图。

说明电路的特点是什么。

[5.3]图(a)所示电路由计数器和组合电路两部分组成,测得在CP作用下计数器3个输出端A、B、C的波形及组合电路的输出端P的波形如图(b)所示。

①计数器是几进制的?属加法计数器还是减法计数器?(以C为高位)②根据波形图(b)设计图(a)中的组合电路,实现P的功能。

列出真值表,用卡诺图化简法得到最简与或式,然后用尽量少的与非门实现该电路。

[5.4]试分析图题所示的计数器电路说明是几进制计数器。

[5.5]分析时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图,说明电路能否自启动。

[5.6]试分析时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图。

A为输入逻辑变量。

[5.7]试分析时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图,检查电路能否自启动。

[5.8]分析给出的时序电路,画出电路的状态转换图,检查电路能否自启动,说明电路实现的功能。

A为输入变量。

[5.9] 分析时序逻辑电路,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图,说明电路能否自启动。

[5.10] 分析计数器电路,说明这是多少进制的计数器。

十进制计数器74160的功能表见表P6-10。

[5.11] 分析图P6-9的计数器电路,画出电路的状态转换图,说明这是多少进制的计数器。

十六进制计数器74LS161的功能表如表P6-10所示。

[5.12]试用4位同步二进制计数器74LS161接成十三进制计数器,标出输入、输出端。

可以附加必要的门电路。

74LS161的功能表见表P6-10。

注:(1)只有当CP=1时,EP、ET才允许改变状态(2)O c为进位输出,平时为0,当Q3Q2Q1Q0=1111时,O c=1(74 LS160是当Q3Q2Q1Q0=1001时,O c=1)[5.13] 试分析计数器在M =1和M =0时各为几进制。

电子技术第九章章节测试卷

电子技术第九章章节测试卷

第九章时序逻辑电路一、填空题1.某中规模寄存器内有3个触发器,用它构成的扭环型计数器模长为;构成最长模计数器模长为。

2.按寄存器接收数码的方式不同可分为------------------和--------------式两种。

3.时序电路是由------------和--------------所组成。

4.计数器按CP控制触发方式不同可分为------------计数器和-----------计数器。

5.时序逻辑电路的输出不仅和_________有关,而且还与_____________有关。

6.移位寄存器不但可_________ ,而且还能对数据进行 _________。

7.用来累计输入脉冲数目的部件称为---------------。

8.半导体数码显示器的内部接法有两种形式:共接法和共接法。

9.对于共阳接法的发光二极管数码显示器,应采用电平驱动的七段显示译码器。

10.寄存器按照功能不同可分为两类:寄存器和寄存器。

11.数字电路按照是否有记忆功能通常可分为两类:、。

12.由四位移位寄存器构成的顺序脉冲发生器可产生个顺序脉冲。

13.时序逻辑电路按照其触发器是否有统一的时钟控制分为时序电路和时序电路。

14.能以二进制数码形式存放数码或指令的部件称为_______________.15.用来累计和寄存输入脉冲数目的部件称为_______________.二、选择题1.6个触发器构成的寄存器能存放()位数据信号。

A 6B 12C 18D 242. 有一个左移移位寄存器,当预先置入1011后,其串行输入固定接0,在4个移位脉冲CP 作用下,四位数据的移位过程是( )。

A. 1011--0110--1100--1000--0000B. 1011--0101--0010--0001--0000C. 1011--1100--1101--1110--1111D. 1011--1010--1001--1000--0111 3.N 个触发器可以构成最大计数长度(进制数)为( )的计数器。

时序逻辑电路练习题

时序逻辑电路练习题

时序逻辑电路练习题-CAL-FENGHAI.-(YICAI)-Company One1一、填空题1. 基本RS触发器,当R、S都接高电平时,该触发器具有____ ___功能。

2.D 触发器的特性方程为 ___ ;J-K 触发器的特性方程为______。

3.T触发器的特性方程为。

4.仅具有“置0”、“置1”功能的触发器叫。

5.时钟有效边沿到来时,输出状态和输入信号相同的触发器叫____ _____。

6. 若D 触发器的D 端连在Q端上,经100 个脉冲作用后,其次态为0,则现态应为。

7.JK触发器J与K相接作为一个输入时相当于触发器。

8. 触发器有个稳定状态,它可以记录位二进制码,存储8 位二进制信息需要个触发器。

9.时序电路的次态输出不仅与即时输入有关,而且还与有关。

10. 时序逻辑电路一般由和两部分组成的。

11. 计数器按内部各触发器的动作步调,可分为___ ____计数器和____ ___计数器。

12. 按进位体制的不同,计数器可分为计数器和计数器两类;按计数过程中数字增减趋势的不同,计数器可分为计数器、计数器和计数器。

13.要构成五进制计数器,至少需要级触发器。

14.设集成十进制(默认为8421码)加法计数器的初态为Q4Q3Q2Q1=1001,则经过5个CP脉冲以后计数器的状态为。

15.欲将某时钟频率为32MHz的CP变为16MHz的CP,需要二进制计数器个。

16. 在各种寄存器中,存放 N 位二进制数码需要个触发器。

17. 有一个移位寄存器,高位在左,低位在右,欲将存放在该移位寄存器中的二进制数乘上十进制数4,则需将该移位寄存器中的数移位,需要个移位脉冲。

18.某单稳态触发器在无外触发信号时输出为0态,在外加触发信号时,输出跳变为1态,因此其稳态为态,暂稳态为态。

19.单稳态触发器有___ _个稳定状态,多谐振荡器有_ ___个稳定状态。

20.单稳态触发器在外加触发信号作用下能够由状态翻转到状态。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

第九章习题参考答案9-1 对应于图9-1a 逻辑图,若输入波形如图9-54所示,试分别画出原态为0和原态为1对应时刻得Q 和Q 波形。

图9-54 题9-1图解 得到的波形如题9-1解图所示。

9-2 逻辑图如图9-55所示,试分析它们的逻辑功能,分别画出逻辑符号,列出逻辑真值表,说明它们是什么类型的触发器。

解 对于(a ):由图可写出该触发器的输出与输入的逻辑关系式为:⎪⎩⎪⎨⎧+=+=QS Q QR Q D D (9-1) 原态为0:原态为1: 题9-1解图a ) b)图9-55 题9-2图下面按输入的不同组合,分析该触发器的逻辑功能。

(1) D R =1、D S =0若触发器原状态为0,由式(9-1)可得Q =0、Q =1;若触发器原状态为l ,由式(9-1)同样可得Q =0、Q =1。

即不论触发器原状态如何,只要D R =1、D S =0,触发器将置成0态。

(2) D R =0、D S =l用同样分析可得知,无论触发器原状态是什么,新状态总为:Q =1、Q =0,即触 发器被置成1态。

(3) D R =D S =0按类似分析可知,触发器将保持原状态不变。

(4) D R =D S =1两个“与非”门的输出端Q 和Q 全为0,这破坏了触发器的逻辑关系,在两个输入 信号同时消失后,由于“或非”门延迟时间不可能完全相等,故不能确定触发器处于何种状态。

因此这种情况是不允许出现的。

逻辑真值表如表9-1所示,这是一类用或非门实现的基本RS 触发器,逻辑符号如题9-2(a )的逻辑符号所示。

对于(b ):此图与(a )图相比,只是多加了一个时钟脉冲信号,所以该逻辑电路在CP =1时的功能与(a )相同,真值表与表9-1相同;而在CP =0时相当于(a )中(3)的情况,触发器保持原状态不变。

逻辑符号见题9-2(b )逻辑符号。

这是一类同步RS 触发器。

D RD SQ 1 0 0 0 1 1 0不变表9-1 题9-2(a )真值表1 1不定9-3 同步RS触发器的原状态为1,R、S和CP端的输入波形如图9-56所示,试画出对应的Q和Q波形。

图9-56 题9-3图解波形如题9-3解图所示。

题9-2(a)的逻辑符号题9-2(b)逻辑符号题9-3解图9-4 设触发器的原始状态为0,在图9-57所示的CP、J、K输入信号激励下,试分别画出TTL主从型JK触发器和CMOS JK触发器输出Q的波形。

图9-57 题9-4图解波形如题9-4解图所示。

(注意TTL型JK触发器是CP脉冲下降沿触发,而CMOS型JK 触发器是CP脉冲上升沿触发。

)图6-8 习题6-4图TTL:CMOS:题9-4解图9-5 设D 触发器原状态为0态,试画出在图9-58所示的CP 、D 输入波形激励下的输出波形。

图9-58 题9-5图解 波形如题9-5解图所示。

9-6 已知时钟脉冲CP 的波形如图9-7所示,试分别画出图9-59中各触发器输出端Q 的波形。

设它们的初始状态均为0。

指出哪个具有计数功能。

a) b) c)d) e) f) 图9-59 题9-6图题9-5解图解 图9-59(a )~(d )中没有与外电路相连接的J 、K 端,处于置空状态,相当于接高电平。

(a )首先1=J ,1==Q K ,触发器在第一个CP 脉冲下降沿翻转,1=Q ,0=Q 。

此后则有1=J ,0==Q K ,触发器保持高电平。

(b )0==Q J ,1=K ,触发器保持0状态(c )1==K J ,触发器每来一个CP 脉冲,翻转一次。

(d )1==Q J ,1=K ,第一个CP 脉冲使触发器翻转,1=Q ,0=Q ,此时有0==Q J ,1=K ,第二个CP 脉冲使触发器回到初始状态。

第三、四个脉冲又重复上述过程。

(e )1==Q D ,触发器在第一个CP 脉冲上升沿翻转,1=Q ,0=Q ,此时0==Q D ,触发器在第二个脉冲回到初始状态,此后又将重复上述过程。

(f )D =0,触发器始终保持0状态。

各触发器输出端Q 的波形如题9-6解图所示。

由图可见,(c )、(d )、(e )三个触发器具有计数功能。

9-7 分别说明图9-60所示的D→JK、D→T′触发器的转换逻辑是否正确。

(a ) (b ) (c ) (d ) (e ) (f )题9-6解图CPa) b)图9-60 题9-7图解 已知D 触发器的状态方程为D Q 1n =+,下面只需判断图中触发器输入端D 的逻辑表达式是否满足其所要转换的触发器的状态方程。

(a ) 在图9-60(a )中,n n n n n KQ JQ KQ JQ D Q +=•==+1不满足JK 触发器的状态方程n n 1n Q K Q J Q +=+,所以这种转换逻辑不正确。

(b ) 在图9-60(b )中,n n Q D Q ==+1满足T '触发器的状态方程为n 1n Q Q =+,所以这种转换逻辑是正确的。

9-8分别说明图9-61所示的JK→D、JK→RS 触发器的转换逻辑是否正确。

a) b)图9-61 题9-8图解 已知JK 触发器的状态方程为n n 1n Q K Q J Q +=+,下面只需判断图中触发器输入端J 、K 的逻辑表达式是否满足其所要转换的触发器的状态方程。

(a )在图9-61(a )中,D J =,D K =D Q Q D Q D Q D n n n n =+=+=+=+)(Q K Q J Q n n 1n满足D 触发器的状态方程D Q 1n =+,所以这种转换逻辑是正确的。

(b )在图9-61(b )中,S J =,R S K =n n n n n Q R S Q R S Q S Q R S Q S +=++=+=+=+)(Q K Q J Q n n 1n满足RS 触发器的状态方程为n 1n Q QR S +=+,所以这种转换逻辑是正确的。

9-9 在图9-62所示的逻辑电路中,试画出Q 1和Q 2端的波形,时钟脉冲的波形CP 如图9-7所示。

如果时钟脉冲的频率是4000Hz ,那么Q 1和Q 2波形的频率各为多少?设初始状态Q 1=Q 2=0。

图9-62 题9-9图解 对于图中的两个JK 触发器,都是J=K=1,每来一个CP 脉冲,触发器翻转一次,而右面触发器的CP 脉冲来自于左面触发器的输出,所以得到如题9-9解图所示的波形。

由图中可以看出,1Q 的频率是CP 的1/2,2Q 的频率又是1Q 的1/2,所以1Q 的频率为2000Hz ,2Q 的频率为1000Hz 。

9-10 根据图9-63所示的逻辑图及相应的CP 、R D 和D 的波形,试画出Q 1端和Q 2端的输出波形,设初始状态Q 1=Q 2=0。

a) b)图9-63 题9-10图解 图中D R 和D S 是触发器的置0和置1端,低电平有效。

1Q 的状态根据D 触发器的输入端D 的状态而变化,CP 脉冲上升沿触发。

JK 触发器的输入端1Q J =,1=K ,CP 脉冲下降沿触发。

依此画出的Q 1端和Q 2端波形如题9-10解图所示。

题9-9解图9-11 电路如图9-64所示,试画出Q1和Q2的波形。

设两个触发器的初始状态均为0。

a) b)图9-64 题9-11图解 JK触发器的K端处于置空状态,相当于高电平,K=1。

2QJ=,1QD=。

首先,11==QD,当第一个CP脉冲的上升沿到来时,D触发器翻转为1,此时12=Q,12==QJ,下降沿到来时,JK触发器翻转为1,11=Q,01==QD,第二个CP脉冲的上升沿使D触发器又翻转为0,02=Q,02==QJ,下降沿又使JK触发器翻转为0,回到初始状态。

以后重复此过程。

得到的波形如题9-11解图所示。

9-12 图9-65所示电路是一个可以产生几种脉冲波形的信号发生器。

试对应时钟脉冲CP的波形,画出F1、F2、F3三个输出端的波形。

设触发器的初始状态为0。

图9-65 题9-12图解首先1==QJ,0==QK,触发器在第一个CP脉冲下降沿翻转为1,Q=1,题9-10解图题9-11解图此时0==Q J ,1==Q K ,第二个CP 脉冲下降沿到来时触发器又翻转为0,回到初始状态,以后重复此过程。

得到Q 的波形如题9-12解图所示。

由图9-65可得到F 1、F 2、F 3三个输出端的逻辑表达式为:CPQ F CP Q F Q F •=•==321 据此可画出其波形如题9-12解图所示。

9-13 试画出由CMOS D 触发器组成的四位右移寄存器逻辑图,设输入的4位二进制数码为1101,画出移位寄存器的工作波形。

解 由CMOS D 触发器组成的四位右移寄存器逻辑图如题9-13解图(a )所示。

输入4位二进制数码为1101时,这种移位寄存器是按照从低位到高位逐位传送的,工作波形如题9-13解图(b )所示。

题9-12解图题9-13解图(a ) 四位右向移位寄存器逻辑图9-14 图9-66是一个自循环移位寄存器逻辑图,触发器初始状态为100,在CP 端连续输入6个时钟脉冲,用表格形式列出在6个时钟脉冲作用下3个触发器的状态变化。

图9-66 题9-14图解 由图9-66可看出20Q D =,01Q D =,12Q D =,且各触发器使用同一个CP 脉冲,所以得到各触发器的输出为:n n Q D Q 2010==+,n n Q D Q 0111==+,n n Q D Q 1212==+根据以上各式,可得到初始状态为100时各触发器的状态变化如表9-2所示。

题9-13解图(b ) 移位寄存器的工作波形表9-2 题9-14触发器状态变化表9-15 图9-45为同步五进制计数器的逻辑图,在CP 端输入计数脉冲后,列出它的状态转换真值表,并画出工作波形图。

解 由图可写出各触发器输入端的激励方程 20Q J =,10=K 01Q J =,01Q K = 102Q Q J =,12=K 将以上各式代入JK 触发器的特征方程即得计数器状态方程nn n Q Q Q 0210=+ n n n n n Q Q Q Q Q 101011+=+ n n n n Q Q Q Q 21012=+ 设初始状态为000,则可得到计数器的状态转换表如表9-3所示,其工作波形如图题9-15解图所示。

9-16 图9-67是由4个TTL 主从型JK 触发器组成的一种计数器,通过分析说明该计数器的类型,并画出工作波形图。

CP Q 2 Q 1 Q 0 0 1 2 3 4 5 61 0 0 1 1 0 0 1 0 0 1 1 0 0 1 1 0 1 1 0 0CP Q 2 Q 1 Q 0 0 1 2 3 4 50 0 0 0 0 1 0 1 0 0 1 1 1 0 0 0 0 0表9-3 题9-15计数器状态变化表 题9-15解图 计数器工作波形图9-67 题9-16图解 图中所示为异步计数器。

相关文档
最新文档