半导体集成电路部分习题答案(朱正涌)
《集成电路设计实践》第一讲_A
课程进度安排（续二）
第9周：Cell-based设计方法及工具 3.1 Cell-based设计流程介绍 3.2 Verilog简介 第10周： 3.3 电路综合 第11周： 3.4 布局布线 3.5 DRC与LVS
课程进度安排（续三）
第12周：项目设计——CYCLIC ADC的设计 4.1 CYCLIC ADC原理 4.2 CYCLIC ADC电路设计 4.3 版图设计考虑 4.4 ADC性能仿真 4.5 设计报告要求 第13周：深亚微米工艺下的集成电路设计方法 5.1 按比例缩小原理 5.2 短沟道效应 5.3 深亚微米工艺下的设计讨论 5.4 SOC设计 第14~16周：项目设计与辅导
课程进度安排（续一）
第5周：Full-custom设计方法及工具 2.1 Full-custom设计流程介绍 2.2 原理图输入与电路网表导出 第6周： 2.3 HSPICE电路仿真 第7周： 2.4 版图编辑 第8周： 2.5 设计规则检查(DRC)与版图电路比对(LVS) 2.6 版图参数提取和后仿真 2.7 分层设计讨论
一. 集成电路设计基础
1.2 版图的基本概念
版图结构
集成电路加工的平面工艺
制 版 加 工
芯片的剖面结构
从平面工艺到立体结 构，需多层掩膜版，故 构，需多层掩膜版，故 版图是分层次的，由多 层图形叠加而成！
一个简单的例子
Vdd 版 图 in metal1
N＋ 剖 N-阱 面 N-阱 图 P-substrate N＋ P＋
逆向电路提取 逆向电路提取
解剖照相 拼图 电路提取 分析与仿真
集成电路分类
集 成 电 路 按用途 数 字 集 成 电 路 模 拟 集 成 电 路 数 模 混 合 集 成 电 路 按集成规模 ULSI ULSI GLSI GLSI 大 规 模 超 大 规 模 集 成 电 路 按制作工艺 GaAs GaAs MOS MOS Bipolar Bipolar 集 成 电 路 集 成 电 路 按生产形式 标 专 准 用 通 集 用 成 集 电 成 路 电 路 ASIC ASIC
半导体集成电路课后答案
半导体集成电路课后答案《现代半导体集成电路》全面介绍了现代半导体集成电路的根底知识、分析与设计方法。
以下是由关于半导体集成电路的课后答案，希望大家喜欢!一，集成电路的根本制造工艺二，集成电路中的晶体管及其寄生效应三，集成电路中的无源元件四，晶体管-晶体管逻辑电路五，发射极耦合逻辑电路六，集成注入逻辑电路七，MOS反相器八，MOS根本逻辑单元九，MOS逻辑功能部件十，存储器十一，接口电路十二，模拟集成电路中的根本单元电路十三，集成运算放大器十四，MOS开关电容电路十五，集成稳压器十六，D/A，A/D变换器十七，集成电路设计概述十八，集成电路的正向设计十九，集成电路的芯片解剖二十，集成电路设计方法二十一，集成电路的可靠性和可测性设计简介二十二，集成电路的计算机辅助设计简介1 电路的关态-指电路的输出管处于截止工作状态时的电路状态，此时在输出端可得到 VO=VOH，电路输出高电平。
2 电路的开态-指电路的输出管处于饱和工作状态时的电路状态，此时在输出端可得到 VO=VOL，电路输出低电平。
3 电路的电压传输特性-指电路的输出电压VO随输入电压Vi变化而变化的性质或关系(可用曲线表示，与晶体管电压传输特性相似)。
4 输出高电平VOH-与非门电路输入端中至少一个接低电平时的输出电平。
5 输出低电平VOL-与非门电路输入端全部接高电平时的输出电平。
6 开门电平VIHmin-为保证输出为额定低电平时的最小输入高电平(VON)。
7 关门电平VILmax-为保证输出为额定高电平时的最大输入低电平(VOFF)。
8 逻辑摆幅VL-输出电平的最大变化区间，VL=VOH-VOL。
9 过渡区宽度VW-输出不确定区域(非静态区域)宽度，VW=VIHmin-VILmax。
10 低电平噪声容限VNML-输入低电平时，所容许的最大噪声电压。
其表达式为 VNML=VILmax-VILmin=VILmax- VOL(实用电路)。
11高电平噪声容限VNMH-输入高电平时，所容许的最大噪声电压。
半导体集成电路考试题目及参考答案解读
第一部分考试试题第0章绪论什么叫半导体集成电路？ 1.按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写？ 2.按照器件类型分，半导体集成电路分为哪几类？ 3.按电路功能或信号类型分，半导体集成电路分为哪几类？ 4.什么是特征尺寸？它对集成电路工艺有何影响？ 5.名词解释：集成度、、、摩尔定律？wafer size6.die size第1章集成电路的基本制造工艺1.四层三结的结构的双极型晶体管中隐埋层的作用？2.在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响？。
3.简单叙述一下pn结隔离的NPN晶体管的光刻步骤？简述硅栅阱的光刻步骤？ 4.CMOSp以阱工艺为基础的的有哪些不足？pBiCMOSCMOS5.以阱工艺为基础的的有哪些优缺点？并请提出改进方法。
NBiCMOS6.CMOS7. 请画出NPN晶体管的版图，并且标注各层掺杂区域类型。
请画出反相器的版图，并标注各层掺杂类型和输入输出端子。
8.CMOS第2章集成电路中的晶体管及其寄生效应1.简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？。
2.什么是集成双极晶体管的无源寄生效应？3. 什么是MOS晶体管的有源寄生效应？4. 什么是MOS晶体管的闩锁效应，其对晶体管有什么影响?5. 消除“Latch-up”效应的方法？6.如何解决MOS器件的场区寄生MOSFET效应？7. 如何解决MOS器件中的寄生双极晶体管效应？第3章集成电路中的无源元件1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？2.集成电路中常用的电容有哪些。
3. 为什么基区薄层电阻需要修正。
4. 为什么新的工艺中要用铜布线取代铝布线。
5. 运用基区扩散电阻，设计一个方块电阻200欧，阻值为1K的电阻，已知耗散功率为5V,该电阻上的压降为设计此电阻。
/c20W㎡,电路4章TTL第名词解释1.1电压传输特性开门关门电平逻辑摆幅过渡区宽度输入短路电流输入漏电流/静态功耗瞬态延迟时间瞬态存储时间瞬态上升时间瞬态下降时间瞬时导通时间2. 分析四管标准TTL与非门（稳态时）各管的工作状态？3. 在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。
最新半导体集成电路部分习题答案(朱正涌)
半导体集成电路部分习题答案(朱正涌)第1章 集成电路的基本制造工艺1.6 一般TTL 集成电路与集成运算放大器电路在选择外延层电阻率上有何区别?为什么?答：集成运算放大器电路的外延层电阻率比一般TTL 集成电路的外延层电阻率高。
第2章 集成电路中的晶体管及其寄生效应 复 习 思 考 题2.2 利用截锥体电阻公式，计算TTL “与非”门输出管的CS r ，其图形如图题2.2所示。
提示：先求截锥体的高度up BL epi mc jc epi T x x T T -----=- 然后利用公式： ba ab WL Tr c -•=/ln 1ρ ， 212••=--BL C E BL S C W L R rba ab WLTr c -•=/ln 3ρ 321C C C CS r r r r ++=注意：在计算W 、L 时, 应考虑横向扩散。
2.3 伴随一个横向PNP 器件产生两个寄生的PNP 晶体管，试问当横向PNP 器件在4种可能的偏置情况下，哪一种偏置会使得寄生晶体管的影响最大? 答：当横向PNP 管处于饱和状态时，会使得寄生晶体管的影响最大。
2.8 试设计一个单基极、单发射极和单集电极的输出晶体管，要求其在20mA 的电流负载下，OL V ≤0.4V ，请在坐标纸上放大500倍画出其版图。
给出设计条件如下：答： 解题思路⑴由0I 、α求有效发射区周长Eeff L ； ⑵由设计条件画图①先画发射区引线孔；②由孔四边各距A D 画出发射区扩散孔； ③由A D 先画出基区扩散孔的三边； ④由B E D -画出基区引线孔； ⑤由A D 画出基区扩散孔的另一边； ⑥由A D 先画出外延岛的三边； ⑦由C B D -画出集电极接触孔； ⑧由A D 画出外延岛的另一边； ⑨由I d 画出隔离槽的四周；⑩验证所画晶体管的CS r 是否满足V V OL 4.0≤的条件，若不满足，则要对所作的图进行修正，直至满足V V OL 4.0≤的条件。
半导体集成电路考试题目与参考答案
第一部分考试试题第0章绪论1.什么叫半导体集成电路？2.按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写？3.按照器件类型分，半导体集成电路分为哪几类？4.按电路功能或信号类型分，半导体集成电路分为哪几类？5.什么是特征尺寸？它对集成电路工艺有何影响？6.名词解释：集成度、wafer size、die size、摩尔定律？第1章集成电路的基本制造工艺1.四层三结的结构的双极型晶体管中隐埋层的作用？2.在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响？。
3.简单叙述一下pn结隔离的NPN晶体管的光刻步骤？4.简述硅栅p阱CMOS的光刻步骤？5.以p阱CMOS工艺为基础的BiCMOS的有哪些不足？6.以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？并请提出改进方法。
7. 请画出NPN晶体管的版图，并且标注各层掺杂区域类型。
8.请画出CMOS反相器的版图，并标注各层掺杂类型和输入输出端子。
第2章集成电路中的晶体管及其寄生效应1.简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？。
2.什么是集成双极晶体管的无源寄生效应？3. 什么是MOS晶体管的有源寄生效应？4. 什么是MOS晶体管的闩锁效应，其对晶体管有什么影响?5. 消除“Latch-up”效应的方法？6.如何解决MOS器件的场区寄生MOSFET效应？7. 如何解决MOS器件中的寄生双极晶体管效应？第3章集成电路中的无源元件1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？2.集成电路中常用的电容有哪些。
3. 为什么基区薄层电阻需要修正。
4. 为什么新的工艺中要用铜布线取代铝布线。
5. 运用基区扩散电阻，设计一个方块电阻200欧，阻值为1K的电阻，已知耗散功率为20W/c㎡,该电阻上的压降为5V,设计此电阻。
第4章TTL电路1.名词解释电压传输特性 开门/关门电平 逻辑摆幅 过渡区宽度 输入短路电流 输入漏电流静态功耗 瞬态延迟时间 瞬态存储时间 瞬态上升时间 瞬态下降时间瞬时导通时间2. 分析四管标准TTL 与非门（稳态时）各管的工作状态？3. 在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。
半导体集成电路考试题目与参考答案
第一部分考试试题第0章绪论1.什么叫半导体集成电路？2.按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写？3.按照器件类型分，半导体集成电路分为哪几类？4.按电路功能或信号类型分，半导体集成电路分为哪几类？5.什么是特征尺寸？它对集成电路工艺有何影响？6.名词解释：集成度、wafer size、die size、摩尔定律？第1章集成电路的基本制造工艺1.四层三结的结构的双极型晶体管中隐埋层的作用？2.在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响？。
3.简单叙述一下pn结隔离的NPN晶体管的光刻步骤？4.简述硅栅p阱CMOS的光刻步骤？5.以p阱CMOS工艺为基础的BiCMOS的有哪些不足？6.以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？并请提出改进方法。
7. 请画出NPN晶体管的版图，并且标注各层掺杂区域类型。
8.请画出CMOS反相器的版图，并标注各层掺杂类型和输入输出端子。
第2章集成电路中的晶体管及其寄生效应1.简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？。
2.什么是集成双极晶体管的无源寄生效应？3. 什么是MOS晶体管的有源寄生效应？4. 什么是MOS晶体管的闩锁效应，其对晶体管有什么影响?5. 消除“Latch-up”效应的方法？6.如何解决MOS器件的场区寄生MOSFET效应？7. 如何解决MOS器件中的寄生双极晶体管效应？第3章集成电路中的无源元件1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？2.集成电路中常用的电容有哪些。
3. 为什么基区薄层电阻需要修正。
4. 为什么新的工艺中要用铜布线取代铝布线。
5. 运用基区扩散电阻，设计一个方块电阻200欧，阻值为1K的电阻，已知耗散功率为20W/c㎡,该电阻上的压降为5V,设计此电阻。
第4章TTL电路1.名词解释电压传输特性 开门/关门电平 逻辑摆幅 过渡区宽度 输入短路电流 输入漏电流静态功耗 瞬态延迟时间 瞬态存储时间 瞬态上升时间 瞬态下降时间瞬时导通时间2. 分析四管标准TTL 与非门（稳态时）各管的工作状态？3. 在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。
《半导体集成电路》考试题目及参考答案(DOC)
《半导体集成电路》考试题目及参考答案(DOC)1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？2.集成电路中常用的电容有哪些。
3. 为什么基区薄层电阻需要修正。
4. 为什么新的工艺中要用铜布线取代铝布线。
5. 运用基区扩散电阻，设计一个方块电阻200欧，阻值为1K的电阻，已知耗散功率为20W/c㎡,该电阻上的压降为5V,设计此电阻。
第4章TTL电路1.名词解释电压传输特性开门/关门电平逻辑摆幅过渡区宽度输入短路电流输入漏电流静态功耗瞬态延迟时间瞬态存储时间瞬态上升时间瞬态下降时间瞬时导通时间2. 分析四管标准TTL与非门（稳态时）各管的工作状态？3. 在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。
4. 两管与非门有哪些缺点，四管及五管与非门的结构相对于两管与非门在那些地方做了改善，并分析改善部分是如何工作的。
四管和五管与非门对静态和动态有那些方面的改进。
5. 相对于五管与非门六管与非门的结构在那些部分作了改善，分析改进部分是如何工作的。
6. 画出四管和六管单元与非门传输特性曲线。
并说明为什么有源泄放回路改善了传输特性的矩形性。
7. 四管与非门中，如果高电平过低，低电平过高，分析其原因，如与改善方法，请说出你的想法。
8. 为什么TTL与非门不能直接并联？9. OC门在结构上作了什么改进，它为什么不会出现TTL与非门并联的问题。
第5章MOS反相器1. 请给出NMOS晶体管的阈值电压公式，并解释各项的物理含义及其对阈值大小的影响（即各项在不同情况下是提高阈值还是降低阈值）。
2. 什么是器件的亚阈值特性，对器件有什么影响？3. MOS晶体管的短沟道效应是指什么，其对晶体管有什么影响？4. 请以PMOS晶体管为例解释什么是衬偏效应，并解释其对PMOS晶体管阈值电压和漏源电流的影响。
5. 什么是沟道长度调制效应，对器件有什么影响？6. 为什么MOS晶体管会存在饱和区和非饱和区之分（不考虑沟道调制效应）？7.请画出晶体管的D DS特性曲线，指出饱和区和I V非饱和区的工作条件及各自的电流方程（忽略沟道长度调制效应和短沟道效应）。
半导体集成电路练习题
半导体集成电路练习题一、基础知识类1. 填空题1.1 半导体材料主要包括________、________和________。
1.2 PN结的正向特性是指________，反向特性是指________。
1.3 MOS晶体管的三个工作区分别是________、________和________。
2. 判断题2.1 半导体集成电路的导电性能介于导体和绝缘体之间。
（）2.2 N型半导体中的自由电子浓度高于P型半导体。
（）2.3 CMOS电路具有静态功耗低的特点。
（）二、数字电路类1. 选择题1.1 TTL与非门电路中，当输入端全部为高电平时，输出为（）。
A. 高电平B. 低电平C. 不确定D. 无法判断A. 与门B. 或门C. 非门D. 异或门A. PMOS管导通时，NMOS管截止B. PMOS管截止时，NMOS管导通C. PMOS管和NMOS管同时导通D. PMOS管和NMOS管同时截止2. 填空题2.1 数字电路中的逻辑门主要有________、________、________和________等。
2.2 半加器是由________和________组成的。
2.3 全加器的三个输入端分别是________、________和________。
三、模拟电路类1. 选择题A. 非反相比例运算放大器B. 反相比例运算放大器C. 电压跟随器D. 差分放大器1.2 在运算放大器电路中，虚短是指________。
（）A. 输入端短路B. 输出端短路C. 输入端与地之间短路D. 输入端与输出端之间短路A. 低通滤波器允许低频信号通过，抑制高频信号B. 高通滤波器允许低频信号通过，抑制高频信号C. 带通滤波器允许一定频率范围的信号通过D. 带阻滤波器允许一定频率范围的信号通过2. 填空题2.1 模拟信号的特点是________、________和________。
2.2 运算放大器的主要参数有________、________和________。
半导体集成电路复习题及答案
第8章动态逻辑电路填空题对于一般的动态逻辑电路，逻辑部分由输出低电平的网组成，输出信号与电源之间插入了栅控制1、极为时钟信号的 ,逻辑网与地之间插入了栅控制极为时钟信号的。
【答案：NMOS, PMOS, NOMS】对于一个级联的多米诺逻辑电路，在评估阶段：对PDN网只允许有跳变，对 PUN网只允许有跳变，2、PDN与PDN相连或PUN与PUN相连时中间应接入。
【答案：】解答题从逻辑功能，电路规模，速度3方面分析下面2电路的相同点和不同点。
从而说明CMOS动态组合逻辑1、电路的特点。
【答案：】图A是CMOS静态逻辑电路。
图B是CMOS动态逻辑电路。
2电路完成的均是NAND的逻辑功能。
图B的逻辑部分电路使用了2个MOS管，图A使用了4个MOS管，由此可以看出动态组合逻辑电路的规模为静态电路的一半。
图B的逻辑功能部分全部使用NMOS管，图A即使用NMOS也使用PMOS，由于NMOS的速度高于PMOS，说明动态组合逻辑电路的速度高于静态电路。
2、分析下面的电路，指出它完成的逻辑功能，说明它和一般动态组合逻辑电路的不同,说明其特点。
【答案：】该电路可以完成OUT=AB的与逻辑。
与一般动态组合逻辑电路相比，它增加了一个MOS管M kp,这个MOS 管起到了电荷保持电路的作用，解决了一般动态组合逻辑电路存在的电荷泄漏的问题。
3、分析下列电路的工作原理，画出输出端OUT的波形。
【答案：】答案：4、结合下面电路，说明动态组合逻辑电路的工作原理。
【答案：】动态组合逻辑电路由输出信号与电源之间插入的时钟信号PMOS,NMOS逻辑网和逻辑网与地之间插入的时钟信号NMOS组成。
当时钟信号为低电平时，PMOS导通，OUT被拉置高电平。
此时电路处于预充电阶段。
当时钟信号为低电平时，PMOS截至，电路与V DD的直接通路被切断。
这时NOMS导通，当逻辑网处于特定逻辑时，电路输出OUT被接到地，输出低电平。
否则，输出OUT仍保持原状态高电平不变。
半导体集成电路部分习题答案(朱正涌)
(1)当 时，欲使 =0.3V，驱动管应取何尺寸?
答：
7.2有一E/D NMOS反相器，若 =2V, =-2V, =25, =5V。
(1)求此反相器的逻辑电平是多少?
答：
第8章MOS基本逻辑单元
复习思考题
8.2图题8.2为一E/D NMOS电路。
(1)试问此电路可实现何种逻辑运算?
第13章集成运算放大器
13.2对于图题13.2所示差分对，设 =100, =0.7V，试求其 和 。
答：
9.5
13.4图题13.4为一个级联射耦对放大器，设 时， , , 。求：
(1) , 及 ；
(2) 和 (若 , )。
答：(1)
(2)
13.5已知射耦对差分放大器电路如图题13.5所示，晶体管的 ， ，试求当 =130mV时的 值。
所示。
提示：先求截锥体的高度
-
然后利用公式： ，
注意：在计算W、L时,应考虑横向扩散。
2.3伴随一个情况下，哪一种偏置会使得寄生晶体管的影响最大?
答：当横向PNP管处于饱和状态时，会使得寄生晶体管的影响最大。
2.8试设计一个单基极、单发射极和单集电极的输出晶体管，要求其在20mA的电流负载下
由 画出隔离槽的四周；
验证所画晶体管的 是否满足 的条件，若不满足，则要对所作
的图进行修正，直至满足 的条件。（ 及己知
）
第3章集成电路中的无源元件
复习思考题
3.3设计一个4kΩ的基区扩散电阻及其版图。
试求：(1)可取的电阻最小线宽 =?你取多少?
答：12μm
(2)粗估一下电阻长度，根据隔离框面积该电阻至少要几个弯头?
(完整word版)《半导体集成电路》考试题目及参考答案(DOC)
第一部分考试试题第0章绪论1.什么叫半导体集成电路？2.按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写？3.按照器件类型分，半导体集成电路分为哪几类？4.按电路功能或信号类型分，半导体集成电路分为哪几类？5.什么是特征尺寸？它对集成电路工艺有何影响？6.名词解释：集成度、wafer size、die size、摩尔定律？第1章集成电路的基本制造工艺1.四层三结的结构的双极型晶体管中隐埋层的作用？2.在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响？。
3.简单叙述一下pn结隔离的NPN晶体管的光刻步骤？4.简述硅栅p阱CMOS的光刻步骤？5.以p阱CMOS工艺为基础的BiCMOS的有哪些不足？6.以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？并请提出改进方法。
7. 请画出NPN晶体管的版图，并且标注各层掺杂区域类型。
8.请画出CMOS反相器的版图，并标注各层掺杂类型和输入输出端子。
第2章集成电路中的晶体管及其寄生效应1.简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？。
2.什么是集成双极晶体管的无源寄生效应？3. 什么是MOS晶体管的有源寄生效应？4. 什么是MOS晶体管的闩锁效应，其对晶体管有什么影响?5. 消除“Latch-up”效应的方法？6.如何解决MOS器件的场区寄生MOSFET效应？7. 如何解决MOS器件中的寄生双极晶体管效应？第3章集成电路中的无源元件1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？2.集成电路中常用的电容有哪些。
3. 为什么基区薄层电阻需要修正。
4. 为什么新的工艺中要用铜布线取代铝布线。
5. 运用基区扩散电阻，设计一个方块电阻200欧，阻值为1K的电阻，已知耗散功率为20W/c㎡,该电阻上的压降为5V,设计此电阻。
第4章TTL电路1.名词解释电压传输特性开门/关门电平逻辑摆幅过渡区宽度输入短路电流输入漏电流静态功耗瞬态延迟时间瞬态存储时间瞬态上升时间瞬态下降时间瞬时导通时间2. 分析四管标准TTL与非门（稳态时）各管的工作状态？3. 在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。
半导体复习题(带答案)
半导体物理复习题一、选择题1. 硅晶体结构是金刚石结构，每个晶胞中含原子个数为（ D ）P1 A. 1 B. 2 C. 4 D. 82．关于本征半导体，下列说法中错误的是（ C ）P65A. 本征半导体的费米能级E F =E i 基本位于禁带中线处B. 本征半导体不含有任何杂质和缺陷C. 本征半导体的费米能级与温度无关，只决定于材料本身D. 本征半导体的电中性条件是qn 0=qp 03．非平衡载流子的复合率定义为单位时间单位体积净复合消失的电子-空穴对数。
下面表达式中不等于复合率的是（ D ）P130 A.p τΔp B. ()[]dt t Δp d - C. n τΔn D. τ1 4．下面pn 结中不属于突变结的是（ D ）P158、159 A.合金结 B.高表面浓度的浅扩散p +n 结C.高表面浓度的浅扩散n +p 结D. 低表面浓度的深扩散结 5.关于pn 结，下列说法中不正确的是（ C ）P158、160 A. pn 结是结型半导体器件的心脏。
B. pn 结空间电荷区中的内建电场起着阻碍电子和空穴继续扩散的作用。
C.平衡时，pn 结空间电荷区中正电荷区和负电荷区的宽度一定相等。
。
6. 对于小注入下的N 型半导体材料，下列说法中不正确的是（ B ）P128 A. 0n n <<∆ B. 0p p <<∆ C. =∆n p ∆ D. 0n p <<∆7.关于空穴，下列说法不正确的是（ C ）P15A. 空穴带正电荷 B ．空穴具有正的有效质量 C ．空穴同电子一样都是物质世界中的实物粒子 D ．半导体中电子空穴共同参与导电8. 关于公式2i np n =，下列说法正确的是（ D ）P66、67A.此公式仅适用于本征半导体材料B. 此公式仅适用于杂质半导体材料C. 此公式不仅适用于本征半导体材料，也适用于杂质半导体材料D.对于非简并条件下的所有半导体材料，此公式都适用9. 对于突变结中势垒区宽度D X ，下面说法中错误的是（C ）P177 A. p +n 结中n D x X ≈ B. n +p 结中p D x X ≈ C. D X 与势垒区上总电压D V V -成正比D. D X 与势垒区上总电压D V V -的平方根成正比10. 关于有效质量，下面说法错误的是（D ）P13、14 A. 有效质量概括了半导体内部势场的作用B. 原子中内层电子的有效质量大，外层电子的有效质量小C. 有效质量可正可负D. 电子有效质量就是电子的惯性质量。
半导体集成电路试题答案
半导体集成电路试题答案一、选择题1. 半导体材料的主要特点是什么？A. 高电阻率B. 低电阻率C. 介于导体与绝缘体之间D. 高导热性答案：C2. 在集成电路制造中，光刻技术的主要作用是什么？A. 镀膜B. 刻蚀C. 掺杂D. 清洗答案：B3. 以下哪种器件是MOS集成电路中的基本组成单元？A. 双极型晶体管B. 场效应晶体管C. 肖特基二极管D. PIN二极管答案：B4. 半导体集成电路的制造过程中，通常使用哪种类型的硅片作为基底材料？A. 单晶硅B. 多晶硅C. 非晶硅D. 硅烷化合物答案：A5. 在CMOS技术中，N型和P型半导体区域的接触形成什么类型的结？A. PN结B. NP结C. NN结D. PP结答案：A二、填空题1. 半导体的导电性能可以通过__________来调节。
答案：掺杂2. 在集成电路中，__________是用来控制电流流动的半导体器件。
答案：晶体管3. 集成电路的制造过程中，__________是用来在硅片上形成精细图案的技术。
答案：光刻4. 互补金属氧化物半导体（CMOS）技术利用了N型和P型MOSFET的__________特性来实现低功耗。
答案：互补5. 摩尔定律预测，集成电路上可容纳的晶体管数量大约每________年翻一番。
答案：18个月三、简答题1. 请简述半导体集成电路的发展历史。
答：半导体集成电路的发展始于20世纪50年代，当时杰克·基尔比和罗伯特·诺伊斯分别独立发明了集成电路技术。
随着时间的推移，集成电路的制造工艺不断进步，晶体管尺寸不断缩小，集成度不断提高。
从最初的SSI（小规模集成电路）到LSI（大规模集成电路），再到VLSI（超大规模集成电路）和今天的ULSI（极大规模集成电路），集成电路技术的发展极大地推动了电子工业的进步和信息技术的革新。
2. 阐述MOSFET的工作原理。
答：金属氧化物半导体场效应晶体管（MOSFET）是一种利用电场来控制电流的半导体器件。
半导体集成电路考试题目及参考答案
第一部分考试试题第0章绪论1.什么叫半导体集成电路？2.按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写？3.按照器件类型分，半导体集成电路分为哪几类？4.按电路功能或信号类型分，半导体集成电路分为哪几类？5.什么是特征尺寸？它对集成电路工艺有何影响6.名词解释：集成度、wafer size、die size、摩尔定律？第1章集成电路的基本制造工艺1.四层三结的结构的双极型晶体管中隐埋层的作用？2.在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响？。
3.简单叙述一下pn结隔离的NPN晶体管的光刻步骤？4.简述硅栅p阱CMOS的光刻步骤？5.以p阱CMOS工艺为基础的BiCMOS的有哪些不足？6.以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？并请提出改进方法。
7. 请画出NPN晶体管的版图，并且标注各层掺杂区域类型。
8.请画出CMOS反相器的版图，并标注各层掺杂类型和输入输出端子。
第2章集成电路中的晶体管及其寄生效应1.简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？。
2.什么是集成双极晶体管的无源寄生效应？3. 什么是MOS晶体管的有源寄生效应？4. 什么是MOS晶体管的闩锁效应，其对晶体管有什么影响?5. 消除“Latch-up”效应的方法？6.如何解决MOS器件的场区寄生MOSFET效应？7. 如何解决MOS器件中的寄生双极晶体管效应？第3章集成电路中的无源元件1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？2.集成电路中常用的电容有哪些。
3. 为什么基区薄层电阻需要修正。
4. 为什么新的工艺中要用铜布线取代铝布线。
5. 运用基区扩散电阻，设计一个方块电阻200欧，阻值为1K的电阻，已知耗散功率为20W/c㎡,该电阻上的压降为5V,设计此电阻。
第4章TTL电路1.名词解释电压传输特性 开门/关门电平 逻辑摆幅 过渡区宽度 输入短路电流 输入漏电流静态功耗 瞬态延迟时间 瞬态存储时间 瞬态上升时间 瞬态下降时间瞬时导通时间2. 分析四管标准TTL 与非门（稳态时）各管的工作状态？3. 在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。
集成电路设计基础作业题解答（1～4）
集成电路设计基础作业题解答（1～4）第⼀次作业：1、为什么PN 结会有单向导电性？答PN 结是由P 型半导体和N 型半导体结合在⼀起形成的。
P 型半导体多⼦是空⽳，N 型半导体多⼦是电⼦。
当形成PN 结后由于载流⼦的浓度差，电⼦会向P 型侧扩散，空⽳会向N 型侧扩散。
随着扩散的进⾏，会在接触处形成⼀定厚度的空间电荷区，电荷区中的正负离化中⼼形成内建电场。
随着空间耗尽区的扩展和内建电场的增强，电场作⽤下的漂移得到加强，扩散随之减弱，最后漂移电流和扩散电流达到平衡。
若给PN 结两端加上正电压，外加电场将会削弱内建电场从⽽加强扩散削弱漂移，此时扩散电流电流⼤于漂移电流从⽽形成正向导通电流。
当PN 结加上反向偏压后，外加电场和内建电场同向，此时扩散进⼀步收到抑制，漂移得到加强。
但漂移的少数载流⼦⾮常少，所以没能形成⼤的反向导通电流。
这就是PN 结的单向导电性。
2、为什么半导体掺杂后导电能⼒⼤⼤增强答：本征半导体在常温情况下由于热激发产⽣的空⽳电⼦对浓度⼤约在1010量级。
⽽在常温下本征半导体的导电能⼒⾮常弱。
当掺⼊B 或P 等杂质后，在常温下的掺杂杂质基本全部离化，杂质的离化⽽会在价带或导带产⽣⼤量的能做共有化运动的空⽳或电⼦。
在杂质没有补偿的情况下，载流⼦浓度近似等于杂质浓度，半导体掺杂后n,p ⼤⼤增加。
根据电导率σ=nqµ(n)+pqµ(p)可知，掺杂半导体的电导率⼤⼤增加，即导电能⼒明显增强。
3、为什么晶体管有放⼤作⽤？答：我们定义晶体管集电极电流和基极电流的⽐值为晶体管放⼤倍数。
只有当晶体管处于放⼤状态时才具有线性放⼤能⼒。
当BE 结正偏，BC 结反偏时管⼦处于放⼤状态。
因为发射极⾼掺杂，在BE 正向导通时，发射极的⼤量电⼦（以NPN 管为例）扩散到基区。
基区空⽳扩散到发射极，⽽基区浓度远⽐发射极来得低，所以电⼦扩散电流占主要部分。
因为基区很薄且载流⼦寿命很长，到达基区的电⼦只有⼀⼩部分和基区注⼊得空⽳复合，绝⼤部分要在反偏的集电结内建电场作⽤下⽽漂移到集电极。
集成电路版图设计习题答案第一章半导体器件理论基础
集成电路版图设计习题答案第1章半导体器件理论基础【习题答案】1．如何理解本征半导体和掺杂半导体材料的导电机理。
答：本征半导体就是一块没有杂质和缺陷的半导体，其晶格结构是完美的，在其内部除了硅原子外没有其它任何原子，因此是纯净的。
在绝对零度附近，本征半导体的共价键是完整的、饱和的，无本征激发，自然没有电子和空穴；当温度升高时，本征激发过程产生了电子和空穴，这些本征载流子的浓度虽然很低，但仍然可以导电。
在杂质半导体材料中，由于掺入杂质的数量远大于硅的本征载流子浓度，因此这些半导体材料的导电性不是由本征激发产生的载流子决定，而是受控于材料中所掺入的杂质（包括杂质的数量和类型）。
在半导体中可以掺入各种各样的杂质，但为了更好的控制半导体材料的导电性，通常掺入元素周期表中的III、V族元素。
杂质半导体的导电能力通常高于本征半导体。
2．如何理解空穴的导电机理。
答：空穴的导电作用如下图所示。
在下图中，位置（1）有一个空穴，它附近的价键上的电子就可以过来填补这个空位，例如从位置(2)跑一个价键电子到位置(1)去，但在位置（2）却留下了一个空位，相当于空穴从位置(1)移动到位置(2)去了。
同样，如果从位置(3)又跑一个电子到位置(2)去，空穴就又从位置(2)跑到位置(3)，……。
如果用虚线箭头代表空穴移动的方向，实线箭头代表价键电子移动的方向，就可以看出，空穴的移动可以等效于价键电子在相反方向的移动。
图空穴的导电作用3．简述PN结的结构与导电特性。
答：在一块半导体材料中，如果一部分是N型区，另一部分是P型区，那么在N型区和P型区的交界面处就形成了PN结（简称为结）。
当P型区和N型区相接触时，一些空穴就从P型区扩散到N型区中。
同样，一些电子也从N型中扩散到P型区中。
扩散的结果是在N型区和P型区的交界面处的两侧形成了带正、负电荷的区域，称为空间电荷区。
在空间电荷区内由于存在正负离子将形成电场，这个电场称为自建电场，电场的方向从N型区指向P型区。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
(1)当 时，欲使 =0.3V，驱动管应取何尺寸?
答：
7.2有一E/D NMOS反相器，若 =2V, =-2V, =25, =5V。
(1)求此反相器的逻辑电平是多少?
答：
第8章MOS基本逻辑单元
复习思考题
8.2图题8.2为一E/D NMOS电路。
(1)试问此电路可实现何种逻辑运算?
答：一个弯头
第4章晶体管晶体管逻辑(TTL)电路
复习思考题
4.4某个TTL与非门的输出低电平测试结果为 =1V。试问这个器件合格吗?上
机使用时有什么问题?
答：不合格。
4.5试分析图题4.5所示STTL电路在导通态和截止态时各节点的电压和电流，假定各管的
=20, 和一般NPN管相同， =0.55V, =0.4～0.5V, =0.1～0.2V。答：（1）导通态（输出为低电平）
第13章集成运算放大器
13.2对于图题13.2所示差分对，设 =100, =0.7V，试求其 和 。
答：
9.5
13.4图题13.4为一个级联射耦对放大器，设 时， , , 。求：
(1) , 及 ；
(2) 和 (若 , )。
答：(1)
(2)
13.5已知射耦对差分放大器电路如图题13.5所示，晶体管的 ， ，试求当 =130mV时的 值。
答：
14.4图题14.4是一个MOS开关电容等效电路，φ和 为两个同频反相的驱动脉冲信号。
(1)分析电路工作原理；
(2)写出电路等效电阻 的表达式。
答：
第15章集成稳压器
复习思考题
15.1图题15.1为某电路的过热保护电路， 为过热保护管， ， 为被保护管，试
以芯片为175℃时，保护电路的状态来说明该电路的过热保护作用。
， ≤0.4V，请在坐标纸上放大500倍画出其版图。给出设计条件如下：
答：解题思路
由 、 求有效发射区周长 ；
由设计条件画图
先画发射区引线孔；
由孔四边各距 画出发射区扩散孔；
由 先画出基区扩散孔的三边；
由 画出基区引线孔；
由 画出基区扩散孔的另一边；
由 先画出外延岛的三边；
由 画出集电极接触孔；
由 画出外延岛的另一边；
， ， ， ， ，
， ，
， ， ，
， ，
（2）截止态（输出为高电平）
， ， ，
， ， ， 与 有关
4.7要求图题4.7所示电路在低电平输出时带动20个同类门，试计算输出管 的集电极串联电阻的最大值 ,max是多少?
答：24
4.8试分析图题4.8所示两种电路在逻辑功能上的差别及产生差别的原因，并写出F，F′的逻辑表达式。
答：提示：9.4(a)画电路各节点工作波形时，注意输出波形的低电平是由两次形成的。
此电路实施反相器功能。
题9.4(b)中 和 若为无比，无法反相器功能。
9.5分析图题9.5所示的两相动态电路的逻辑功能，并说明各级电路分别是有比的还是无
比的。假如图中 ， ； 从 ， ，试画出图中,A,B,C,D和 各点的波形图
(1)把版图恢复成具体电路图，并说明这是什么电路，完成什么逻辑功能；
答：是双极五输入与非门电路。
第20章 集成电路设计方法
本章无答案
第21章 集成电路的可靠性设计和可测性设计简介
本章无答案
第22章 集成电路的计算机辅助设计简介
本章无答案
答： =0.73mA
19
12.12图题12.12是一个IC产品中的偏置电路部分。
求：偏置电流 及 的值。
答：先求 和
12.15有一两管能隙基准源电路如图题12.15所示。已知 ，室温下 =0.65V，有效发射面积比为 =10。
(1)试简单推导 的公式；
(2)求出 =400K时的 值。
答：(1)
(2)
答：
13.8已知图题13.8中MOS差分对的 =2mA, ，负载 =10kΩ，试求跨导 和差模电压增 。
答：
13.11试指出图题13.11中哪些元件是起过流保护作用的，并说明其保护原理。
答： 二极管保护电路的保护元件为 、 及
晶体管保护电路的保护元件为 、 及
13.16 CMOS运放如图题13.16所示，其中各有关参数为： , ，λ=0.01, =2.3× , =-1V, =1V。试求各支路电流和电路的总电压放大倍数。
答：该电路为具有保持功能的多路选通开关。
该电路中除最后一级为无比电路外，余下均为有比电路。
注意：有的波形的低电平由两次形成
。
第10章存储器
复习思考题
本章无答案
第11章 接 口 电 路
不做习题
第12章 模拟集成电路中的基本单元电路
复习思考题
12.1试求图题12.1所示达林顿管放大器的电压增益
答：
若忽略 ，则
答： ,
4.9写出图题4.9所示电路的输入与输出的逻辑关系。
答：
4.11写出图题4.11所示电路的Q与A，B的逻辑关系，并说明为什么输出级一定要用有源泄放电路。
答：
第5章发射极耦合逻辑(ECL)电路
不做习题
第6章集成注入逻辑( )电路
不做习题
第7章MOS反相器
复习思考题
7.1已知一自举反相器如图题7.1所示，其负载管的W/L=2，设其他参数为
所示。
提示：先求截锥体的高度
-
然后利用公式： ，
注意：在计算W、L时,应考虑横向扩散。
2.3伴随一个横向PNP器件产生两个寄生的PNP晶体管，试问当横向PNP器件在4种可能的偏置情况下，哪一种偏置会使得寄生晶体管的影响最大?
答：当横向PNP管处于饱和状态时，会使得寄生晶体管的影响最大。
2.8试设计一个单基极、单发射极和单集电极的输出晶体管，要求其在20mA的电流负载下
答：
8.4说明图题8.4的电路均为三态输出门，用传输门逻辑推导电路的逻辑表达式。
答：（a）
（b）
（c）
第9章MOS逻辑功能部件
复习思考题
9.1试画出传输门结构的一位八选一多路开关的电路图，写出逻辑表达式和真值表。
答：逻辑表达式
9.4如果图题9.4(a)反相器是有比的，试画出此电路各节点工作波形，分析其功能；如果图题9.4(b)中M\-1和M\-2为无比的，分析此电路能否工作?为什么?
提示： 、 、 Βιβλιοθήκη 成小电流恒流源。12.3试在图题12.3(a),(b),(c),(d)电路中，分别标出E/E，E/D NMOS单管放大器，CMOS有
源负载放大器和CMOS互补放大器中 的栅极及 ， 电位，并指出各电路结构上的特点。
答：(a) ， 或
(b) ,
(c) ,
(d)
12.8图题12.8所示是μA741中的偏置电路，其中 =39kΩ， =5kΩ, =15V， =-15V。试求 和 的值。
第1章集成电路的基本制造工艺
1.6一般TTL集成电路与集成运算放大器电路在选择外延层电阻率上有何区别?为什么?
答：集成运算放大器电路的外延层电阻率比一般TTL集成电路的外延层电阻率高。
第2章集成电路中的晶体管及其寄生效应
复习思考题
2.2利用截锥体电阻公式，计算TTL“与非”门输出管的 ，其图形如图题2.2
答：
(2)设 , , ，输入高电平为 ，输入低电平为 。
求各种输入情况下电路的直流工作状态、各结点电位、各支路电流及直流功耗。
答： 设端 ，而A端又分两种情况：
输入高电平
输入低电平
设端 ，而A端又分两种情况：
输入高电平
输入低电平
8.3二输入的E/D NMOS或非门的电路参数为： =-3V， =1V， ， ， ， ，试计算最坏情况的 值和最好情况的 值。
由 画出隔离槽的四周；
验证所画晶体管的 是否满足 的条件，若不满足，则要对所作
的图进行修正，直至满足 的条件。（ 及己知
）
第3章集成电路中的无源元件
复习思考题
3.3设计一个4kΩ的基区扩散电阻及其版图。
试求：(1)可取的电阻最小线宽 =?你取多少?
答：12μm
(2)粗估一下电阻长度，根据隔离框面积该电阻至少要几个弯头?
提示：此题与本书中P325图13.36类似,关键在于决定偏置电流
第14章 MOS开关电容电路
复习思考题
14.2图题14.2是由两个电容构成的一种开关电容等效电路φ和 为两个同频、反相的驱动脉冲信号。
(1)分析电路工作原理；
(2)写出电路的等效电阻 的表达式。
答：
14.3图题14.3为一个由开关S和电容C组成的开关电容电路。试画出用单个MOS模拟开关管来代替S的等效开关电容电路；若驱动MOS管的脉冲频率为 =50kHz，电容C=10pF，试求开关电容电路的等效电阻 。
答：当25℃时， 截止，过热保护电路不起作用。
当175℃时，此时 ＞ ， 导通，过热保护电路起作用。
第16章D/A，A/D变换器
复习思考题
本章无答案
第17章 集成电路设计概述
本章无答案
第18章 集成电路的正向设计
本章无答案
第19章 集成电路的芯片解剖
复习思考题
19.1如图题19.1所示的实际版图，要求：