数字逻辑(第3章第3讲)

C.通过电阻2.7kΩ接地 D.通过电阻510Ω接地
练习题
6．对于TTL与非门闲置输入端的处理，可以 。
A.接电源
B.通过电阻3kΩ接电源
C.接地
D.与有用输入端并联
7．CMOS数字集成电路与TTL数字集成电路相比突出的优点是 。 A.微功耗 B.高速度 C.高抗干扰能力 D.电源范围宽
二、判断题（正确打√，错误的打×）
RL min
注意
VCC VOL max I OL mI IL
m’：负载门的个数（如果负载为或非门，m’为输入端的个数）。
三态门
+VCC(+5V) R1 3k Ω T1 D E R2 750 Ω T3 T2 R3 360 Ω 电路结构 R5 3k Ω T4 R4 100 Ω ABiblioteka &Y 国标符号
注意：OD门中m’＝m，均为输入端的个数 OC门中m’：负载门的个数（负载为与非门或非门）
输入端的个数（负载为其余逻辑门）
小结
求扇出系数N N=min（NL，NH）。
N L I OLmax /kIIL
负载门是或非门，k＝每个负载门并联输入端数 负载门与非/非门，k＝1
N H I OHmax /pI IH
小结
输入端悬空、通过电阻接地或接电源电压时、输入端逻辑 状态的确定。
CMOS 门电路 输入端不允许悬空 通过电阻接地等效于接低电平； 通过电阻接电源等效于接高电平。 TTL门电路 输入端悬空相当于接高电平
通过电阻接地或接电压时，输入端的逻辑状态与电阻的 大小有关。
R≥1kΩ，输入端相当于接高电平
D.测量电阻指针不动
。 D.漏极开路门 D.CMOS与非门 D.负或门 相当于输入逻辑 C.集电极开路门
2. 以下电路中可以实现“线与”功能的有
3．以下电路中常用于总线应用的有
4．逻辑表达式Y=AB可以用 实现。 C.正与门
。
C. 漏极开路门
5．TTL电路在正逻辑系统中，以下各种输入中
B.通过电阻2.7kΩ接电源
6．三态门的三种状态分别为：高电平、低电平、不高不低的电压。（ ）
练习题
7．TTL集电极开路门输出为１时由外接电源和电阻提供输出电
流。（ ） 8．一般TTL门电路的输出端可以直接相连，实现线与。（ ）
9．CMOS OD门（漏极开路门）的输出端可以直接相连，实现线
与。（ ） 三、填空题 1. 集电极开路门的英文缩写为 门，工作时必须外加 。 和 。
2．TTL或非门多余输入端应
、 、
，三态门的三种输出状态分别为
+VCC
R Y
C D
& Y2 OC 门线与图
OC 与非门的电路结构
为了使TTL与非门能够实现线与，把输出级改为集电极开路的结构。
接入外接电阻R后：
①A、B不全为1时，uB1=1V，T2、T3截止，Y=1。
Y A B
②A、B全为1时，uB1=2.1V，T2、T3饱和导通，Y=0。
外接负载电阻RL的计算
Y＝UCES=0.3V
T4
T2、 T4饱和导 通
R3 1k
功能表
真值表
uA uB
0.3V 0.3V 0.3V 3.6V 3.6V 0.3V 3.6V 3.6V
uY
3.6V 3.6V 3.6V 0.3V
A
0 0 1 1
B
0 1 0 1
Y
1 1 1 0
输入有低，输出为高；输 入全高，输出为低。
逻辑表达式
N H I OHmax /pI IH
每个负载门并联输入端个数
IOLmax为驱动门的最大允许灌电流，IIL是一个负载门灌
入本级的电流。 IOHmax为驱动门的最大允许拉电流，IIH是负
载门高电平输入电流。
其他类型的TTL门电路
一、TTL与非门工作原理
1. 有一个输入端输入低电平
R1 4k A 0.3V B R2 1.6k T2 +5V T3 ， D4 R4 导通 130W 基极电流iB 3很小，在估算输出 T3 电压时，T3基极电流在R 2上的压 D4 降忽略不计，则 Y＝5-0.7-0.7=3.6V T4
每个负载门并联输入端个数
IOLmax为驱动门的最大允许灌电流，IIL是一个负载门灌 入本级的电流。 IOHmax为驱动门的最大允许拉电流，IIH是负 载门高电平输入电流。
练习题
一、选择题
1. CMOS三态门输出高阻状态时， A.用电压表测量指针不动 是正确的说法。 B.相当于悬空
C.电压不高不低
A.与非门 A.TSL门 A.正或门 “1”。 A.悬空 B.三态输出门 B.OC门 B.正非门
要求： 1、OC 门输出管全部截止时，VO VOH RL不能太大（得RL的上限）
2、OC 门仅一个输出管道通，VO VOL RL不能太小，否则i L过大（得RL下限）
RL的计算方法 OC门输出全为“1”时：
RL max
VCC VOH min nI OH mI IH
OC门输出有一个为“0” 时：
1.0V
T1
R3 1k
T2，T4 截止
2. 两个输入端都输入高电平
T2管的集电极电位 C 2为：vC 2 vCE 2 vBE4 0.3 0.7 1V v
R1 A 3.6V B
3.6V
4k
2.1V
R2 1.6k
1.0V
T1
倒置
T2
0.7V
+5V R4 130W T3 D4
T3导通，D4 截止
1．TTL与非门的多余输入端可以接固定高电平。（ ） 2．当TTL与非门的输入端悬空时相当于输入为逻辑1。（ ）
3．普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。
（ ） 4．两输入端四与非门器件74LS00与7400的逻辑功能完全相同。（ ）
5．CMOS或非门与TTL或非门的逻辑功能完全相同。（ ）
Y A B
TTL或非门
+VCC R1 T1 R'1 B T '1 T '2 TTL 或非门电路 R2 T3 A T2 R3 R5 T4 T5 R4 VCC 3Y 3B 3A 4Y 4B 4A 14 13 12 11 10 9 8
Y
1 2 3
74LS02 4 5 6 7
1Y 1B 1A 2Y 2B 3A GND 74LS02 的引脚排列图
T4 I IOH I H “1” T5
拉电流负载——当驱动门 输出高电平时，电流从驱 动门拉出,流至负载门的 输入端。
负载能力的计算 II H
1
II L
1
“1”
1
IOL “0”
II L
1
“0”
1
IOH “1”
II H
1
II L
1
II H
1
II L
1
II H
1
IOL=NLIIL NL=IOL/IIL
N=min（NL，NH）为扇出系数
IOH=NHIIH NH=IOH/IIH
扇出系数N N表示门电路带负载能力的大小，可驱动同类门的个数。 分为两种情况，一是灌电流负载NL，二是拉电流负载NH。 N=min（NL，NH）。
N L I OLmax /kIIL
负载门是或非门，k＝每个负载门并联输入端数 负载门与非/非门，k＝1
门电路级联：
前一个器件的输出就是后一个器件的输入，后一个是前一 个的负载，两者要相互影响。
“1”
1
“0” IOL II L
1
“0”
1
“1” IOH
1
II H +5V
Rb1 T1
+5V
T4 “0” T5 IOL Rb1 T1
+5V
+5V
II L
灌电流负载——当驱动 门输出低电平时，电流 从负载门灌入驱动门。
A
E Y
T5
A
EN
& Y
国标符号
①E＝0时，二极管D导通，T1基极和T2基极均被钳制在低电平， 因而T2～T5均截止，输出端开路，电路处于高阻状态。 ②E＝1时，二极管D截止，TSL门的输出状态完全取决于输入信 号A的状态，电路输出与输入的逻辑关系和一般反相器相同，即： Y=A，A＝0时Y＝1，为高电平；A＝1时Y＝0，为低电平。 结论：电路的输出有高阻态、高电平和低电平3种状态。
R＜1kΩ，电阻相当于导线
小结
OD、OC门上拉电阻RL的计算 OD（或OC）门输出全为“1”时：
RL max
VDD 或VCC VOH min nI OH mI IH
OD（或OC）门输出有一个为“0”时：
RL min
VDD 或VCC VOL max I OL mI IL
①A、B中只要有一个为1，即高电平，如A＝1，则iB1就会经过T1集 电结流入T2基极，使T2、T5饱和导通，输出为低电平，即Y＝0。
②A＝B＝0时，iB1、i'B1均分别流入T1、T'1发射极，使T2、T'2、T5均 截止，T3、T4导通，输出为高电平，即Y＝1。
Y A B
OC门
+VCC
A B uB1 T1 T2 T3 R Y A B & Y1