准谐振资料开关电源

Quasi-Resonant (准谐振) Converter Topology :

简介：

Advantage：

1)可以降低MOSFET 开关损耗，从而提高可靠性

2)可以改善EMI 特性，在增加功率传输效率的同时减少EMI 干扰，减少滤波器使用数量，降低成本

备注：谐振电路的定义—在具有R 、 L、 C 的交流电路中，电路两端的电压和电流位相一般是不同的，如果通过变更L 、C的参数或电源频率使其达到电压与电流的位相相同，此时电路呈现纯电阻性，这种状态就叫做谐振。在这种情况下，电路的电阻值达到极值（最大或者最小）。谐振分为串联谐振和并联谐振。

3)当工作在 discontinuous conduction mode 时，转换器会侦测到drain （漏极）电压波谷并在drain电压最小时开启MOSFET.

当工作在 continuous conduction mode 时，转换器会工作在固定工作频率。

工作机理：

1）当MOSFET 在导通时（Ton），输入电压Vin加在初级线圈上 Lm ，此时MOSFET 电流Ids 从0线性增加至最大值Ipk，在这段时间内，能量储存在

初级电感，为（Lm*Ipk*Ipk）/2 .

2）当MOSFET 关闭时，储存在线圈中的能量导致次级输出端的整流二极管开启。

在二级管开启的时间内（Td），输出电压Vo施加在次级线圈上，此时整流

二极管的电流从最大值Ipk*Np/Ns线性减少, 而此时输入电压Vin和次级线

圈反馈到初级线圈的点烟V0*Np/Ns 叠加到FET 上。

3）当二极管电流降至0时，FET的Vds 电压通过初级线圈Lm以及FET 的输出电容Coss以振幅V0*Np/Ns开始共振。当Vds达到最小值时，准谐振开关开启

MOSFET。这样就可以减少由于漏极与源极之间的电容导致的开关损益。这

就是所谓的ZVS .

4）当输出负载减少或者输入电压增大的时候， MOSFET 的Ton会减少并且开关频率增加。这就会导致严重的开关损失以及间歇性开关和噪音问题。

相关图形请参看以下：

滤波电容

Vds尖峰脉冲是由Lk Coss 产生的高频脉冲， Lk一般为 Lm的10% FSQ Series 控制方式

为克服在低负载情况下频率增加的问题，FSQ 芯片采用一种新的控制技术。一旦FET开启，那么下次开启被限制在空白时间Tb之外。在空白之间之后

控制器会在检测时间Tw内当电压波形为波谷时打开MOSFET ,如果在此时间内无法检测到波谷，那会在Tw结束时强制打开FET 。这样转化器就可以在CCM 模式下以相同的频率工作。而在DCM 模式下，控制器会在Tw时间内的波谷时打开FET，对应的，开关频率被限制为55Khz~67Khz 。

FSQ回路系统设计的方式：

1)定义系统参数

输入电压范围（Vmin 、Vmax），频率，最大输出功率Po，效率Eff

效率的默认设定：低电压输出：0.7~0.75 高电压输出：0.8~0.85

最大输入功率：=Po/Eff

对于多输出电路，每一个输出占有因子定义为：KL（n）=Po(n)/Po

对于单一输出电路，KL(1)=1

2) 设定DC Link （直流传输）电容以及计算DC LINK 电压范围

在离线式开关电源中（开关电源在转换过程中，使用高频变压器隔离之称为离线式开关电源，常用的AD/DC变换器就是离线式变换器），通过DC link电容整流AC MAINS (交流供电干线)获得大略的DC电压（Vdc），然后再转换成纯正的DC 输出电压。其中DC link 电容Cdc默认电容值为：对宽电压输入电路

（85~265v），输入功率每watt对应2~3uf/watt ；

对于窄电压电路（195~265v），每watt对应1uf/watt。而Vdc 定义为：

其中Dch定义为Cdc充电循环比率，一般为 0.2 。如图所示

最大DL LINK 电压为：

3）计算输出反馈电压

在准谐振反激式变换器中，当FET关闭的时候，DC LINK 电压（VDC）以及

输出电压反馈到初级线圈的电压VRO 施加在FET 上：

MOSFET电容性开关损耗可以通过增加Vro来减少，但是这会增加FET的压

降，因此Vro需要在电压margin与效率之间协调决定。

5）设定变压器初级线圈感值

如果考虑到EMI ，那DCM 下工作是比较可行的，因为FET 在漏电压最小时被打开，当工作在DCM ，次级端二极管被关闭。因为选择DCM,平均储存能量比CCM小，

所以变压器尺寸会比较小。但是DCM 因为会引起比较高的RMS电流，这会增加导

通损耗并引起大电流施加在输出电容上。

因此，考虑到效率以及点此元件尺寸，一般在低电压情况下选择CCM ，而在高电

压情况下选择DCM.

我们在设计变压器初级感值时是在最小输入电压和最大输出负载情况下。A: CCM情况下设计：

首先计算Vro最大占空比率：

然后根据以下定义：

其中，fs 是自激开关频率(free running switching frequency)， Krf 是波纹因数。一般设定为 0.5~0.7

其中

B: DCM 情况下设计：

在DCM 时，Dmax 需要比CCM 时小，但是以为内Dmax的减少会增加FET的传导损耗，所以不能太小。Lm的定义式为：

一旦Lm确定了，那么在最小输入电压全负载情况下的FET 最大峰值电流以及RMS电流也就确定了：

6）选择合适的FPS

根据上面得出的最大峰值电流，选择恰当的FPS，但是FPS 的pulse-by-pulse极限需要比Ids 的峰值电流大，需要有+/-12%的tolerance。

7）选择变压器磁芯以及初级线匝数

为选择合适的磁芯，我们可以根据设定的输出功率和输出条件对应选择合适的磁芯，这个可以根据变压器供应商提供的datasheet进行参考。（需要考虑是单输出还是多输出）。

依照选择的磁芯，计算变压器初级线圈最小匝数，计算公式如下：