数字计时器设计
24秒计时器设计报告
24秒计时器设计报告概述本文将介绍一个基于硬件电路的24秒计时器的设计过程。
该计时器可用于篮球比赛等需要精确计时的场合。
我们将逐步讨论设计思路和实施步骤。
设计思路我们的目标是设计一个简单而可靠的24秒计时器。
基于硬件电路的设计通常比软件实现更加稳定和精确。
我们将采用数字集成电路和准确的时钟源来实现计时功能。
步骤一：选择计时器芯片首先，我们需要选择一个合适的计时器芯片。
为了满足精确计时的要求，我们选择了XX型号的计时器芯片。
该芯片具有高精度的时钟源和适配器接口。
步骤二：设计电路原理图在这一步中，我们将根据计时器芯片的规格书设计电路原理图。
根据芯片的引脚定义，我们将确定输入按钮、显示器和报警器的连接方式。
同时，我们需要为芯片提供稳定的电源电压。
步骤三：制作电路板基于电路原理图，我们将制作一个电路板来实现计时器的电路部分。
我们可以使用PCB设计软件来绘制电路板图纸。
然后，我们可以通过特殊的设备将电路图纸转换为实际的电路板。
步骤四：组装计时器外壳当电路板制作完成后，我们将把它安装在一个适当的外壳内。
外壳可以保护电路板免受损坏，并提供按钮和显示器的合适位置。
步骤五：测试和调试在计时器完成组装后，我们将进行测试和调试。
我们将检查所有的功能是否正常工作，包括按钮操作、计时显示和报警器响铃。
如果发现问题，我们将修改电路或芯片的设置。
结论通过以上步骤，我们成功地设计和制作了一个24秒计时器。
这个计时器具有高精度、可靠性和易操作性的优点。
通过硬件电路的实现，我们可以确保计时的准确性，从而满足各种场合的计时需求。
注意：本文中的计时器设计仅为示例，实际设计可能需要根据具体要求进行调整和改进。
数字计时器设计
电工电子综合实验——数字计时器光信息10班级101##学号1011###姓名###1、电路原理数字计时器是由计时电路、译码显示电路、脉冲发生电路和控制电路等几部分组成的，其中控制电路可以分为校分电路、清零电路和报时电路。
其具体的原理框图如图1.1所示。
图1.1 电路原理框图下面对计时器的工作原理按其组成进行说明。
1.1 脉冲发生电路脉冲发生电路是为计时器提供计数脉冲的，因为设计的是计时器，所以需要产生1Hz 的脉冲信号。
这里采用NE555集成电路和分频器CD4040构成。
1.2计时电路计时电路钟的计数器，可以采用二-十进制加法计数器CD4518实现。
60秒为1分，将分和秒的个位、十位分别在七段数码显示器上显示出来，从0分0秒到59分59秒，然后重新计数。
1.3译码显示电路译码器可以采用CD4511通过330Ω电阻来驱动共阴极显示器。
1.4报时电路电路每小时进行一次报时，从59分53秒开始报时，每隔一秒发一声，共三声低音、一声高音。
即59分53秒、59分55秒、59分57秒为低音，59分59秒为高音。
实际上，需要在某一时刻报时，就将该时刻输出为“1”的信号作为触发信号，选通报时脉冲信号，进行报时即可。
1.5校分电路电路中存在一个开关，当开关打到“正常”档时，计数器正常计数；当开关打到“校分”档时，分计数器进行快速校分（即分计数器可以不受秒计数器的进位信号控制，而选通一个频率较快的校分信号进行校分），而秒计数器保持。
在任何时候，拨动校分开关，可以进行快速校分。
即令计时器分为快速计数，而秒位保持。
1.6清零电路在任何时刻，拨动清零开关，可以进行计数器的清零。
2、实验器件参数及其所构成电路电路中的器件有NE555集成电路1片、CD4040集成电路1片、CD4518集成电路2片、CD4511集成电路4片、74LS74集成电路1片、74LS00集成电路3片、74LS20集成电路1片、74LS21集成电路2片、双字数码管显示器2个、阻值为330Ω的电阻28只、阻值为1kΩ和3kΩ的电阻各1只，以及容值为0.047μF的电容1只。
数字逻辑课程设计—数字计时器
第一章系统概述1.1实验的目的与要求1.1.1实验目的1. 了解数字计时器的组成及工作原理；2. 熟悉中规模集成电路的应用；3. 掌握数字计时器的设计和实验；4. 了解简单数字系统实验，调试及故障排除的方法。
1.1.2 实验要求1. 根据设计任务要求，综合运用数字电子技术课程中所学到的理论知识与实践技能独立完成设计课题。
2. 根据课题参考书籍，通过独立思考，深入研究课程设计中遇到的问题，培养自己分析、解决问题的能力。
3. 进一步熟悉常用电子器件的类型和特性，掌握合理选用的原则。
4. 学会电子电路的连线安装和调试技能。
1.2 实验设计任务1.2.1 设计任务内容要求设计一个数字计时器，可以完成0分00秒-9分59秒的计时功能且及时准确，并在控制电路的作用下具有开机清零、快速校分、整点报时的功能。
第二章 数字计时器的设计过程2.1 总体电路的草图与元件的选择2.1.1 总体方案的设计草图图 2.12.1.2 单元电路的选择数字计时器主要由译码显示器、分计数器、秒计数器、秒脉冲发生电路、校分电路以及整点报时电路组成。
“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，作为“分计数器”的时钟脉冲。
“分计数器”采用十进制计数器，电路显示最大到9分59秒，通过LED 七段显示器显示出来。
1. 秒的个位与分的个位用十进制加法计数器7490来实现。
（如图2.2）CKA 接外脉冲信号，CKB 接输出端QA ，实现十进制加法计数；7490有异步清零功能（R01,R02控制）和置数功能（R91,R92控制）2. 秒的十位用六进制/十二进制计数器7492来实现。
（如图 2.3）CLKA ’接外脉冲，CLKB ’接进位信号，实现六进制加法计数；R01、R02同为1时，实现异步清零。
图 2.2图2.33.秒脉冲发生电路元件：用555定时器构成的多谐振荡器产生秒脉冲，f=1HZ。
（如图 2.4）图2.4频率f=1.43/（R1+2R2）C，通过调节电阻、电容的值就可以得到不同频率的脉冲信号。
简易数字秒表(数字电路)
简易数字秒表1. 课题说明：在体育比赛、时间准确测量等场合通常要求计时精度到1%秒（即10 ms ）甚至更高的计时装置，数字秒表是一种精确的计时仪表，可以担当此任。
本课题的设计任务设计一个以数字方式显示的计时器，即数字秒表。
2. 设计内容：a) 数字秒表需求分析，信号及属性定义；b) 电路原理设计、分析、参数计算，画出电路原理图； c) 电路安装与实验测试。
3. 设计要求：a) 量程99.99 S ，计时精度1%秒，计时结果动态显示，十进制格式；b) 设置启动、清除信号，清除信号使输出结果，使电路复位到初始状态；c) 设置暂停、停止信号，暂停、停止时均保持当前结果，直到清除信号有效时止；4. 总体设计思路：数字秒表由4个部分组成：精确的时钟源、十进制计数器、译码器、七段码或液晶显示电路。
时钟源产生符合精度要求的基准时钟，本设计中取10毫秒即可。
十进制计数器需要4个，分别对应4个十进制位，输出为BCD 码。
若采用七段码显示器则译码器完成BCD 到七段码的译码，由4位显示电路动态显示结果。
综上所述，数字秒表应具有以下结构（如图所示）：图1 数字秒表总体框图5. 具体电路设计：（1）基本计时功能图2 基本计时电路由5片74ls90芯片构成分频、计数电路，第一个74ls90用来将实验箱上的1kHz基准时钟脉冲十分频得到100Hz时钟脉冲，从而达到题目要求的测量精度1%秒，后四个74ls90级联后用来计数，逢十进一，共有四位，故该秒表最大量程为99.99秒。
由于实验箱上译码驱动电路和七段码显示器已经连在一起,故只需将74ls90正确级联即可。
（2）启动、暂停功能图3 启动、暂停电路只要能控制基准时钟脉冲的加入就能实现秒表的启动和暂停，故可选用与门，将一个开关与基准时钟脉冲相与。
当开关接高电平时，脉冲加入，正常计数，秒表工作；当开关接低电平（地）时，脉冲截止，停止计数，秒表暂停。
（3）清零功能图4 清零电路由于74ls90有置零端，故实现秒表清零功能比较简单，只需将四个计数用74ls90的置零端连在一起，由一个开关统一控制即可。
数字课程设计计时器
数字课程设计计时器一、课程目标知识目标：1. 学生能理解计时器的功能与作用，掌握计时器的基本工作原理；2. 学生能运用所学知识，设计并制作一个简单的数字计时器；3. 学生了解计时器在日常生活和科技领域的应用，拓展对数字技术认知。
技能目标：1. 学生培养动手操作能力，学会使用基本电子元件，如电阻、电容、二极管等；2. 学生掌握数字电路的基本连接方法，学会编写简单的计时器程序；3. 学生提高问题解决能力，能够通过调整参数来优化计时器的性能。
情感态度价值观目标：1. 学生培养团队协作精神，学会在小组合作中发挥自己的优势；2. 学生培养创新意识，敢于尝试新方法，勇于面对挑战；3. 学生认识到科技发展对生活的影响，增强对科学技术的热爱和好奇心。
课程性质：本课程为信息技术与电子技术的跨学科综合实践活动，旨在培养学生的动手能力、创新意识和实际操作技能。
学生特点：六年级学生具备一定的信息技术基础，对电子技术有一定的好奇心，喜欢动手操作，具备初步的团队合作能力。
教学要求：教师应注重理论与实践相结合，引导学生通过实际操作掌握知识，关注学生个体差异，鼓励学生发挥潜能，培养学生的创新精神和实践能力。
教学过程中，将课程目标分解为具体的学习成果，以便于教学设计和评估。
二、教学内容1. 计时器的基本原理与功能- 介绍计时器的发展历程、分类及其在生活中的应用；- 讲解数字计时器的基本工作原理，如晶振、计数器、显示器件等；- 结合教材相关章节，分析计时器的电路组成和功能。
2. 数字电路基础知识- 复习数字电路的基本元件，如电阻、电容、二极管、晶体管等；- 介绍数字电路的基本连接方法，如串联、并联、混联等；- 结合教材，讲解数字电路的基本原理及其在计时器中的应用。
3. 计时器设计与制作- 制定详细的教学大纲，明确计时器设计与制作的步骤；- 指导学生进行电路设计，选择合适的电子元件，绘制电路图；- 教授学生编写简单的计时器程序，实现计时功能。
数字显示30秒倒计时器课程设计报告
电子技术课程设计报告设计题目：数字显示30秒倒计时器电路设计1、课程设计目的、意义设计目的：（1）依照原理图分析各单元电路的功能；（2）熟悉电路中所用到的1各集成块的1管脚及其功能；（3）进行电路的装接、调试，直到电路能达到规定的设计要求；（4）写出完整、详细的课程设计报告。
设计意义：数字显示30秒倒计时器是一个简单的数字电路，但是它能够扩展到很多实际应用当中来，比如篮球倒计时器、交通灯倒计时器等等。
2、设计题方案比较、论证设计方案：分析设计任务，计数器和操纵电路是系统的要紧部份。
计数器完成30秒计时功能，而操纵电路具有直接操纵计数器的启动设计、译码显示电路的显示和灭灯功能。
当启动开关闭合时，操纵电路应封锁时钟信号CP,同时计数器完成置数功能，译码显示电路显示“30”字样；当启动开关断开时，计数器开始计数；处于维持状态。
系统设计框图如图2-1所示。
数字显示30秒倒计时器实验电路如图2-2所示。
图2-1图2-23、各单元电路设计，元器件参数计算、选择、电路图绘制，整体电路图递减计数器模块计数器选用汇总规模集成电路74LS192进行设计较为简单，74LS192是十进制可编程同步加锁计数器，它采纳8421码二-十进制编码，而且有直接清零、置数、加锁计数功能。
图2-3是74LS192外引脚。
图中CPU 、CPD别离加计数、减计数的时钟脉冲输入端（上升沿有效）。
LD是异步并行置数操纵端（低电平有效），CO、BO别离是进位、借位输出端（低电平有效），CR是异步清零端，D3-D是并行数据输入端，Q3-Q是输出端。
74LS192的功能表见下表所示。
秒信号产生器秒信号产生器的电路是利用 555 按时器（图3-1）组成的秒信号发生器。
NE555 芯片有单稳态电路功能，可发生方波信号，可适当的选择电阻、电容，使其输出信号的周期为 1 秒。
本电路输出脉冲的周期为：T=*(R1+2*R2)*C，假设 T=1s，令 C=10μF,R1=39kΩ，那么R2=51k Ω。
数字电子计时器课程设计
数字电子计时器课程设计一、课程目标知识目标：1. 学生能理解数字电子计时器的原理和组成，掌握基础电子元件的功能和使用方法。
2. 学生能描述数字电子计时器的工作过程，包括计时、清零和预设功能。
3. 学生能够解释数字电子计时器中数字显示的原理，理解二进制与十进制的转换。
技能目标：1. 学生能够运用所学的电子元件，设计并搭建一个简单的数字电子计时器电路。
2. 学生通过实际操作，掌握测试和调试电子计时器的方法，能够解决基本的故障问题。
3. 学生能够运用逻辑思维和问题解决技巧，对电子计时器进行改进和创新。
情感态度价值观目标：1. 学生通过课程学习，培养对电子技术的兴趣和好奇心，增强对科学探究的热情。
2. 学生在小组合作中，学会分享观点，倾听他人意见，发展团队协作精神。
3. 学生通过实际操作，体验工程的实用性，培养工程意识，认识科技对生活的影响。
课程性质：本课程为实践性强的设计与制作课程，结合电子技术基础知识，培养学生的动手能力和创新思维。
学生特点：假设学生为八年级，具有一定的物理基础和动手能力，对电子技术有初步认识，对实践活动充满兴趣。
教学要求：课程应注重理论与实践相结合，鼓励学生主动探索和动手实践，强调安全操作和精确测量。
通过课程目标的实现，使学生能够综合运用所学知识，创造性地解决实际问题。
二、教学内容1. 数字电子计时器原理：- 介绍计时器的功能与组成，参照教材第二章“数字电路基础”。
- 讲解晶体管、集成电路等基本电子元件的工作原理。
2. 数字电子计时器电路设计：- 分析计时器电路图的构成，参照教材第四章“时序逻辑电路”。
- 指导学生进行电路图的绘制，选择合适的电子元件。
3. 数字显示原理与转换：- 详述七段显示器的显示原理，参照教材第三章“数字显示技术”。
- 解释二进制与十进制的转换方法，并进行实际操作演示。
4. 电路搭建与测试：- 安排学生分组进行电路搭建，参照教材第五章“电路搭建与调试”。
- 教授测试与调试技巧，指导学生解决电路中可能出现的问题。
数字电路课程设计报告-数字时分秒计时器设计
一、概述及设计目的 (4)1.1 概述 (4)1.2 设计目的 (5)二、设计思路 (6)三、设计过程 (7)3.1 方案论证 (7)3.2 电路设计 (14)四、系统调试与结果 (16)五、主要仪器与设备 (18)六、设计体会 (19)数字时分秒计时器设计1、概述及设计目的1.1 概述近年来随着科技的飞速发展，EDA的应用正在不断地走向深入。
时分秒计时器的出现，解决了人们的时间意识问题，更是给人们提供了精确的时间观念，不会因为时间问题而发生纠纷。
时分秒计时器是日常学习生活、电器制造，工业自动化控制、国防、实验等等的理想计时器。
本设计的时分秒计时器系统采用EDA软件绘图，利用计数原理，结合显示电路、电源电路设计计时器，将软件和硬件有机地结合起来，使得系统能够实现数字显示，显示时间为时分秒计数，每秒自动加1，满59秒自动向分钟位进位，秒位清零，满59分钟自动向时位进1，分秒位清零，满12小时全部清零，重新计算，能够精确地进行时间计数。
其中硬件系统可以采用VHDL语言编写程序，也可以采用绘图形式，十二进制，六十进制并在EDA环境中进行观察，在仿真中就可以观察到实际的工作状态，调试波形就可以观察到程序运行结果。
系统主要功能：时钟功能，在数码管上显示小时，分钟，秒钟。
当其单位定位秒当期计数显示59秒时再来一个脉冲秒钟清零并向分钟进一，以此类推，当满59分59秒时，再来一个脉冲则分钟秒钟清零并向小时进一，当计数为11时59分59秒时，则全部清零，重新计数。
该时分秒计时器的显示有计数器的每位分别接给译码器再由显示管显示数字，以便观察。
1.2设计目的1、学习数字电路中的基本器件、计数器及译码显示等单元电路的综合应用。
2、学习电子钟的调试方法。
3、巩固和加深对MAXPLUSII CPLD开发系统的理解和应用。
4、掌握硬件实验装置的方法。
5、掌握综合性电路的设计、仿真、下载、调试方法。
1.3功能时分秒计时器集成了计数器、译码器和驱动等电路，能对时间进行精确地计时，具有清零等控制功能。
多功能数字计时器设计
电工电子综合实验（Ⅱ）实验报告多功能数字计时器设计姓名：I、设计要求一、实验目的1.掌握常见集成电路的工作原理和使用方法。
2.培养学生分析问题解决问题的能力。
3. 提高学生设计单元电路的，调试电路的实验技能二、实验内容及要求1. 应用CD4511BCD码译码器﹑LED双字共阴显示器﹑300Ω限流电阻设计﹑安装调试四位BCD译码显示电路实现译码显示功能。
2. 应用NE555时基电路、3KΩ、1KΩ电阻、0·047UF电容和CD4040计数分频器设计，安装，调试秒脉冲发生器电路（输出四种矩形波频率 f1=1HZ f2=2HZ f3≈500Hz f4≈1000Hz）。
3. 应用CD4518BCD码计数器、门电路，设计、安装、实现00′00″---59′59″时钟加法计数器电路。
4. 应用门电路，触发器电路设计，安装，调试校分电路且实现校分时停秒功能（校分时F2=2Hz）。
设计安装任意时刻清零电路。
5. 应用门电路设计、安装、调试报时电路59′53″，59′55″，59′57″低声报时（频率f3≈500Hz）,59′59″高声报时（频率f4≈1000Hz）。
整点报时电路。
H=59′53″·f3+59′55″· f3+59′57″·f3+59′59″·f46.联接试验内容 1.—5.各项功能电路，实现电子计时器整点计时﹑报时、校分、清零电路功能。
三、实验要求设计正确、布局合理、排线整齐、功能齐全。
四、实验器材：1、集成电路：NE555 一片(多谐振荡)CD4040 一片（分频）CD4518 两片（8421BCD码十进制计数器）CD4511 四片（译码）74LS00 三片（与非）74LS20 一片（4输入与非）74LS21 两片（4输入与门）74LS74 一片（D触发）2、电阻：1KΩ一个3KΩ一个300Ω二十八个3、电容：0.047uf 一只4、共阴极双字屏两块五、器件引脚图及功能表1．CD4511图 CD4511引脚图2、共阴双字显示器3、NE555NE555功能表如下：(引脚4 )V4、CD40405、CD4518CD4518逻辑功能如表所示。
数字电子计时器设计与制作
《数字电子技术》课程设计任务书一、设计课题数字电子计时器设计与制作二、设计要求1、该计时器能同时完成计时和显示的功能，采用中、小规模集成芯片实现。
2、能显示当前时间的时、分，其中时、分分别有两位显示。
3、当计数器运行到23时59分，个位计数器再接收1个脉冲信号后，计数器自动显示为00时00分，完成进制的计时要求。
4、安装自己设计的电路。
5、通电调试。
三、提高部分具有校时功能。
四、设计资料1、阎石.数字电子技术基础.北京：高等教育出版社，19892、张乃国.电子测量.北京：人民邮电出版社，19853、彭介华.电子技术课程设计指导.北京：高等教育出版社，19974、华容茂.电工、电子技术实习与课程设计.北京：电子工业出版社，2000五、设计成果1、课程设计说明书（5000字左右）。
2、产品设计提示：1、时基信号由多谐振荡器产生，经多级十进制分频后，得到脉冲信号。
2、计数器分别接成十进制、六十进制和二十四进制，对脉冲信号计数，再送入译码、显示电路。
3、校时电路有自动校时和手动校时两种，可任选其中一种，当采用自动方式时，可将分频后的时基信号作为校时信号，通过开关送入校时电路。
前言21世纪，电子科技技术获得了飞速的发展，在其推动下，现代电子产品几乎参透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。
时间对人们来说总是那么的宝贵，工作的忙碌性和繁杂性容易使人忘记当前的一旦重要事情，一时的耽误可能酿成大祸。
钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。
诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。
因此，研究数字钟及扩大其应用，有着非常现实的意义。
本次课程设计多功能数字电子钟是用数字电子技术实现时、分、秒计时的装置，采用555振荡器，分频器、计数器、译码器、显示器、校时电路和功能扩展电路等组成。
多功能数字计时器设计报告
多功能数字计时器设计报告电工电子综合实验报告题目：多功能数字计时器设计目录1.实验内容简介2.电路设计要求3.电路原理简介4. 单元电路设计4.1 秒信号发生电路4.2 计时电路4.3 开机清零电路4.4 校分电路4.5 报时电路5.总电路图6.附加电路--起停电路7.实验感想8.附录8.1 元件清单8.2 芯片引脚图和功能表9.参考文献1．实验内容简介本设计采用中小规模集成电路，要求设计一个数字计时器，可以完成0分00秒到9分59秒得计时功能，并在控制电路的作用下具有开机清零，快速校分，整点报时功能。
2．实验内容1．设计一个脉冲发生电路，为计时器提供秒脉冲、为报时电路提供驱动蜂鸣器的脉冲信号。
2．设计一个计时电路，完成0分00秒~9分59秒的计时功能。
3．设计报时电路，使数字计时器从9分53秒开始报时，每隔一秒发一声，共发三声低音，一声高音；即9分53秒、9分55秒、9分57秒发低音（频率1kHz），9分59秒发高音（频率2kHz）4．设计校分电路，在任何时候，拨动校分开关，可进行快速校分。
5.设计清零电路，具有开机自动清零功能，并且在任何时候，按动清零开关，可以进行计时器清零。
6．系统级联调试，将以上电路进行级联完成计时器的所有功能。
7．可增加数字计时器附加功能，例如数字计时器定时功能、电路起停功能、电路采用动态显示等。
3．电路原理简介数字计时器由计时电路、译码显示电路、脉冲发生电路、校分电路、清零电路和报时电路这几部分组成。
其原理框图如下：4．单元电路设计一．秒信号发生器秒信号发生器提供计时电路的时钟并为报时电路提供驱动信号。
为提供较为精确的秒脉冲信号，采用32768Hz的石英晶体多谐振荡器作为脉冲信号源。
分频器CD4060最高可实现214分频，即最低频率端Q14的脉冲信号频率为2Hz，因此增加一个D触发器实现的倍频器来产生1Hz的秒脉冲信号。
将D触发器的Q端与D端扭接在一起实现倍频器，则Q端的输出信号即为1Hz的秒脉冲信号。
高分辨率数字计时器（TDC）的设计与实现
摘 要近年来，随着PET在临床诊断以及在药物实验等方面的广泛应用，PET技术受到越来越多人的关注，传统PET系统的不足也逐渐体现了出来，表现在传统PET图像的对比度和分辨率都偏低。
针对传统PET系统的这些不足，很多学者提出了很多不同的方法来改进PET系统，例如全数字化PET、TOF技术等。
但无论在哪种方法中，高的时间分辨率都能够比较有效的提高PET图像信噪比，如何获得高的时间分辨率都是一个很关键的技术。
本文针对新型PET系统较高的时间分辨率的要求，在总结常用时间间隔测量方法的基础上，选择了基于延迟线结构的时间数字转换（Time-to-Digital Converter，TDC）方案。
设计的TDC由两条延迟线和一个粗计数器组成。
使用Verilog语言完成TDC框架编写后，通过多次仿真测试和下载芯片测试，确定了延迟线中的延迟单元的结构，最终在Altera Stratix FPGA开发板上实现了一个平均时间分辨率小于200ps的TDC系统。
随后本文根据基于统计的测试方法，提出了使用PC机产生随机脉冲、通过RS232 DB9接口对TDC系统进行测试的方法，并完成了PC端和FPGA端功能的设计与实现。
之后使用这个测试平台完成了对TDC系统的测试，获得了关于这个TDC的平均分辨率、微分非线性误差、积分非线性误差等数据。
在文章的最后，对本文所作的工作进行了总结，并对下一步进行的工作进行了展望。
关键词：正电子断层扫描（PET），时间间隔，时间数字转换（TDC），FPGA华 中 科 技 大 学 硕 士 学 位 论 文AbstractOver recent years, as PET is widely applied to clinical diagnosis and drug experiment, PET has draw more and more people’s attention. Meanwhile, some of traditional PET system’s insufficiencies expose themselves gradually, such as the low resolution and low contrast of traditional PET image. Aimed at these flaws, many researchers propose many different methods to improve PET system, like all-digital PET and TOF technology. Whatever method is proposed, high time resolution can effectively raise the signal/noise ratio of PET image, which makes how to get high resolution a key technology.Based on the conclusion of usual time interval measuring methods, this thesis chooses the scheme of Time-to-Digital Converter (TDC) based on delay line structure, meeting the new type of PET system’s requirement for high timing resolution. This TDC contains two delay lines and a main counter. After finishing the framework of the TDC using Verilog, we confirm the architecture of the delay element by emulation and on-board test. Finally this thesis implements a TDC system of time resolution below 200 ps on a FPGA development board.Thereafter, according to the measuring method based on statistics, this thesis proposes a method to test the TDC system using PC for generating random pulses, transmitting data through RS232 DB9 interface, and accomplishes the design and implementation of both PC and FPGA ends’ function. Finally, after using this test platform for TDC system, the data of time resolution, differential nonlinearity, and integral nonlinearity was obtained.Finally, this thesis makes summary and proposes the prospect of research work to do in futureKeyword: Positron Emission Tomography (PET), interval, Time-to-Digital Converter(TDC), FPGA华 中 科 技 大 学 硕 士 学 位 论 文独创性声明本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研究成果。
数字秒表设计
数字时钟（秒表）秒表是人们日常生活中常用的测时仪器，它能够简单的完成计时、清零等功能，从一年一度的校际运动会到NBA、世界杯、奥运会，都能看到秒表的身影。
请详细分析秒表的计时策略和实现方法，给出相应的设计方案和仿真结果。
一、系统设计要求设计一块数字秒表，能够精确反映计时时间，并完成复位、计时功能。
秒表计时的最大范围为1小时，精度为0.01秒。
秒表可得到计时时间的分、秒、0.1秒等度量，且各度量单位间可正确进位。
当复位清零有效时，秒表清零并做好计时准备。
任何情况下，只要按下复位开关，秒表都要无条件的进行复位操作，即使在计时过程中也要无条件的清零。
设置秒表启动/停止开关。
按下该开关，秒表即刻开始计时，并得到计时结果；放开开关时，计时停止。
二、系统设计方案根据上述设计要求，可以预先设计若干个不同进制的计数器单元模块，然后将其进行例化组合来得到数字秒表系统。
要满足数字秒表的精度，首先要获得精确的计时基准信号，这里的系统精度要求为0.01秒，因此必须设置周期为0.01秒的时钟脉冲。
1/100秒、秒、分等计时单位之间的进位转换可以通过不同进制的计数器实现，我们分别设计十进制计数器和六进制计数器，每位计数器均能输出相应计时单位计数结果，其中，十进制计数器可以实现以0.01秒、0.1秒、1秒和1分为单位的计数，六进制计数器可以实现以10秒、10分为单位的计数，把各级计数器级联，即可同时显示百分秒、秒和分钟。
停止和启动功能可以通过计时使能信号完成。
信号有效时正常计时，否则没有脉冲输入到计数器，从而停止计时。
因为一旦按下复位清零开关数字秒表就无条件清零，因此其优先级必须高于计时使能信号。
数字秒表的系统框图如下图所示。
Clk0是周期为0.01秒的时钟脉冲，clr0为复位清零信号，en为计时使能信号，dataout[23…0]为输出信号，以不同的时钟周期为单位的计数器对所应的输入信号如下表所示。
三、VHDL编程数字秒表的实现主要依赖于两个计数器模块的设计：十进制计数器和六进制计数器。
数字电路课程设计++数字计时器的设计
（2）设计整形电路： 由于晶体振荡器输出的脉冲是正弦波 或是不规则的矩形波，因此必须经整 形电路整形。我们已学过的脉冲整形 电路有以下几种： 削波器、门电路、单稳态电路、双稳 态电路、施密特触发器等。
例1：构成施密特的电路的几中形式：
1.用555定时器构成的施密特触发器 2.集成施密特触发器（74LS13） 3.用门电路构成的触发器
第一种校时电路
第二钟校时电路
绘制总体电路图
根据数字计时器要求设计或选定各单元电路 按原理的顺序组合起来，组成总电路图，在 绘制电路时应注意以下几点：（1）各单元 电路的电源、公共地线连接在一起，各电路 的电源电压值应按要求接入相应的接线端。 （2）各单元的输入，输出脉冲应按要求首 尾相接，且应符合匹配关系，如不符合应加 导线引出电路。
数字钟专用集成块如下：
a .译码/驱动电路： LLM8361、M8560、 LM8569. TMS3450NL. MM5457. MM5459 等集成电路因为它在所有型号中静态功耗最 低。其管脚见图。 b.分频器：可选用CD4541、CD4060等集成 电路，同学们可根 据实际情况选用。 c.反相器：可选用CD4069等集成电路
集成电路的基本功能
a. MM5459：译码/驱动电路为一体的，它是60HZ 时 基数、24小时显示的专用集成电路。 1-4、6-12、 22、这13个端子是显示笔划输出端，1脚是四个笔 划。其余的每个脚输出两个笔划，16脚为正电源， 5脚为负电源，20脚为睡眠输出（直流），13脚为 音频信号输出脚，由13脚调整至需要值最大为59分 钟倒计时。17脚是振荡器RC 的输入端，该振荡器 信号一是作为外部时基的备用，二是13脚闹输出的 信号源，19脚为时基信号输入脚。14、15、18脚 是操作控制端，若接高电平各有不同的功能。值得 注意的是所有的输出端均为低电平有效。
LED数字倒计时器单片机课程设计
学会使用单片机开发工具，如Keil uVision等
掌握单片机中断、定时器、串口等常用 外设的使用方法
学会编写模块化、可重用的代码，提高 编程效率
学会调试和优化代码，提高程序运行效 率和稳定性
LED数字倒计时 器硬件设计
电路原理图设计
电源模块：提供稳定的电源电压 控制模块：控制LED数字倒计时器的工作状态 显示模块：显示倒计时时间 输入模块：接收用户输入信号，启动倒计时 输出模块：输出倒计时信号，驱动LED显示 保护模块：保护电路免受过压、过流等异常情况的影响
屏幕上
倒计时：将倒 计时时间减1， 并更新显示时
间
循环结束：当 倒计时时间减 至0时，循环结 束，显示“时
间到”信息
定时器中断服务程序
定时器中断服务程序的功能：实现LED数字倒计时器的定时功能
定时器中断服务程序的结构：包括定时器初始化、定时器中断处理、定时 器复位等部分
定时器初始化：设置定时器的工作模式、定时器周期、定时器中断优先级 等参数
电路板制作： 使用PCB软件 进行电路板制
作
元器件焊接： 将元器件焊接
到电路板上
电路板测试： 测试电路板功
能是否正常
LED数字倒计时 器软件设计
主程序流程图
初始化：设置 倒计时器参数， 如倒计时时间、
显示位数等
循环判断：判 断倒计时时间 是否为0，如果 为0则停止倒计
时
显示倒计时： 将倒计时时间 转换为数字， 并显示在LED
课程设计总结与 展望
设计总结与体会
课程设计过程： 从理论学习到实 践操作，逐步深 入
设计难点：解决 LED数字倒计时 器单片机的编程 和调试问题
设计收获：掌握 了单片机的基本 原理和编程技巧
简易数字秒表的设计
简易数字秒表的设计简易数字秒表的设计⼀、实验⽬的1、设计⼀个显⽰范围为24⼩时60分钟60秒的简易数字秒表。
2、掌握动态扫描电路的设计⽅法。
⼆、实验原理1、能进⾏正常的时、分、秒计时功能，分别由6个数码管显⽰24⼩时、60分钟、60秒钟的计数器显⽰。
2、能利⽤实验系统上的按键实现“校时”“校分”功能：⑴按下“SA”键时，计时器迅速递增，并按24⼩时循环，计满23⼩时后回“00”；⑵按下“SB”键时，计分器迅速递增，并按59分钟循环，计满59分钟后回“00”，但不向“时”进位；⑶按下“SC”键时，秒清零；⑷要求按下“SA”、“SB”或“SC”时均不产⽣数字跳变（SA”、“SB”、“SC”按键是有抖动的，必须对其消除抖动处理）。
3、能利⽤扬声器做整点报时：⑴当计时到达59分50秒时开始报时，在59分50秒、52秒、54秒、56秒、58秒鸣叫，鸣叫声频率可定为500Hz；⑵到达59分60秒时为最后⼀声整点报时，整点报时频率可定为1KHz。
三、实验内容1、⽤VHDL语⾔编程设计简易数字秒表（VHDL程序代码可附在实验报告后⾯）。
2、锁定引脚并下载验证结果。
四、实验结果1、程序代码LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY TIMES ISPORT(CLK:IN STD_LOGIC;START,CLR:IN STD_LOGIC;DOUT:OUT STD_LOGIC_VECTOR(23 DOWNTO 0));END TIMES;ARCHITECTURE ART OF TIMES ISSIGNAL SECOND,MINUTES,HOURS:STD_LOGIC_VECTOR(7 DOWNTO 0); SIGNALSEC_CO,MIN_CO,HOU_CO:STD_LOGIC;BEGIN-------------------------------------------------------秒计数处理进程SEC:PROCESS(CLK,CLR)BEGINIF CLR='1' THEN SECOND(7 DOWNTO 0)<="00000000";ELSIF CLK'EVENT AND CLK='1' THENIF START='1' THENSECOND(3 DOWNTO 0)<=SECOND(3 DOWNTO 0)+1;IF SECOND(3 DOWNTO 0)="1001" THENSECOND(3 DOWNTO 0)<="0000";SECOND(7 DOWNTO 4)<=SECOND(7 DOWNTO 4)+1; END IF;IF SECOND(7 DOWNTO 0)="10011001" THENSECOND(7 DOWNTO 0)<="00000000"; SEC_CO<='1';ELSE SEC_CO<='0'; END IF;END IF;END IF;END PROCESS SEC;--------------------------------------------------------分钟计数处理进程MIN:PROCESS(SEC_CO,CLR)BEGINIF CLR='1' THEN MINUTES(7 DOWNTO 0)<="00000000";ELSIF SEC_CO'EVENT AND SEC_CO='1' THENMINUTES(3 DOWNTO 0)<=MINUTES(3 DOWNTO 0)+1;IF MINUTES(3 DOWNTO 0)="1001" THENMINUTES(3 DOWNTO 0)<="0000";MINUTES(7 DOWNTO 4)<=MINUTES(7 DOWNTO 4)+1; END IF;IF MINUTES(7 DOWNTO 0)="01011001" THENMINUTES(7 DOWNTO 0)<="00000000";MIN_CO<='1';ELSEMIN_CO<='0';END IF;END IF;END PROCESS MIN;---------------------------------------------------------⼩时计数处理进程HOU:PROCESS(MIN_CO,CLR)BEGINIF CLR='1' THEN HOURS(7 DOWNTO 0)<="00000000";ELSIF MIN_CO'EVENT AND MIN_CO='1' THENHOURS(3 DOWNTO 0)<=HOURS(3 DOWNTO 0)+1;IF HOURS(3 DOWNTO 0)="1001" THENHOURS(3 DOWNTO 0)<="0000";HOURS(7 DOWNTO 4)<=HOURS(7 DOWNTO 4)+1;END IF;IF HOURS(7 DOWNTO 0)="00010011" THENHOURS(7 DOWNTO 0)<="00000000";HOU_CO<='1';ELSE HOU_CO<='0'; END IF;END IF;END PROCESS HOU;DOUT<=HOURS&MINUTES&SECONDEND ART;2、画出仿真波形图。
数字计时器设计性参考
精选PPT
18
七段显示译码设计文件（续）：
精选PPT
19
仿真结果（清零）：
精选PPT
20
仿真结果（全程）：
精选PPT
21
仿真结果（1小时处）：
精选PPT
22
设计性实验名称
多功能数字钟的设计与实现
精选PPT
1
精选PPT
2
精选PPT
3
精选PPT
4
顶层设计文件：
精选PPT
5
秒计数设计文件：
精选PPT
6
秒计数设计文件（续）：
精选PPT
7
秒计数设计文件（续）：
精选PPT
8
分计数设计文件：
精选PPT
9
分计数设计文件（续）：
精选PPT
10
分计数设计文件（续）：
精选PPT
11
小时计数设计文件：
精选PPT
12
小时计数设计文件（续）：
精选PPT
13
小时计数设计文件（续）：
精选PPT
14
扫描 6选 1 多路器设计文件：
Байду номын сангаас
精选PPT
15
扫描 6 选 1 多路器设计文件（续）：
精选PPT
16
扫描 6 选 1 多路器设计文件（续）：
精选PPT
17
七段显示译码设计文件：
简易数字循环计时器
University of South China电子技术课题设计题目简易数字循环计时器学生姓名专业班级学号同组学生指导老师2010年1月16日简易数字循环计时器一、设计任务与要求简易数字循环计时器是能够独立循环计时的集成电路芯片。
主要由计数器..振荡器.译码器.显示器和驱动等电路构成，能够对秒以下时间单位进行精确记时.具有清零.启动计时.暂停计时及继续计时等控制功能。
本设计满足以下要求：1、计数器可显示0.01s—0.99s、1s—99s两档。
2、可循环计时3、具有清零.启动计时.暂停计时及继续计时等控制功能二、方案设计与论证简易数字循环计时器要求能够对时间进行精确记时并显示出来.因此要有时钟发(1)时钟发生器：在本设计中产生100HZ的脉冲，即每一秒钟内能产生100个脉冲，脉冲输入到计数单元；(2)计数单元：由计数芯片构成，根据所输入脉冲的个数计数（由脉冲的上升沿触发计数），一个脉冲计数一次；(3)译码显示器：对脉冲记数进行译码输出到显示单元中；采用4片LED显示器把各位的数值显示出来，是秒表最终的输出，有秒和毫秒位；(4)控制电路：控制电路是对秒表的工作状态（记时开始/暂停/继续/复位等）进行控制的单元，可由触发器和开关组成。
根据要求我们设计出以下两种方案：方案一：对时钟发生器，可以使用石英晶体振荡器，使其产生100Hz的频率。
对计数部分，可以选所学过的16进制计数器74LS161,通过使用一个与门芯片，可以变成一个十进制计数器。
译码显示器部分，译码器我们可以选择74LS48芯片，它是BCD码到七段码的显示译码器.它可以直接驱动共阴极数码管；显示部分。
用共阴极数码管即可；对于控制电路，其作用主要就是用来控制计时器的开始计数、复位、暂停计数等，可用基本RS触发器等实现这些控制。
方案二：对时钟发生器，我们可以选择所学过的555芯片为主体的振荡器，输出频率为100z的脉冲；对于计数部分，我们可以直接选用同步可逆十进制计数器74LS190；译码显示器和控制电路同方案一。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字计时器设计
姓名：胡楷
学号：0704240217
专业：电子科学与技术
指导：电子技术中心
时间：2009年9月5日
目录
1.实验目的。
2.设计内容简介。
2.1设计电路的功能
2.2 设计数字钟的功能要求
3.实验原理。
3.1设计原理
3.2具体的原理框图
3.3对计数器的工作原理进行说明
3.3.1脉冲发生器
3.3.2计时电路
3.3.3译码显示电路
3.3.4报时电路
3.3.5校分电路
3.3.6清零电路
4.遇到的问题及解决方法。
4.1装调方法
4.1.1连接调试方法
4.1.2布线原理
4.1.3导线连接顺序
5. 实验中的收获及体会
6.附录
6.1电路连接总图
6.2 元件清单
6.3 芯片引脚图
6.4 参考文献
一．实验目的
(1)掌握常见集成电路的工作原理和使用方法。
(2)学会单元电路的设计方法。
三．设计内容简介
1.设计电路的功能
运用所学集成电路的工作原理和方法，学会在单元电路的础进行小型数字系统的设计。
要求设计一个数字计时器，可以完成0分00秒~9分59秒的计时功能，并在控制电路的作用下开机清零、快速校分、整点报时功能。
2.设计数字钟的功能要求
2.1 设计脉冲发生电路，为计时器提供秒脉冲，为报时电路提供驱动蜂鸣器的脉冲信号；
2.2 设计报时电路完成0分00秒~9分59秒的计时功能。
2.3 设计校分电路，在任何时刻拨动校分开关，可进行快速校分。
2.4 设计清零电路
2.4.1 具有开机自动清“0”；
2.4.2 任何时刻，可以实施手动清“0”；
2.5设计仿电台报时电路，计时器从9分53秒开始报时，每隔一秒发一声，先发三声低音再发一声，即9分53秒、9分55秒、9分57秒发低音(1KHZ),9分59秒发高音（2KHZ）。
2.6系统级联调试，将上述电路进行级联完成计时器的所有功能；
2.7可增加数字计数器附加功能。
2.8 按规范要求写出完整的设计论文。
四．实验原理
1.设计原理：
电路有振荡器、分频器、计数器、译码器、显示器、校时电路和报时电路组成。
振荡器产生的脉冲信号经过分频器作为秒脉冲，秒脉冲送计时器，计时器通过“时”、“分”、“秒”译码器显示时间。
校分电路实现对“分”上数值的控制，而不受秒十位是否进位的
影响，报时电路通过1KHZ或2 KHZ的信号和要报时的时间信号进行“与”的运算来实现的定点报时的，通过两个不同频率的脉冲信号使得在不同的时间发出不同的响声。
2.具体的原理框图
3.对计数器的工作原理进行说明3.1 脉冲发生器
脉冲发生电路时为计时电路提供计时脉冲的，因为设计的是计时器，所以需要产生1HZ 的脉冲信号。
这里可以采用石英晶体振荡器和分频器构成。
具体电路可由频率为f=32768HZ=215 HZ 的晶振和14位二进制串行分频器CD4060实现。
CD4060最大分频系数是214 ，即14
0141
2
Q f f =
•，则从CC4060上获得脉冲信号的最小频率为14
1414
1
222
Q f Hz =
•=，为了得到秒脉冲信号，还需要经过一个二分频电路，二分频电路可以由触发器构成。
原理图如下：
3.2计时电路
计时电路中的计数器，可以采用二-十进制加法计数器CD4518和四位二进制加法计数器74161来实现。
电路图如下：
3.3译码显示电路
译码器可以采用无需外加上拉电阻的四线-七线译码器7448来驱动共阴显示器。
3.4 报时电路
需要在某时刻报时，就将该时刻输出为“1”的信号作为触发信号，选通报时脉冲信号，进行报时。
电路图如下
3.5校分电路
设置一个开关，当开关打到“正常”档时，计数器正常计数；当开关打到“校分”档时，分计数器可以进行快速校分，即分计数器可以不受秒计数器的进位信号控制，而选通一个频率较快的校分信号进行校分。
校分电路参考原理图如下图：
3.6 清零电路
设计一个清零电路，使之具有开机清零和不掉电清零两种清零功能:开机清零是指在电路刚刚上电时可以使所有的计数器自动复位，即从零开始工作；不掉电清零是指在电路正常工作时，按动清零开关，使计数器全部回零。
清零电路参考原理图如下：
五．遇到的问题及解决方法
5.1 装调方法
5.1.1连接调试方法
按照信号的流向分级安装逐级级联，先把电路分为几个小部
分，按照信号的流向一部分一部分的连接，连好一部分后先进行调试，调试成功后，继续连下一级，一级一级的连接，就这样先连接后调试的原则进行。
5.1.2布线原理
平行布线：导线不宜太长，最好贴近底板在器件周围走线；切忌跨越器件上空和网状；布线，布局应整齐、规范、美观。
5.1.3导线连接顺序
先在面包板上固定好“1”电平; “0”电平；每个芯片使用时，应先接V CC，V SS两端；按信号流向顺序对子系统逐一布线，逐级级联。
六．实验中的收获及体会
刚拿到一堆元器件时不知道从哪里入手，后来老师拿了一个模版拿来参考，看后就知道如何下手了。
先是把芯片贴在面包板上然后连线刚开始连线时还感觉蛮轻松的，到后来线多了的时候就感觉到一片麻，看的让人眼花缭乱。
到最后甚至架起了高架桥。
经过这次连线对我的启发很大：连线的时候要心平气和，不要遇到点问题就感到心烦意乱的，这样会使问题更糟。
特别值得一题的是在贴上芯片后第一步就是把芯片的电源和地接上，不然到后来线多时就搞忘了。
导线的颜色上选择也有很大的讲究，如果选择好了，对后来线多时就比较好识别了。
我是按照高电平用橙色，低电平用褐色导线，这样检查时就一目了然了。
本次试验经过了三天的时间，前两天设计电路图，并且在软件上模拟，并且了解各种芯片的功能以及管脚分布，做到心里有数。
第三天就是进实验室连接实物图。
通过前两天的准备电路图是没问题了，但在布局连线时遇到了麻烦，在老师的帮助下一一解决了。
在连接最后一部分电路——校分电路时遇到了麻烦，原本准备的校分电路图在软件上运行可以实现，可是为什么实物连接不行呢，后来找老师来解决，原来在校分电路中原本不需要加消颤电路的，我加入了消颤电路，导致电路行不通。
最终经过自己的努力完成了电路的所有功能，虽然在这过程中遇到了不少坎坷，但回过头来看自己的付出有了收获，心里觉得还是美滋滋的。
这次实验的内容比较多，要设计的数字计时器可以说是比较综合的课题，要求我们对数字电路要有一定的认识，并且还要能够设计出电路。
在这次试验中，我遇到了很多难题，心里总感觉自己掌握了理论知识就可以简简单单的设计出来。
在做的过程中我才明白实践中要考虑的因素比理论上的要多得多。
幸好在细心的检查之后都迎刃而解，但心理也受到了一定得打击，明白了理论联系实际的重要性，要动手和动脑相结合。
设计不仅靠的是理论，更大程度上还靠耐心，细心和信心。
这次实验也是我看到了数字电路在生活中的广泛应用。
几块小小的芯片组合起来就能够做出不同的实用的东西，实在是让我感到惊喜，也在一定程度上激发了我的兴趣。
附录一．电路连接总图
二．元件清单
名称型号数量晶体振荡器f固=32768HZ 1个
三．芯片引脚图
【参考文献】
[1].王建新姜萍编著的《电子线路实践教程》科学出版社。
[2].蒋立平编著的《数字逻辑电路与系统设计》电子工业出版社。