数字跑表设计

课程设计

设计题目：数字跑表设计

学生学院：信息科学与工程学院专业班级：通信工程10-1

学生姓名：***

学生学号：***********

指导老师：王建英

完成时间：2012年6月23日

目录

引言 (3)

1设计意义及要求 (4)

1.1设计意义 (4)

1.2设计要求 (4)

2方案设计 (5)

2.1设计思路 (5)

2.2设计方案 (4)

2.2.1设计方案电路图 (5)

3部分电路设计 (6)

3.1脉冲输出电路 (6)

3.2 74LS192计数电路 (7)

3.3译码及显示电路 (9)

4调试与检测 (10)

4.1调试中故障及解决方案 (11)

4.2调试与运行结果 (12)

数字跑表的仿真操作步骤及使用说明 (14)

5 DXP电路仿真 (14)

设计心得 (19)

参考文献 (20)

引言

在当今随着各个领域的高科技快速发展，社会生产力的发展个社会信息化程度的提高，人们各方面综合素质的提高，世界更新换代的节奏与人们生活的步伐也越来越快，在这告诉发展的当今世界，时间对人们来说无疑是极其宝贵的，时间就是金钱。

随着人们各方面素质的提高，不仅科学领域得到了飞速发展，在当今世界体育领域也飞速发展，运动员们都朝着“更高、更快、更强”目标发展，特别是短跑比赛要求计时器要有足够的精度，这样就出现了本课题研究的数字跑表，用以测量完场某项体育运动所用时间。用于径赛、游泳、自行车、赛马等对计时器精度要求在百分之一秒。当今世界的电子科技发展迅猛，其中单片机就是很好的例子，高性能、低功耗、低价格等特性极大丰富了市场。但为了实践我们的理论知识，使理论与实践相结合本设计不采用单片机技术，而用简单的电器元件组成。数字钟是一种数字电路技术是实现的时分秒及时装置，与机械式时钟相比具有更高的精准性和直观性，且无机械装置具有更长的使用寿命，因此得到广泛使用。钟表的数字化给人们生活带来了极大方便，而且大大扩展了钟表元原先的报时功能，因此研究数字钟及扩大其应用，具有非常现实的意义。

关键词:数字跑表，芯片，数码显示管

1设计意义及要求

1.1设计意义

数字钟的是采用数字电路实现对时、分、秒、数字显示的计时装置，广泛用

于个人家庭、车站、码头办公室等公共场所，成为人们日常生活不可或缺的必需

品，由于数字集成电路和石英晶体振荡器的广泛应用，是数字钟的精度远远超过

了老式钟表，钟表是数字化给人们生活带来了极大方便，并拥有更多功能，自动

振铃、定时广播，自动起灭路灯等。所有这些都以钟表数字化为基础。

图1-1数字跑表结构框图

1.2设计要求

1）运用所学的模拟电路和数字电路等知识；

2）用到的元件：实验板、电源、连接导线、74系列芯片、555芯片或微处理器

等。

3）设计一个具有、‘分’、‘秒’、‘1/100秒’的十进制数字显示的计时器。

4）要有外部开关，控制计数器的直接清零、启动和暂停/连续计时功能；

5）严格按照课程设计说明书要求撰写课程设计说明书。

2方案设计

2.1设计思路

数字跑表顾名思义主要由数字计数电路组成，选用的芯片也应该是有计数、清零、暂停功能的，例如74LS290、74LS192、74LS390等等，这里我个人选用的是74LS192芯片，在后面章节中会详细说明其用途。计数电路部分的选材结束后就要考虑显示电路了，显示电路光靠显示数码管绝对是不可以的，所以当然要有译码电路，并且显示管和译码器的共阴、共阳要相互对应。由于我选用的是共阴极的7段数码管所以与之配套的译码器有74LS48、74HC4511、74LS49等，这里我选用的是74HC4511。设计要求有百分秒的计时，所以要在电路中加入振荡器，使得输出脉冲频率为100Hz，所以我选用555定时器组成的多谐振荡器（具体设计方案见后面章节）。

本数字跑表首先要从低位的百分秒计时器开始，按照系统时钟进行计数，计数至100后向秒计数器进位，同时百分秒有99变为00。计数器以百分秒计数器的进位位为时钟进行计数，计数至60后向分计数器进位，分计数器以秒计数器的进位位为时钟进行计数。

2.2设计方案

2.2.1设计方案一电路图

以555定时器组成的多谐振荡器作为脉冲发生器，f=100HZ。其中计数电路选用的芯片为74HC390，其中CKB与Q0相连使得计数方式为8421码，CKA为下降沿触发。百分秒为100进制计数即00—99，秒和分都是60进制。当74HC390为十进制时，即1001跳变到0000此时将Q3接到下一位的CPA就会给其一个下降的脉冲，开始计时。秒的十位是6进制，将Q1、Q2相与与总清零线输入两输入端得或门后接到秒时位的清零端，完成到6的清零，同时将Q2连到分的各位，使得到0110时给分个位一个脉冲，分计数器开始计时。译码器的选择与共阴极七段显示器相配，选用74LS4511，为是译码器正常工作将LT、BI高电平，LE接到低电平，同时将QA-QG分别按顺序接到显示器上。

3部分电路设计

3.1脉冲输出电路

两种设计方案均采用555定时器组成的多谐振荡器作为脉冲输出电路。555集成时基电路称为集成定时器，是一种数字、模拟混合型的中规模集成电路，其应用十分广泛。该电路使用灵活、方便，只需外接少量的阻容元件就可以构成单稳、

多谐和施密特触发器，因而

广泛用于信号的产生、变换、控制与检测。

555电路的内部电路方框图如图3-1所示。它含有两个电压比较器，一个基本RS触发器，一个放电开关T，比较器的参考电压由三只5KΩ的电阻器构成分压，它们分别使高电平比较器A1同相比较端和低电平比较器A2的反相输入端的参考电平为和。A1和A2的输出端控制RS触发器状态和放电管开关状态。当输入信号输入并超过时，触发器复位，555的输出端3脚输出低电平，同时放电，开关管导通；当输入信号自2脚输入并低于时，触发器置位，555的3脚输出高电平，同时放电，开关管截止。是复位端，当其为0时，555输出低电平。平时该端开路或接VCC。Vc是控制电压端（5脚），平时输出作为比较器A1的参考电平，当5脚外接一个输入电压，即改变了比较器的参考电平，从而实现对输出的另一种控制，在不接外加电压时，通常接一个0.01uf的电容器到地，起滤波作用，以消除外来的干扰，以确保参考电平的稳定。T为放电管，当T导通时，将给接于脚7的电容器提供低阻放电电路。