以太网口设计参考
经典中的经典 以太网电接口采用UTP设计的EMC设计指导书
�以太网电接口采用UTP设计的EMC设计指导书一、UTP（非屏蔽网线）的介绍非屏蔽网线由两根具有绝缘保护层的铜导线组成，两根绝缘铜导线按照一定密度绞在一起，每一根导线在传输中辐射的电波会与另外一根的抵消，这样可降低信号的干扰程度。
用来衡量UTP的主要指标有：1、衰减：就是沿链路的信号损失度量。
2、近端串扰：测量一条UTP链路对另一条的影响。
3、直流电阻。
4、衰减串扰比（ACR）。
5、电缆特性。
二、10/100/1000BASE-T以太网电接口原理图设计10/100/1000BASE-T以太网口电路按照连接器的种类网口电路可以分为：网口变压器集成在连接器里的网口电路和网口变压器不集成在连接器里的网口电路。
1、网口变压器未集成在连接器里的网口电路原理图网口电路主要包括PHY芯片，网口变压器，网口连接器三部分，图中左侧的八个49.9Ω的电阻是差分线上的终端匹配电阻，其阻值的大小由差分线的特性阻抗决定，当变压器内的线圈匝数发生变化时，其阻值也跟随变化，保证两者的阻抗匹配。
由电容组成的差模、共模滤波器可以增强EMC性能。
在线圈的中心抽头处接的电容可以有效的改善电路的抗EMC性能，合理的选择电容值可以使电路的EMC做到最优。
电路的右侧四个75Ω的电阻是电路的共模阻抗。
2、网口变压器集成在连接器里的网口电路原理图网口电路主要包括PHY芯片，网口连接器两部分，网口变压器部分集成在接口内部，同样左侧的49.9Ω的电阻阻值也是由变压器的匝数及差分线的特性阻抗决定的。
中间的电容组成共模、差模滤波器，滤除共模及差模噪声。
75Ω的共模电阻也集成在网口连接器的内部。
3、网口指示灯电路原理图带指示灯的以太网口电路原理图与不带指示灯灯的大致相同，只是多出指示灯的驱动电路。
注意点：1）、两个匹配电阻是否需要根据PHY层芯片决定，如有的PHY层芯片内部集成匹配电阻就不需要。
匹配电阻是接地还是接电源也是由PHY芯片决定，一般接电源。
以太网EMC接口电路设计与PCB设计说明
以太网EMC接口电路设计及PCB设计我们现今使用的网络接口均为以太网接口，目前大部分处理器都支持以太网口。
目前以太网按照速率主要包括10M、10/100M、1000M三种接口，10M应用已经很少，基本为10/100M所代替。
目前我司产品的以太网接口类型主要采用双绞线的RJ45接口，且基本应用于工控领域，因工控领域的特殊性，所以我们对以太网的器件选型以及PCB设计相当考究。
从硬件的角度看，以太网接口电路主要由MAC（Media Access Controlleroler）控制和物理层接口（Physical Layer，PHY）两大部分构成。
大部分处理器内部包含了以太网MAC控制，但并不提供物理层接口，故需外接一片物理芯片以提供以太网的接入通道。
面对如此复杂的接口电路，相信各位硬件工程师们都想知道该硬件电路如何在PCB上实现。
下图1以太网的典型应用。
我们的PCB设计基本是按照这个框图来布局布线，下面我们就以这个框图详解以太网有关的布局布线要点。
图1 以太网典型应用1.图2网口变压器没有集成在网口连接器里的参考电路PCB布局、布线图，下面就以图2介绍以太网电路的布局、布线需注意的要点。
图2 变压器没有集成在网口连接器的电路PCB布局、布线参考a)RJ45和变压器之间的距离尽可能的短，晶振远离接口、PCB边缘和其他的高频设备、走线或磁性元件周围，PHY层芯片和变压器之间的距离尽可能短，但有时为了顾全整体布局，这一点可能比较难满足，但他们之间的距离最大约10~12cm，器件布局的原则是通常按照信号流向放置，切不可绕来绕去；b)PHY层芯片的电源滤波按照要芯片要求设计，通常每个电源端都需放置一个退耦电容，他们可以为信号提供一个低阻抗通路，减小电源和地平面间的谐振，为了让电容起到去耦和旁路的作用，故要保证退耦和旁路电容由电容、走线、过孔、焊盘组成的环路面积尽量小，保证引线电感尽量小；c)网口变压器PHY层芯片侧中心抽头对地的滤波电容要尽量靠近变压器管脚，保证引线最短，分布电感最小；d)网口变压器接口侧的共模电阻和高压电容靠近中心抽头放置，走线短而粗（≥15mil）；e)变压器的两边需要割地：即RJ45连接座和变压器的次级线圈用单独的隔离地，隔离区域100mil以上，且在这个隔离区域下没有电源和地层存在。
RJ45以太网口辐射设计总结
以太网口EMC设计总结关键字：以太网口；EMI；Bob-Smith电路；共模；差模；网络变压器问题背景介绍：对于主要的100M网口接口需要做特殊的保护处理，具体要求需要达到6KV设计目标（10/700雷电模拟电压波），在设计雷击防护指标时候，遇到了网口的EMI问题，作者在调试过程中对传统bob-smith端接和防雷设计做了相关的工作，在此总结出来供以后网口辐射设计参考。
具体原理及步骤：一、共模、差模信号及其噪声抑制变压器、共模扼流圈和自耦变压器的端接法，对在局域网和通信接口电路中减小共模干扰起关键作用。
共模噪音在用无屏蔽对绞电缆线的通信系统中，是引起射频干扰的主要因素，所以了解共模噪音将有利于更好地了解我们关心EMI问题。
接下来阐述差模和共模信号的关键特性和共模扼流圈、自耦变压器端接法主要用途，以及为什么共模信号在无屏蔽对绞电缆线上会引起噪音发射。
1.1差/共模信号介绍图1-1差模信号模型以及波形图因为V1和V2对地是对称的，所以地线上没有电流流过。
所有的差模电流（IDIFF）全流过负载，两个电压（V1＋V2）瞬时值之和总是等于零。
图1-2共模信号模型以及波形图因为在负载两端没有电位差，所以没有电流流过负载。
所有的共模电流都通过电缆和地之间的寄生电容流向地线。
两个电压瞬时值之和（V1＋V2）不等于零。
相对于地而言，每一电缆上都有变化的电位差，这变化的电位差就会从电缆上发射电磁波。
1.2电缆线上产生的共模、差模噪音及其EMC电子设备中电缆线上的噪音有从电源电缆和信号电缆上产生的辐射噪音和传导噪音两大类。
这两大类中又分为共模噪音和差模噪音两种。
差模传导噪音是电子设备内部噪音电压产生的与信号电流或电源电流相同路径的噪音电流，如图1-3a所示。
减小这种噪音的方法是在信号线和电源线上串联差模扼流圈、并联电容或用电容和电感组成低通滤波器，来减小高频的噪音，如图1-3b所示。
图1-3差模噪声及其抑制差模辐射噪音是图1-3b电缆中的信号电流环路所产生的辐射。
基于FPGA的千兆以太网端口通信的设计
设计思路
设计需求：本次演示旨在设计一个具有十个端口的千兆以太网接口，以满足 高数据传输速率和多任务处理的需求。
设计原理：基于FPGA的十端口千兆以太网接口的设计原理是利用FPGA的并行 处理能力，将十个千兆以太网物理层（PHY）芯片与FPGA集成在一起，实现高速 数据传输。
逻辑实现：通过FPGA编程语言（如VHDL或Verilog）实现逻辑设计，完成十 个端口的千兆以太网接口的配置和管理。
另外，我们还需要定义一个以太网帧的发送模块。该模块包括一个外部存储 器接口、一个封装模块和一个曼彻斯特编码器。当需要发送一个数据帧时，外部 存储器接口会从存储器中读取数据并将其传递给封装模块。封装模块会将数据封 装成一个以太网
帧，然后将其传递给曼彻斯特编码器。曼彻斯特编码器会将数字信号转换为 模拟信号，以便在物理层上进行传输。
结论
基于FPGA的十端口千兆以太网接口的设计与实现具有重要的应用价值和优势。 在硬件设计中，通过选用高性能的PHY芯片和优化信号完整性分析等措施，提高 了数据传输的稳定性和可靠性。在软件设计中，实现了以太网协议栈和TCP/IP协 议，
并添加了异常处理机制。经过严格的测试和验证，设计的接口具有高性能、 高稳定性、高可靠性等特点，适用于各种需要多端口千兆以太网连接的应用场景。
我们将FPGA中的数据通过SGMII接口传输到以太网控制器中，或者将从以太 网控制器中接收到的数据传递给FPGA处理。
五、SPI接口设计
SPI接口用于在FPGA和外部存储器之间进行数据传输。在设计中，我们使用 了一种同步串行通信协议来实现数据传输。该协议使用一根时钟线和多根数据线 来传输数据，具有简单、高速和可靠等优点。我们将需要保存的数据通过SPI接 口存储到一个外部存储
03 二层技术-以太网交换命令参考-以太网端口命令
目录
1 以太网端口配置命令 .......................................................................................................................... 1-1 1.1 以太网端口通用配置命令 .................................................................................................................. 1-1 1.1.1 default..................................................................................................................................... 1-1 1.1.2 description ........................................................................................
RJ45以太网口防雷设计总结
线过孔 < 表层走线 < 内层走线，因此当共模防护指标一定时，高压部分与低压部分的绝 缘距离应该为接地螺钉 > 电容、电阻焊盘 > 走线过孔 > 表层走线 > 内层走线。这是因
为螺钉整个为金属体，暴露面积比较大，容易成为放电通路。电容和电阻焊接两端表面为金
属，同时由于形状为长方体，有棱角，很容易形成尖端放电。过孔在网口部分有很多，表面
其次，网口防雷电路在器件选型和 PCB 设计过程中要注意以下几点： a，为了保证共模隔离耐压的承受能力，变压器需要满足初级和次级之间的交流绝缘耐 压不小于 AC1500V 的指标。 b，优先选择不带灯的 RJ45，要引灯的话，建议采用导光柱技术在芯片侧将指示灯的光 线引到面板上，避免指示灯控制信号穿越高压信号线和 Bob-Smith 电路所在的区域。 指示灯控制电路的限流电阻应放在控制芯片侧，位置靠近控制芯片，防止过电压直接对控制 芯片造成冲击。 c，以太网信号线按照差分线走线规则，保证阻抗匹配，并且一对差分线的长度尽量一 样长。 d，如果变压器前级（靠 RJ45 接头侧）有中间抽头并且采用 Bob-Smith 电路，即 75Ω 电阻加一个 1000pF 的接 PGND 的电容。建议电容选取耐压大于 DC2000V，电阻功率建议 选择 1/10W 的单个电阻，不宜采用排阻。 e，由于通过变压器的隔离特性完成共模防护，所以高压信号线（差分线和 Bob-Smith 电路走线）和其它信号线（指示灯控制线）、电源线、地线之间应该保证足够的绝缘，不存 在意外的放电途径。 最后，要达到高压区与低压区之间有效的隔离，就要重视二者之间的 PCB 走线设计。 在高压区，带高压的可能有：连接器管脚、布线、过孔、电阻焊盘、电容焊盘。带低压的可 能有：布线、过孔、电阻焊盘、螺钉。根据测试结果和分析，我们总结得到在网口 PCB 部 分高低压各种形式两两之间的绝缘耐压数据，具体如下表（表中给出的是高压与低压部分距 离为 10mil 时候的耐压情况）：
以太网电接口EMC设计指导书
以太网电接口采用UTP的EMC设计指导书目录前言 (4)1范围和简介 (5)1.1范围 (5)1.2简介 (5)1.3关键词 (5)2规范性引用文件 (5)3术语和定义 (6)4UTP（非屏蔽网线）的介绍 (6)510/100BASE-T、1000BASE-T以太网电接口的共模噪声 (7)610/100/1000BASE-T以太网电接口电路设计 (7)6.110/100/1000BASE-T以太网电接口原理图设计 (7)6.1.1网口变压器集成在连接器里的网口电路原理图 (8)6.1.2网口变压器集成在连接器里的网口电路原理图 (8)6.1.3网口指示灯电路原理图 (9)6.1.4带滤波的10/100BaseT以太网口电路原理图 (10)6.1.5带滤波的1000BaseT以太网口电路原理图 (11)6.210/100/1000BASE-T以太网电接口PCB布局、布线 (12)6.2.1网口变压器没有集成在连接器里的网口电路PCB布局、布线规则 126.2.2采用一体化连接器的网口电路PCB布局、布线规则 (15)6.2.3其它的布局、布线建议 (16)7实际测试案例： (19)8结论: (22)9附录： (24)10参考文献 (26)前言本规范的其他系列规范：无与对应的国际标准或其他文件的一致性程度：无规范代替或作废的全部或部分其他文件：无与其他规范或文件的关系：无与规范前一版本相比的升级更改的内容：如果是升级规范，则一定要在此处详细描述本版本相对于上一版本更改的内容，如果是第一次制定，则填写“第一版，无升级更改信息”。
本规范由XX部门提出。
本规范主要起草和解释部门：本规范主要起草专家：格式（部门：姓名(工号)、姓名(工号)，部门：姓名(工号)、姓名(工号)......）本规范主要评审专家：格式（部门：姓名(工号)、姓名(工号)，部门：姓名(工号)、姓名(工号)......）本规范批准部门：XX部门本规范所替代的历次修订情况和修订专家为：10/100/1000BASE-T以太网口采用UTP网线的EMC设计指导书1范围和简介1.1范围本规范规定了10/100 BASE-TX、1000 BASE-TX以太网口采用UTP网线的EMC电路设计，用以保证10/100 BASE-TX、1000 BASE-TX以太网口具有良好的EMC性能，使用UTP就能满足系统的EMC要求。
RJ45以太网接口EMC防雷设计方案
以太网接口EMC设计方案一、接口概述RJ45以太网接口是目前应用最广泛的通讯设备接口，以太网口的电磁兼容性能关系到通讯设备的稳定运行。
二、接口电路原理图的EMC设计百兆以太网接口2KV防雷滤波设计图1 百兆以太网接口2KV防雷滤波设计接口电路设计概述：本方案从EMC原理上，进行了相关的抑制干扰和抗敏感度的设计；从设计层次解决EMC 问题；同时此电路兼容了百兆以太网接口防雷设计。
本防雷电路设计可通过IEC61000-4-5或GB17626.5标准，共模2KV，差摸1KV的非屏蔽平衡信号的接口防雷测试。
电路EMC设计说明：（1）电路滤波设计要点：为了抑制RJ45接口通过电缆带出的共模干扰，建议设计过程中将常规网络变压器改为接口带有共模抑制作用的网络变压器，此种变压器示意图如下。
图2 带有共模抑制作用的网络变压器RJ45接口的NC空余针脚一定要采用BOB-smith电路设计，以达到信号阻抗匹配，抑制对外干扰的作用，经过测试，BOB-smith电路能有10个dB左右的抑制干扰的效果。
网络变压器虽然带有隔离作用，但是由于变压器初次级线圈之间存在着几个pF的分布电容；为了提升变压器的隔离作用，建议在变压器的次级电路上增加对地滤波电容，如电路图上C4-C7，此电容取值5Pf~10pF。
在变压器驱动电源电路上，增加LC型滤波，抑制电源系统带来的干扰，如电路图上L1、C1、C2、C3，L1采用磁珠，典型值为600Ω/100MHz，电容取值0.01µF~0.1µF。
百兆以太网的设计中，如果在不影响通讯质量的情况，适当减低网络驱动电压电平，对于EMC干扰抑制会有一定的帮助；也可以在变压器次级的发送端和接收端差分线上串加10Ω的电阻来抑制干扰。
（2）电路防雷设计要点：为了达到IEC61000-4-5或GB17626.5标准，共模2KV，差摸1KV的防雷测试要求，成本最低的设计方案就是变压器初级中心抽头通过防雷器件接地，电路图上的D1可以选择成本较低的半导体放电管，但是要注意“防护器件标称电压要求大于等于6V；防护器件峰值电流要求大于等于50A；防护器件峰值功率要求大于等于300 W。
基于单片机的串口转以太网设计
基于单片机的串口转以太网设计摘要：随着计算机通信技术和网络技术的发展,在嵌入式系统中集成以太网口实现与其它计算机设备之间的高速数据传输就显得尤为重要。
本文结合以太网接口芯片W5500的主要特点、芯片引脚定义、内部寄存器使用说明，设计了一款基于STM32芯片与W5500高速以太网控制芯片的嵌入式以太网系统，充分发挥了STM32 芯片的Cortex-M3 内核低成本低功耗的特性，同时该设计直接使用W5500固化的TCP/IP协议站，提高了系统的性能。
关键词：以太网以太网接口W5500芯片随着嵌入式系统与网络的密切关系和TCP-IP网络的迅速普及，TCP-IP网络在工业领域具有良好的应用前景。
与过去工业领域广泛使用的串行传输相比，TCP/IP连接器网络具有更宽的带宽、更快的传输速度、更远的传输距离和更广泛的通信服务等特点[1]。
由于TCP和IP通信环境的多样性，很难根据其基本IP环境自动纠正数据传输错误。
由于串行通信的传输方式容易受到普通模式的干扰，因此抗干扰能力差，传输容易出错。
在实际应用中，如果不超过最大传输长度，串行端口的最大传输速度为115200比特/秒[2]。
本文设计的以太网系统允许设备使用串口进行数据传输访问网络，包括串口通信、内置微控制器驱动程序、协议移植和服务器构建。
1系统硬件设计本系统设计采用STM32F103C8T6微控制器和W5500芯片搭建的网络系统，串口转网络硬件系统主要包括微处理器模块、以太网控模块、电源模块、电平转换、网口设计等。
其中，以太网芯片W5500与微控制器芯片STM32F103C8T6之间采用SPI接口，电源电路包含了微控制器芯片STM32F103C8T6所引出的两个串口。
2系统软件设计系统软件设计包含串口相关配置、TCP通信的实现、UDP通信的实现等。
由于W5500强化了协议，所以需要设计与套接字的接口。
这不仅简化了设计过程，还降低了微控制器的处理能力和系统资源的使用。
一种基于ARM的以太网串口服务器的设计
网络的发展 ， 其通信流量不 断地提高 ， 现在 Ｔ ＰＩ Ｃ／ Ｐ
网络中 １０ 已经成为标准配置 ， ０Ｍ 而且 １０ Ｍ 数据 ００
Ｉ， 持标 准 ｓｃｅ编程 等 优点 。 此之外 ， Ｕ 中 Ｐ支 ｏｋｔ 除 ＭＣ
ＤＰ ３４ Ｃ ８８８ Ｗ 为 核 心 的 转 换 系 统 ，把 从 串 口
据信息和通过温
设计 图。图中 Ｓ Ｌ ５ Ｅ的管脚 １２ ３ Ｔ Ｍ７Ｍ２ 、 和 分别与
主 芯片 的 ９ 、２和 ９ 管脚 相连 ， 而构 成温 度 监控 ３９ １ 从 电路 。
（ 江西财经大学软件与通信工程学院， 江西 南 昌 ３ ０ １ ） ３ ０３
（ ｃ ｏ ｌ ｆ ｏ ｔ ｒ ＆ Ｃ ｍ ｎｃｔ ｎ ｎ ｉｅ ｒ ｇ Ｊ ｎ ｘ Ｕｎｖ ｒ ｔ ｆ ｉａｃ ｎ ｃ ｎ ｍｉ ， Ｓ ｈ ｏ ｆ ｅ ｏ Ｓ ｗａ ｏ ｍｕ ｉ ｉ ｇｎ ｅ ｎ ， ａｇ ｉ ｉｅｓ ｙｏ Ｆｎ ｎ ｅ ｄＥ ｏ ｏ ｃ ａｏ Ｅ ｉ ｉ ｉ ａ ｓ
关键词 ： 串口服 务器 ；Ｔ ２ １７ Ｃ ６ 嵌 入 式系统 ； Ｃ ／ ｕ ＯＯＳＩ Ｓ Ｍ３Ｆ ０Ｖ Ｔ ； Ｔ ＰＩ Ｃ ／ ．Ｉ Ｐ； Ｉ
中图分 类号 ：Ｐ ６ ． Ｔ ３８ ５ 文献标识 码 ： Ａ 文章 编号 ：６ １ ７ ２ ２ １ ）５０ ４ ．６ １７ ． ９ （ ０ ２ ０ ．２ ８０ ４ Ａｂ ｔ ｃ ： ｈｓ ａ ｅ ｕｓ ｏｗ ｒ ｉｄｏ ｗ ｃ ｓ ｈ曲 ｐ ｒ ｒ ｎ ｅＥｈ ｒｅ ｓｒ ｌ ｅｖｒｄｓ ｎｏ ｅ ｓｒ ｔＴ ｉ ｐ ｐ ｒ ｔ ｆｒ ａｄａｋｎ ｆ ｏ ｏ ｔ ｉ ｅｆ ｍａ ｃ ｔｅ ｔ ｅ ａ ｓｒｅ ｅｉ ｆ ｈ ａ ｐ ｌ ， ｏ ｎ ｉ ｇ ｔ
以太网接口PCB设计经验分享
以太网口PCB布线经验分享目前大部分32位处理器都支持以太网口。
从硬件的角度看，以太网接口电路主要由MAC 控制器和物理层接口（Physical Layer，PHY）两大部分构成，目前常见的以太网接口芯片，如LXT971、RTL8019、RTL8201、RTL8039、CS8900、DM9008等，其内部结构也主要包含这两部分。
一般32位处理器内部实际上已包含了以太网MAC控制，但并未提供物理层接口，因此，需外接一片物理层芯片以提供以太网的接入通道。
常用的单口10M/100Mbps高速以太网物理层接口器件主要有RTL8201、LXT971等，均提供MII接口和传统7线制网络接口，可方便的与CPU接口。
以太网物理层接口器件主要功能一般包括：物理编码子层、物理媒体附件、双绞线物理媒体子层、10BASE-TX编码/解码器和双绞线媒体访问单元等。
下面以RTL8201为例，详细描述以太网接口的有关布局布线问题。
一、布局1、RJ45和变压器之间的距离应当尽可能的缩短.2、RTL8201的复位信号Rtset信号（RTL8201 pin 28）应当尽可能靠近RTL8021,并且，如果可能的话应当远离TX+/-,RX+/-, 和时钟信号。
3、RTL8201的晶体不应该放置在靠近I/O端口、电路板边缘和其他的高频设备、走线或磁性元件周围.4、RTL8201和变压器之间的距离也应该尽可能的短。
为了实际操作的方便，这一点经常被放弃。
但是，保持Tx±, Rx±信号走线的对称性是非常重要的，而且RTL8201和变压器之间的距离需要保持在一个合理的范围内，最大约10~12cm。
5、Tx+ and Tx- (Rx+ and Rx-) 信号走线长度差应当保持在2cm之内。
二、布线1、走线的长度不应当超过该信号的最高次谐波(大约10th)波长的1/20。
例如： 25M的时钟走线不应该超过30cm，125M信号走线不应该超过12cm (Tx±, Rx±)。
太网口的设计防护方案常用的以太网接口为10100Base-TX
以太网口的设计防护方案
常用的以太网接口为 10/100Base-TX 10/100Base-2和10/100Base-5
以太网口在室内走线，若设备采用的以太网不采用屏蔽电缆，而且安装尺寸大于50米，宜考虑对以太网口进行电路保护设计。
（在实际工作中，设备的以太网口连接电缆可能出户走线，会穿越防雷分区的LPZ0区，LPZ0区是受到直接雷击的高危险区，同时电缆上会感应很大的雷电磁脉冲，以太网连接电缆出到户外，必须在设备接口设计防雷保护电路进行保护）具体线路如下：
说明：
1.该方案前级保护器件选用三级气体放电管B3D090L，主要对共模进行防护。
2.后级采用TVS管SLVU2.8-4,主要进行差模防护。
SLVU2.8-4 (TVS) 器件的特点：
1.能够进行两对平衡线的差模保护,即一个网口(收,发)只用一个器件;
2.节电容很低最大为8pF.
3.具有一定的通流容量,最大承受24A(8/20us)冲击电流,能够满足500V的浪涌测试要求;
4.箝位动作电压低为3V. 在冲击电流作用下残压最大不超过15V,能够保证网口的安全;
5.器件封装为SO-8,占用PCB面积很小;
电阻的选取：
中间电阻选用 2.2欧, 起退耦作用,使前后两级保护电路能够相互配合.电阻值要保证信号传输的前提下尽可能选大.防雷性能会更好.电阻值不能小于2.2欧。
该电路能够达到差模3KA的8/20us 冲击电流量级，能完全满足接口防雷要求。
加上防雷保护电路后，插入损耗小于0.3dB，对100M的以太网传输信号质量影响很小，能够保证10/100Base-T以太网接口传输距离100米以上。
深圳市浪拓电子技术有限公司。
RJ45以太网接口EMC设计方案
电磁兼容设计平台（EDP）应用案例——以太网口以太网接口EMC 设计方案一、接口概述RJ45 以太网接口是目前应用最广泛的通讯设备接口，以太网口的电磁兼容性能关系到通讯设备的稳定运行。
赛盛技术应用电磁兼容设计平台（EDP）软件从接口原理图、结构设计，线缆设计三个方面来设计以太网口的EMC 设计方案。
二、接口电路原理图的EMC设计本方案由电磁兼容设计平台（EDP）软件自动生成百兆以太网接口2KV 防雷滤波设计图 1百兆以太网接口2KV 防雷滤波设计接口电路设计概述：本方案从 EMC 原理上，进行了相关的抑制干扰和抗敏感度的设计；从设计层次解决 EMC 问题；同时此电路兼容了百兆以太网接口防雷设计。
本防雷电路设计可通过 IEC61000-4-5 或 GB17626.5 标准，共模 2KV，差摸 1KV 的非屏蔽平衡信号的接口防雷测试。
电路 EMC 设计说明：（1）电路滤波设计要点：为了抑制 RJ45接口通过电缆带出的共模干扰，建议设计过程中将常规网络变压器改为接口带有共模抑制作用的网络变压器，此种变压器示意图如下。
电磁兼容设计平台（EDP）应用案例——以太网口图 2带有共模抑制作用的网络变压器RJ45接口的 NC空余针脚一定要采用 BOB-smith 电路设计，以达到信号阻抗匹配，抑制对外干扰的作用，经过测试， BOB-smith 电路能有 10 个 dB 左右的抑制干扰的效果。
网络变压器虽然带有隔离作用，但是由于变压器初次级线圈之间存在着几个pF 的分布电容；为了提升变压器的隔离作用，建议在变压器的次级电路上增加对地滤波电容，如电路图上 C4-C7，此电容取值5Pf~10pF。
在变压器驱动电源电路上，增加LC 型滤波，抑制电源系统带来的干扰，如电路图上L1、 C1、 C2、C3， L1 采用磁珠，典型值为600Ω/100MHz ，电容取值0.01 μ F~0.1。
μF百兆以太网的设计中，如果在不影响通讯质量的情况，适当减低网络驱动电压电平，对于 EMC 干扰抑制会有一定的帮助；也可以在变压器次级的发送端和接收端差分线上串加10Ω的电阻来抑制干扰。
设备网(DeviceNet)和工业以太网EtherNetIP的设计
实验指导说明书（一） 实验目的通过实验了解、熟悉设备网（DeviceNet）和工业以太网(EtherNet/IP)的设计、组态及操作，掌握数据通讯、OPC技术等概念。
（二） 实验内容z安装连接设备网。
z组态EtherNet/IP。
z添加 I/O模块及设备网扫描模块。
z离线/在线组态设备网。
z通过以太网、设备网分别实现控制程序的上传下载，实现互锁控制。
z通过DDE/OPC方式实现控制器与应用程序（如Excel）的数据交互。
（三） 实验设备硬件：z设备网（DeviceNet）网线、网络连接器z设备网扫描模块1769-SDN、设备网接口模块1761-NET-DNI、1203-GK5 z变频器1336PlusⅡz开关电源（24V）z16口交换机z以太网EtherNet/IP网线z MicroLogix1500、CompactLogix L32E及若干数字、模拟I/O模块软件：z RSLogix5000z RSLogix500z RSNetWorx for DeviceNetz RSLinxz BOOTP-DHCP Serverz Microsoft Excel（四） 网络系统结构示意图MAC ID=62MAC ID=02 MAC ID=06 MAC ID=07 MAC ID=11（五） 实验步骤一硬件平台搭建二串口通信组态1 说明RSLinx软件是在Microsoft操作系统下建立工厂所有通信方案的工具。
它为A-B应用软件，如RSLogix5/500、RSView32、RSBatch、PLC-5A.I.系列、Ladder Logistics以及Panel Builder等软件之间建立起通信联系。
RSLinx的Advance DDE 接口支持处理器与MMI（Man-Machine Interface）和组件软件间进行通信，也可与DDE兼容软件，如Microsoft Excel 、Access 及其它用户定制的DDE引用通信。
以太网的EMC设计
以太网电接口采用UTP的EMC设计指导书目 录前 言 (4)1范围和简介 (5)1.1范围 (5)1.2简介 (5)1.3关键词 (5)2规范性引用文件 (5)3术语和定义 (6)4UTP（非屏蔽网线）的介绍 (6)510/100BASE-T、1000BASE-T以太网电接口的共模噪声 (7)610/100/1000BASE-T以太网电接口电路设计 (7)6.110/100/1000BASE-T以太网电接口原理图设计 (7)6.1.1网口变压器集成在连接器里的网口电路原理图 (8)6.1.2网口变压器集成在连接器里的网口电路原理图 (8)6.1.3网口指示灯电路原理图 (9)6.1.4带滤波的10/100BaseT以太网口电路原理图 (10)6.1.5带滤波的1000BaseT以太网口电路原理图 (11)6.210/100/1000BASE-T以太网电接口PCB布局、布线 (12)6.2.1网口变压器没有集成在连接器里的网口电路PCB布局、布线规则126.2.2采用一体化连接器的网口电路PCB布局、布线规则 (15)6.2.3其它的布局、布线建议78结论: (22)9附录： (24)10参考文献 (26)前言本规范的其他系列规范：无与对应的国际标准或其他文件的一致性程度：无规范代替或作废的全部或部分其他文件：无与其他规范或文件的关系：无与规范前一版本相比的升级更改的内容：如果是升级规范，则一定要在此处详细描述本版本相对于上一版本更改的内容，如果是第一次制定，则填写“第一版，无升级更改信息”。
本规范由XX部门提出。
本规范主要起草和解释部门：本规范主要起草专家：格式（部门：姓名(工号)、姓名(工号)，部门：姓名(工号)、姓名(工号)......）本规范主要评审专家： 格式（部门：姓名(工号)、姓名(工号)，部门：姓名(工号)、姓名(工号)......）本规范批准部门：XX部门本规范所替代的历次修订情况和修订专家为：10/100/1000BASE-T以太网口采用UTP网线的EMC设计指导书1范围和简介1.1范围本规范规定了10/100 BASE-TX、1000 BASE-TX以太网口采用UTP网线的EMC电路设计，用以保证10/100 BASE-TX、1000 BASE-TX以太网口具有良好的EMC性能，使用UTP就能满足系统的EMC要求。
以太网EMC接口电路设计及PCB设计
以太网EMC接口电路设计及PCB设计我们现今使用的网络接口均为以太网接口，目前大部分处理器都支持以太网口。
目前以太网按照速率主要包括10M、10/100M、1000M三种接口，10M应用已经很少，基本为10/100M所代替。
目前我司产品的以太网接口类型主要采用双绞线的RJ45接口，且基本应用于工控领域，因工控领域的特殊性，所以我们对以太网的器件选型以及PCB设计相当考究。
从硬件的角度看，以太网接口电路主要由MAC（Media Access Controlleroler）控制和物理层接口（Physical Layer，PHY）两大部分构成。
大部分处理器内部包含了以太网MAC控制，但并不提供物理层接口，故需外接一片物理芯片以提供以太网的接入通道。
面对如此复杂的接口电路，相信各位硬件工程师们都想知道该硬件电路如何在PCB上实现。
下图1以太网的典型应用。
我们的PCB设计基本是按照这个框图来布局布线，下面我们就以这个框图详解以太网有关的布局布线要点。
图1 以太网典型应用1.图2网口变压器没有集成在网口连接器里的参考电路PCB布局、布线图，下面就以图2介绍以太网电路的布局、布线需注意的要点。
图2 变压器没有集成在网口连接器的电路PCB布局、布线参考a)RJ45和变压器之间的距离尽可能的短，晶振远离接口、PCB边缘和其他的高频设备、走线或磁性元件周围，PHY层芯片和变压器之间的距离尽可能短，但有时为了顾全整体布局，这一点可能比较难满足，但他们之间的距离最大约10~12cm，器件布局的原则是通常按照信号流向放置，切不可绕来绕去；b)PHY层芯片的电源滤波按照要芯片要求设计，通常每个电源端都需放置一个退耦电容，他们可以为信号提供一个低阻抗通路，减小电源和地平面间的谐振，为了让电容起到去耦和旁路的作用，故要保证退耦和旁路电容由电容、走线、过孔、焊盘组成的环路面积尽量小，保证引线电感尽量小；c)网口变压器PHY层芯片侧中心抽头对地的滤波电容要尽量靠近变压器管脚，保证引线最短，分布电感最小；d)网口变压器接口侧的共模电阻和高压电容靠近中心抽头放置，走线短而粗（≥15mil）；e)变压器的两边需要割地：即RJ45连接座和变压器的次级线圈用单独的隔离地，隔离区域100mil以上，且在这个隔离区域下没有电源和地层存在。
基于STC单片机的网络接口设计
方式 。通过软件可以设置网卡的Ｉ地址 、网关地址 、子网掩码等 ，并 Ｐ 且可以设定串口波特率。
１ Ｚ 一 Ｔ ＮＥ １ 模块介绍 ０
Ｚ Ｅ １Ｔ 一款嵌入式 以太网 串口数据转换模 块 ，它 内部集成 Ｎ －０ 是 了Ｔ Ｐ Ｐ Ｃ ｆ 协议栈 ，用于串口与以太网之 间的数据传输。该系列模块可 ｌ 用 于串口设备与Ｐ 机之间 ，或 者多个串 口设备之 间的远 程通信 。利 Ｃ 用它可 以轻松实现 嵌入式设 备的网络 功能。Ｚ Ｅ ｌＴ Ｎ — 【 模块 结构如 图 ｌ
２ Ｚ 一 ０ 与单片机的连接 电路设计 ＮＥ １ Ｔ
Ｚ Ｅ １Ｔ ￣ 的接 口分为两部分 ，如图２ Ｎ － ０４块 ＇ 所示 。一是模块 与门禁 系统 的串行接 口，另一是 模块与Ｐ 机 的以太网接 口。在 本系统 串口 Ｃ 转以太网接 口的设计中只需要用到图ｌ 方括号 中的六根引脚 ：Ｅ Ｘ 、 Ｔ ＋ Ｅ Ｘ 、Ｅ Ｘ＋ Ｅ Ｘ 及Ｒ Ｄ、 Ｘ Ｔ 一 Ｒ 、 Ｒ 一 Ｘ Ｔ Ｄ，若需要信号灯的指示功能也可 以连接Ｌ Ｄ Ｉ Ｌ Ｄ＿ Ｅ ＿ ，其他引脚均可悬空。 Ｅ ＿ 、 Ｅ ． 和Ｌ Ｄ ３ ２
存储开销小 ， 从而满足嵌入式系统的要求。Ｔ Ｐ Ｐ Ｃ ｆ 网络环境下的应 用 ｌ 程 序 是 通过 网 络 编 程 界面 ， 即 套接 字 ｆ ｃｅ 实 现 的 ，Ｗｉ ｏ ｓ Ｓ ｋｔ ｏ ） ｎ ｗ ｄ Ｓｃｅ ｏ ｋｔ 规范是 一套开 放的 、支持 多种 协议的Ｗｉ ｏ ｓ ｎ ｗ 下的网络 编程接 ｄ 口。在本 系统 中 ，通信 程序是基 于Ｔ Ｐ Ｐ Ｃ ｎ 开发的 ，Ｐ 机与下位机 的 ｃ 通信采用Ｗｉ ｏ ｓ ｎ ｗ 套接字 方式 ，也即ｓ ｃ ｅ 进行通信编程 。本 系统 ｄ ０ ｋ涞 采用了面向连接的协议 （ ｔａ Ｓ ｋｔ Ｓｒ ｍ ｏ ｅ ）。 ｅ ｃ Ｓ ｅｍ Ｓ ｋ ｔ ￣ 使 用Ｔ Ｐ￣ ，在服 务器端 的开 发流程 如 图 ｔａ ｏ ｅ 作 ｒ ｃ ￣ Ｃ ｔ议 ４ 所示 ：
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
6 Copyright (C) 2008 Reserved by ASIX Electronics Corporation
AX88180 Gigabit Ethernet Controller Application Design Note
4 Copyright (C) 2008 Reserved by ASIX Electronics Corporation
AX88180 Gigabit Ethernet Controller Application Design Note
1. Introduction
ASIX Electronics provides some cost-effective and highly integrated embedded Ethernet controllers that support generic processor interface (local bus interface or Non-PCI) or SRAMlike interface that are commonly used in embedded system applications. The following URL provides detailed online resource of ASIX Electronics single port embedded Ethernet solutions: (Refer to /products.php?op=ProductList&PLine=65.) This Application Design Note applies specifically to the following Gigabit Ethernet controller, namely, AX88180. AX88180 -- High-Performance Non-PCI 32-bit 10/100/1000M Gigabit Ethernet Controller This Application Design Note provides important information about external component selection, schematic design and PCB design/layout for designing with ASIX Electronics’ embedded Gigabit Ethernet controller. ASIX Electronics highly recommends that user read through this Design Note before starting hardware design on schematic capture and PCB layout.
AX88180 Gigabit Ethernet Controller Application Design Note
Revision History
Revision 1.00 1.01 Date 2008/08/15 2008/09/09 Description Initial Release 1. Update the reference circuits in Section 2, 3, 4 and 10.
9. EMI Considerations............................................................................18 10. ESD Considerations.........................................................................20
The following is the EEPROM reference circuit of AX88180 Non-PCI 32-bit 10/100/1000M Gigabit Ethernet application.
Note: 1. The AX88180 supports 16-bit data access serial EEPROM device such as 93C56 EEPROM. The 93C56 EEPROM is optional if the MAC address can be stored on the Flash memory of your embedded system. The other EEPROM setting can also be configured by AX88180 registers setting.
8-1. Improve the Cooling ....................17 8-2. Improve the Air Convection............................................................................17 8-3. Disable the on-chip regulator ..........................................................................17
AX88180 Gigabit Ethernet Controller Application Design Note
AX88180 Gigabit Ethernet Controller Application Design Note
Revision 1.01 Sep. 9th, 2008
1 Copyright (C) 2008 Reserved by ASIX Electronics Corporation
3 Copyright (C) 2008 Reserved by ASIX Electronics Corporation
AX88180 Gigabit Ethernet Controller Application Design Note
Figures
Figure 1. Figure 2. Figure 3. Figure 4. Figure 5. Figure 6. Figure 7. Figure 8. Figure 9. Figure 10. Figure 11. Clock Source from Gigabit PHY RGMII Interface Reference Connection................................... 7 Clock Source from Oscillator RGMII Interface Reference Connection........................................ 7 An Example of 4-Layer PCB Design .......................................................................................... 11 Typical Chassis/Digital Ground Planes for Single RJ-45 with Integrated Magnetic................... 12 Typical Chassis/Digital Ground Planes for Separated RJ-45 and Magnetic................................ 12 Typical Digital/Analog Power Planes for Single RJ-45 with Integrated Magnetic ..................... 13 Typical Digital/Analog Power Planes for Separate RJ-45 and Magnetic.................................... 13 An Example of AX88180 Power Pins and Decoupling Capacitors Circuits ............................... 14 Gigabit Ethernet MDI0±, MDI1±, MDI2±, and MDI3± Differential Pairs Layout..................... 15 AX88180 On-Chip Regulator Disabled Reference Circuit ......................................................... 17 An Example of Single RJ-45 Connector Magnetic Circuit for ESD Considerations .................. 20
5 Copyright (C) 2008 Reserved by ASIX Electronics Corporation
AX88180 Gigabit Ethernet Controller Application Design Note
2. EEPROM Selection Considerations
2 Copyright (C) 2008 Reserved by ASIX Electronics Corporation
AX88180 Gigabit Ethernet Controller Application Design Note
Content
1. Introduction ..........................................................................................5 2. EEPROM Selection Considerations....................................................6 3. Crystal Selection Considerations.........................................................7 4. Ethernet Magnetic Selection Considerations .....................................9 5. 4-Layer PCB Design ...........................................................................11 6. Power and Ground Planes Considerations.......................................12 7. Ethernet Magnetic Layout Considerations ......................................15 8. Thermal Considerations.....................................................................17