数字电子技术讲义 第三章 组合逻辑电路
数字电子技术课件--第三章-组合逻辑电路
1
1
1
Ai
Bi
Ci-1
21
3. 集成全加器 双全加器
TTL：74LS183 CMOS：C661
VCC 2Ai 2Bi 2Ci-1 2Ci 2Si
VCC2A 2B 2CIn 2COn+1 2F
74LS183
1A 1B 1CIn 1F GND 1Ai 1Bi 1Ci-1 1Ci 1Si 地
VDD 2Ai 2Bi 2Ci-1 1Ci 1Si
与或式 C i A iB iC i- 1 A iB iC i- 1 A iB iC i- 1 A iB iC i- 1 18
全加器（Full Adder）
卡诺图
Si BC A 00 01 11 10
0
1
1
11
1
最简与或式
Ci BC A 00 01 11 10
0
1
1
111
圈 “ 1 ” S i A iB iC i- 1 A iB iC i- 1 A iB iC i- 1 A iB iC i- 1 C iA iB iA iC i- 1 B iC i- 1
输入变量：R（红） Y（黄） G（绿）
1 -- 亮 0 -- 灭
1 -- 有 输出变量： Z（有无故障） 0 -- 无
(2)卡诺图化简
YG
R 00 01 11 10
ZRYGRY 0 1
1
RGYG 1
111
列真值表
RYG Z 0001 0010 0100 0111 1000 1011 1101 1111
C3
超前进位电路
A3 B3
CI Σ
S3
A2 B2
CI Σ
S2
数字电子技术基础3
1．根据设计题目要求，进行逻辑抽象，确定 输入变量和输出变量及数目，明确输出变量 和输入变量之间的逻辑关系。
2．将输出变量和输入变量之间的逻辑关系 （或因果关系）列成真值表。
3．根据真值表写出逻辑函数，并用公式法和
4. 选用小规模集成逻辑门电路或中规模的 常用集成组合逻辑电路或可编程逻辑器件 构成相应的逻辑函数。具体如何选择，应 根据电路的具体要求和器件的资源情况来 决定。
• 例：8线-3线优先编码（74LS148） （设I7 优先权最高…I0优先权最低）
• 由逻辑电路图可得到输出表达式为
Y2 (I4 I5 I6 I7 ) S
Y1 (I7 I6 I3I4I5 I2I4I5) S Y0 (I7 I5I6 I3I4I6 I1I2I4I6 ) S
YS I 0 I1I 2 I 3 I 4 I 5 I 6 I 7 S
YEX (I0 I1 I2 I3 I4 I5 I6 I7 ) S
附加输出信号的状态及含意义
YS
YEX
状态
1 1 不工作
《数字电子技术基础》 电子课件
第三章 组合逻辑电路
3.1概述
一、组合逻辑电路的特点 1. 从功能上 2. 从电路结构上
任意时刻的输出仅 取决于该时刻的输入
信号组合
不含记忆（存储） 元件
二、逻辑功能的描述
x1
y1
x2
y2
组合逻辑电路
xn
ym
图3.1.1 组合逻辑电路的框图
输出与输入之间可以用如下逻辑函数来描述：
Y2 C D
Y1 B C D
Y3 D
Y2 C D
Y1 B C
Y0 A BC D
Y0 A B
《数字电子技术基础》第3章.组合逻辑电路PPT课件
3.4 典型组合逻辑电路及其应用
3.4.3 数据选择器
示意图数据选择器 （multiplexer，MUX）又 称多路选择器或多路开关， 是应用比较广泛的中规模 组合逻辑电路，尤其是电 子设计自动化技术发展成 熟的今天。
图3.4.19 数据选择器
3.4 典型组合逻辑电路及其应用
1.典型数据选择器
1）双4选1数据选择器74153
3.2.2 冒险现象的判断
1.代数法
2.卡诺图法
3.2 组合逻辑电路中的竞争冒险与消除方法
3.2.3 冒险现象的消除方法
1.增加冗余项
2.输出接滤波电容
3.增加选通信号
3.3 VHDL的顺序行为
3.3.1 进程语句
进程本身是并行行为，且存在于结构体中。进程内 部的语句要进入进程之后才能顺序执行。进入进程是靠敏 感信号发生变化的时候，称此时为“激活”进程。若敏感 信号同时激活多个进程，进程是按并行行为执行的。进程 语句的一般形式如下：
（1）第2号不能与第7号同时配用。 （2）第3号和第6号必须同时配用。 （3）同时用第4、9号时，必须配用11号。
请设计一个逻辑电路，在违反上述任何一个规定时，发出 报警指示信号。
解：（1）设置11种化学试剂为输入信号，2对应A，7对应B， 3对应C，6对应D，4对应E，9对应F和11对应G。设置F1、F2和F3 分别为违反3种规定的输出。
<进程标号> ：PROCESS<敏感信号表> <进程说明区> BEGIN <语句部分> WAIT ON<敏感信号表> ； UNTIL<条件表达式> ； WAIT FOR<时间表达式> ； END PROCESS;
数字电子技术讲义第三章组合逻辑电路
第三章 组合逻辑电路根据组合逻辑电路的不同特点，数字电路分成：组合逻辑电路（组合电路）时序逻辑电路（时序电路）组合逻辑电路的特点：任意时刻的输出仅仅取决于该时刻的输入，与电路原来状态无关。
()n i i A A A f F Λ21，=（i =1，2，…m ）3.1组合逻辑电路的分析组合逻辑电路的分析方法：1）由逻辑图写出各输出端的逻辑表达式2）化简和变换各逻辑表达式 3）列真值表 4）分析确定功能例： C B A L ⊕⊕=3.1.1 分析加法器 半加器真值表 (1)1位加法器 1）半加器不考虑由低位进位来的加法器B A A S ⊕==AB Co =2）全加器考虑低位进位的加法器CI B A CI AB CI B A BCI A S +++= 全加器真值表 CI B B A CI A CO ++=S “奇数个1时，S 为1”CI “两个以上1时，CI 为1”A(2)多位加法器1、并行相加串行进位的加法器例如：四位二进制数A 3 A 2A 1A 0和B 3 B 3 B 3 B 3相加CICO ΣCICO ΣCICO ΣCICO ΣCOS 1S 0S 2S 3A 0B 0A 1B 1A 2B 2A 3B 3每位进位信号作为高位的输入信号――串行进位故任一位的加法运算必须在低一位的运算完成后才能进行――速度慢 2、超前进位每位的进位只由加数和被加数决定，而与低位的进位无关。
1-⊕⊕=i i i i C B A S ()1-⊕+=i i i i i i C B A B A C3.1.2 分析数据选择器数据分配器：将公共数据线上的信号送往不同的通道 数据选择器：将不同通道的信号送往公共数据线74LS153为例：通过给定不同的地址代码，即可从4个输入数据中选出所要得输出 函数式：()()()()[]01130112011101101A A D A A D A A D A A D Y +++= 总结：1、数据选择器可将多通道输入的数据有选择的传送到输出端2、数据选择器还可作为一般的逻辑函数产生器，一个2n选一的数据选择器可以产生n 或少于n 个输入变量的逻辑函数3、构成逻辑函数产生器的关键是确定常量输入端的逻辑值。
数字电子技术 第3章 组合逻辑电路的分析和设计
3
组合逻辑电路的概念
YO1 Xi1 Xi2
Combina -tional Logic Circuit
YO2
Xin
YOm
4
组合逻辑电路的特性
⑴.组和逻辑电路可以 是多输入多输出逻 组和逻辑电路可以 辑电路； 辑电路； ⑵.输入变量只有“0”、“1”两种状态， 输入变量只有“ 、 两种状态， 输入变量只有 两种状态 因此n个输入变量有 种输入组和状态； 个输入变量有2 因此 个输入变量有 n种输入组和状态；
半价器电路符号
A A B
=1
S=A⊕B ⊕
S=A⊕B ⊕B B C=AB
C=AB
11
1.写出逻辑函数式 S=A ⊕ B C=AB
2.列出真值表 S-半加和数
A 0 0 1 1
B 0 1 0 1
S 0 1 1 0
C 0 0 0 1
C-进 位数
12
3.电路功能： 该电路可实现两个一位 二进制数相加功能，称为半 加器。
31
2.超前进位加法器
从图3.3.7上看到最终进位输出C4的产生 与两个因素有关: 1.本位数相加产生的进位， 2.低位进位的传输速度。 根据图3.3.6的进位输出原理，可以得到 超前进位加法器的前两位电路图（3.4.1）
32
图3.4.1
A1 B1 A0 B0
p1 g0 p0 C0
g1
S1
S0
14
2.设计举例： 下面用两个例子说明组合 逻辑电路的设计方法。
15
单输出组合逻辑电路的设计
例1：设计一个电路比较器。若两个4位二进制 数，A=A3A2A1A0和B=B3B2B1B0。 要求设计一组合逻辑电路对它们进行比较， 当两个数相同时，输出为‘1’，否则为‘0’
数字电子技术 第三章 组合逻辑电路.
输入变量：烟感A 、温感B，紫外线光感C； 输出变量：报警控制信号Y。 逻辑赋值：用1表示肯定，用0表示否定。
17
(2)列真值表； 把逻辑关系转换成数字表示形式；
真值表
Ａ ０ ０ ０ ０ １ １ １ １
Ｂ ０ ０ １ １ ０ ０ １ １
Ｃ ０ １ ０ １ ０ １ ０ １
Ｙ ０ ０ ０ １ ０ １ １ １
冒险：由于竞争的存在，使电路输出发生尖峰脉冲 的现象叫做冒险。
尖峰脉冲会使敏感的电路（如触发器）误动作， 因此，设计组合电路时要采取措施加以避免。
26
1. 竞争—冒险现象及其成因
静态时，Y 0
A
1 tpd A
& Y
Y=A A
动态，且tpd ≠0 时,Y=？
A A Y
tpd
tpd
结果，在t1—t2 时间内，电路 输出端产生了Y=1的尖峰脉冲，
Y
& & & &
A
B
C
D
10
[解] (1) 逐级写输出函数的逻辑表达式
W A AB AB B
Y X XD XD D
(2) 化简
X W WC WC C
W A AB AB B A B AB
X W C W C A B C AB C A BC ABC
Y X D X D ABC D ABC D ABC D ABC D ABCD ABCD ABCD ABCD
它不符合静态下Y= AA恒为 0 的逻辑关系。
t1t2
t3 t4
27
2、消除竞争冒险的方法
1) 修改逻辑设计
此方法是利用逻辑代数中的等式变换。在确保函 数值不变的条件下，对原逻辑函数式进行适当修改，以 消除竞争冒险。 如：
数字电子技术讲义第三章组合逻辑电路
第三章 组合逻辑电路根据组合逻辑电路的不同特点，数字电路分成：组合逻辑电路（组合电路）时序逻辑电路（时序电路）组合逻辑电路的特点：任意时刻的输出仅仅取决于该时刻的输入，与电路原来状态无关。
()n i i A A A f F 21，=（i =1，2，…m ）3.1组合逻辑电路的分析组合逻辑电路的分析方法：1）由逻辑图写出各输出端的逻辑表达式2）化简和变换各逻辑表达式 3）列真值表 4）分析确定功能例： C B A L ⊕⊕=3.1.1 分析加法器 半加器真值表 (1)1位加法器 1）半加器不考虑由低位进位来的加法器B A A S ⊕==2）全加器考虑低位进位的加法器CI B A CI AB CI B A BCI A S +++= 全加器真值表 CI B B A CI A CO ++=S “奇数个1时，S 为1”CI “两个以上1时，CI 为1”A(2)多位加法器1、并行相加串行进位的加法器例如：四位二进制数A 3 A 2A 1A 0和B 3 B 3 B 3 B 3相加CICO ΣCICO ΣCICO ΣCICO ΣCOS 1S 0S 2S 3A 0B 0A 1B 1A 2B 2A 3B 3每位进位信号作为高位的输入信号――串行进位故任一位的加法运算必须在低一位的运算完成后才能进行――速度慢 2、超前进位每位的进位只由加数和被加数决定，而与低位的进位无关。
1-⊕⊕=i i i i C B A S ()1-⊕+=i i i i i i C B A B A C3.1.2 分析数据选择器数据分配器：将公共数据线上的信号送往不同的通道 数据选择器：将不同通道的信号送往公共数据线74LS153为例：通过给定不同的地址代码，即可从4个输入数据中选出所要得输出 函数式：()()()()[]01130112011101101A A D A A D A A D A A D Y +++= 总结：1、数据选择器可将多通道输入的数据有选择的传送到输出端2、数据选择器还可作为一般的逻辑函数产生器，一个2n选一的数据选择器可以产生n 或少于n 个输入变量的逻辑函数3、构成逻辑函数产生器的关键是确定常量输入端的逻辑值。
数字电子技术讲义第三章组合逻辑电路
数字电子技术讲义第三章组合逻辑电路依照组合逻辑电路的不同特点，数字电路分成：组合逻辑电路〔组合电路〕时序逻辑电路〔时序电路〕组合逻辑电路的特点：任意时刻的输出仅仅取决于该时刻的输入，与电路原先状态无关。
()n i i A A A f F 21，=〔i =1，2，…m 〕3.1组合逻辑电路的分析组合逻辑电路的分析方法：1〕由逻辑图写出各输出端的逻辑表达式2〕化简和变换各逻辑表达式 3〕列真值表4〕分析确定功能例：C B A L ⊕⊕=3.1.1 分析加法器 半加器真值表 (1)1位加法器 1〕半加器不考虑由低位进位来的加法器 B A A S ⊕==A B BAB Co =2〕全加器考虑低位进位的加法器CI B A CI AB CI B A BCI A S +++= 全加器真值表 CI B B A CI A CO ++=S 〝奇数个1时，S 为1〞CI 〝两个以上1时，CI 为1〞A(2)多位加法器1、并行相加串行进位的加法器例如：四位二进制数A 3 A 2A 1A 0和B 3 B 3 B 3 B 3相加CICO ΣCICO ΣCICO ΣCICO ΣCOS 1S 0S 2S 3A 0B 0A 1B 1A 2B 2A 3B 3每位进位信号作为高位的输入信号――串行进位故任一位的加法运算必须在低一位的运算完成后才能进行――速度慢 2、超前进位00011011 0 1A BCI01011100011011 01A BCI 00100111每位的进位只由加数和被加数决定，而与低位的进位无关。
1-⊕⊕=i i i i C B A S ()1-⊕+=i i i i i i C B A B A C3.1.2 分析数据选择器数据分配器：将公共数据线上的信号送往不同的通道 数据选择器：将不同通道的信号送往公共数据线74LS153为例：通过给定不同的地址代码，即可从4个输入数据中选出所要得输出 函数式：()()()()[]01130112011101101A A D A A D A A D A A D Y +++= 总结：1、数据选择器可将多通道输入的数据有选择的传送到输出端2、数据选择器还可作为一样的逻辑函数产生器，一个2n 选一的数据选择器能够产生n 或少于n 个输入变量的逻辑函数3、构成逻辑函数产生器的关键是确定常量输入端的逻辑值。
《数字电子技术》第3章 组合逻辑电路
Y3 ≥1 I9 I8
Y3
I2I3I6I7
&
Y0 I1 I3 I5 I7 I9
I1I3I5I7I9
I9 I8
逻辑图
Y2
Y1
Y0
≥1
≥1
≥1
I7I6I5I4
I3I2
(a) 由或门构成
Y2
Y1
I1 I0 Y0
&
&
&
I7I6I5I4
I3I2
(b) 由与非门构成
A
消除竞争冒险
B
C
Y AB BC AC
2
& 1
1
3
&
4
&
5
≥1
Y
3.2 编码器
编码
将具有特定含义的信息编 成相应二进制代码的过程。
编码器(即Encoder)
实现编码功能的电路
被编 信号
编 码 器
编码器
二进制编码器 二-十进制编码器
二进制 代码 一般编码器
优先编码器 一般编码器 优先编码器
（1） 二进制编码器
A B F AB AB B
&
&
00
1
01
0
C
&
F &
10 11
0F AABA BC1 AB &
1
AAB BC AB
（4）分析得出逻辑功A能 A B B C AB
A =1
同或逻辑 AB AB B
F
F AB AB A☉B
3.1.3 组合逻辑电路的设计
组合逻辑电路的设计就是根据给出的实际逻 辑问题求出实现这一关系的逻辑电路。
数字电子技术基础简明教程课件第3章组合逻辑电路
逻辑门电路
01
02
03
简介
逻辑门电路是组合逻辑电 路的基本单元，用于实现 逻辑运算。
常用类型
包括与门、或门、非门、 与非门、或非门等。
工作原理
通过输入信号的组合，实 现特定的逻辑功能。
常用组合逻辑电路
01
02
03
04
编码器
将输入信号转换为二进制码的 电路。
译码器
将二进制码转换为输出信号的 电路。
易懂。
画逻辑图
根据化简后的逻辑表达 式，画出逻辑图，直观 地表示出电路的逻辑关
系。
组合逻辑电路的表示方法
逻辑函数表达式
用逻辑函数表达式表示电路的 逻辑关系，方便进行逻辑分析
和化简。
逻辑图
用逻辑图表示电路的逻辑关系 ，可以直观地看出电路的结构 和功能。
波形图
用波形图表示输入和输出信号 随时间变化的规律，有助于理 解电路的工作过程。
数据选择器
根据选择信号从多个输入信号 中选择一个输出信号的电路。
加法器
实现二进制加法的电路。
02
组合逻辑电路的分析
分析方法
列出真值表
根据输入变量的所有可 能取值组合，列出输出 函数的取值情况，形成
真值表。
写出逻辑表达式
根据真值表，利用逻辑 运算规则，写出输出函
数的逻辑表达式。
化简逻辑表达式
运用逻辑代数的基本定 律和运算规则，化简逻 辑表达式，使其更简洁
在通信系统中的应用
调制器
解调器
将低频信号调制到高频载波上，实现信号 的传输。
将调制后的高频信号解调为低频信号，实 现信号的还原。
编码器
译码器
将模拟信号转换为数字信号，便于传输和 处理。
电子课件《数字电子技术》3第3章 组合逻辑电路
1
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
1
0
1
1
1
1
1
表3-14 例真值表
（3）根据真值表，直接画卡诺图进 行化简，如图3-16所示。
图3-16 例的卡诺图
（4）写出最简表达式，并根据设计要求变换为与非—与非表 达式
Y AC AB BC ABBC AC
（5）根据与非—与非表达式画出逻辑电路图，如图3-17所示。
解：
（1）图中输入变量为A，B，C，D，输出变量为Y，中间各级异 或门的输出分别设为Y0，Y1和Y2，逐级写出逻辑函数式
Y0 A B
YY12
Y0 Y1
C D
Y Y2
整理后可得Y的逻辑表达式 Y ABCD
A
B
C
D
L
（2）由于Y的逻辑表达
0
0
0
0
0
式不能再化简，所以直
0
0
0
1
1
0
0
1
0
如图3-12（a）所示为同或运算组合电路；图3-12（b）所 示为同或门逻辑符号。
（a）同或运算组合电路
（b）同或门逻辑符号
图3-12 同或门组合电路及逻辑符号
如表3-11所示为同或门的真值表。
A
B
L
0
0
1
0
1
0
1
0
0
1
1
1
3.2 组合逻辑电路的分析 方法和设计方法
3.2.1 组合逻辑电路的 分析方法
5．工艺设计
为了将逻辑电路实现为具体的电路装置，还需要做一系列 的工艺设计工作，包括设计印刷电路板、机箱、面板、电源、 显示电路、控制开关等。最后还必须完成组装、调试。
数字电子技术基础_第3章_数字电子技术基础课件
练习：设计一个监视交通信号灯工作状态的逻辑电路。 正常情况下，红、黄、绿只有一个亮，否则视为故障 状态，发出报警信号，提醒有关人员修理。
S A B C 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0
Y 0 0 0 0 0 0 0 0 1 0 1 0 1 0 1 0
解：⑴ 逻辑抽象 ①输入、输出信号：输入信号是四个开关的状态， 输出信号是路灯的亮、灭。 ②设定变量用S表示总电源开关，用A、B、C表示安 装在三个不同地方的分开关，用Y表示路灯。 ③状态赋值：用0表示开关断开和灯灭，用1表示开 关闭合和灯亮。
（3-19）
④列真值表：由题意不难理解，一 般地说，四个开关是不会在同一时刻 动作的，反映在真值表中任何时刻都 只会有一个变量改变取值，因此按循 环码排列变量S、A、B、C的取值较好， 如右表所示。 ⑵ 进行化简 由下图所示Y的卡诺图可得
4. Y X D X D A B C D ABC D A BC D ABC D 功能说明：
出为 1，为偶数时输出为 0 — 检奇电路。 X W WC WC A B C D ABCD A BCD ABC D C
（3-8）
X W C W C AB C Y BC XD C ABC A X A B XD D W A AB 当输入四位代码中 1 的个数为奇数时输 AB B
②逻辑图：如下图所示。
Y ＝1 ＝1 &
A
B
C
S
（3-21）
数字电子技术第三章 组合逻辑电路
二进制译码器
常见的唯一地址译码器： 二—十进制译码器
显示译码器
代码变换器 将一种代码转换成另一种代码。
2线 - 4线译码器的逻辑电路 (分析）
例1 某火车站有特快、直快和慢车三种类型的客运列车进出， 试用两输入与非门和反相器设计一个指示列车等待进站的逻 辑电路，3个指示灯一、二、三号分别对应特快、直快和慢车。 列车的优先级别依次为特快、直快和慢车，要求当特快列车 请求进站时，无论其它两种列车是否请求进站，一号灯亮。 当特快没有请求，直快请求进站时，无论慢车是否请求，二 号灯亮。当特快和直快均没有请求， 而慢车有请求时，三号灯亮。
（1）列出功能表
输入
输出
（2）写出逻辑表达式
I0 I1 I2 I3 Y1 Y0 1 0000 0 ×1 0 0 0 1
Y1 = I2I3 +I3 Y0 = I1I2 I3 + I3
×× 1 0 1 0 ××× 1 1 1
（3）画出逻辑电路（略）
低
高
2 集成电路编码器
优先编码器CD4532的示意框图、引脚图
数字电路子基础
第三章 组合逻辑电路
3 组合逻辑电路
3.1小规模集成电路构成的组合电路 3.2中规模集成电路及应用 3.3组合逻辑电路中的竞争和冒险
关于组合逻辑电路
A =Z
B
1
C
=
L1
1
L2
组合逻辑电路的一般框图
A1 A2
L1 L2
组合逻辑电
An
路
Lm
结构特征:
Li = f (A1, A2 , …, An ) (i=1, 2, …, m)
1
C 1
& & Z
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第三章 组合逻辑电路根据组合逻辑电路的不同特点，数字电路分成：组合逻辑电路（组合电路）时序逻辑电路（时序电路）组合逻辑电路的特点：任意时刻的输出仅仅取决于该时刻的输入，与电路原来状态无关。
()n i i A A A f F Λ21，=（i =1，2，…m ）3.1组合逻辑电路的分析组合逻辑电路的分析方法：1）由逻辑图写出各输出端的逻辑表达式2）化简和变换各逻辑表达式 3）列真值表4）分析确定功能例：C B A L ⊕⊕=3.1.1 分析加法器 半加器真值表 (1)1位加法器 1）半加器不考虑由低位进位来的加法器B A A S ⊕==A B BAB Co =2）全加器考虑低位进位的加法器CI B A CI AB CI B A BCI A S +++= 全加器真值表 CI B B A CI A CO ++=S “奇数个1时，S 为1”CI “两个以上1时，CI 为1”A(2)多位加法器1、并行相加串行进位的加法器例如：四位二进制数A 3 A 2A 1A 0和B 3 B 3 B 3 B 3相加CICO ΣCICO ΣCICO ΣCICO ΣCOS 1S 0S 2S 3A 0B 0A 1B 1A 2B 2A 3B 3每位进位信号作为高位的输入信号――串行进位故任一位的加法运算必须在低一位的运算完成后才能进行――速度慢 2、超前进位00011011 0 1A BCI01011100011011 01A BCI 00100111每位的进位只由加数和被加数决定，而与低位的进位无关。
1-⊕⊕=i i i i C B A S ()1-⊕+=i i i i i i C B A B A C3.1.2 分析数据选择器数据分配器：将公共数据线上的信号送往不同的通道 数据选择器：将不同通道的信号送往公共数据线74LS153为例：通过给定不同的地址代码，即可从4个输入数据中选出所要得输出 函数式：()()()()[]01130112011101101A A D A A D A A D A A D Y +++= 总结：1、数据选择器可将多通道输入的数据有选择的传送到输出端2、数据选择器还可作为一般的逻辑函数产生器，一个2n 选一的数据选择器可以产生n 或少于n 个输入变量的逻辑函数3、构成逻辑函数产生器的关键是确定常量输入端的逻辑值。
可由导出的最小项或真值表获得。
3.1.3 分析多路分配器D A A D 010= D A A D 011= D A A D 012= A A D 013= A A D3.1.4 分析数值比较器 (1)1位数值比较器两个数AB 比较（A >B ，A <B ，A=B ）312A AB A Y =，A B A B A Y B A =+==⊙B ，B A Y =AB 1(A >B )2(A <B )3(A =B )(2)多位数值比较器由高位比较，若不相等则作为比较结果；若相等，在依次比较低位；当比较到最低位均相等则两数相等。
3.2 组合逻辑电路的设计组合逻辑电路设计的一般步骤：1)根据要求列出真值表2)由真值表写出表达式 3)简化和变换表达式 4)画出逻辑图例：三人简单表决电路，多数赞成，通过，灯亮；否则，灯不亮。
COMPA 0A 1A 2A 3B 3B 1B 0B 2A <BA =B A <B ><=Y (A >B )Y (A =B )Y (A <B )I (A <B )I (A =B )I (A >B )ABC3.2.1 设计编码器(1)普通编码器3位二进制编码器的设计 765476542I I I I I I I I Y =+++=763276321I I I I I I I I Y =+++=7531I I I I I I I I Y =+++=(2)二－十进制优先编码器（下图74LS147）00011011 0 1A BC 00100111012I I I I I I I I 102当编码器的多个输入端同时有效时，输出编码是按事先编好的次序输出的。
98642198643986598790I I I I I I I I I I I I I I I I I I I Y ++++++++= 98542985439869871I I I I I I I I I I I I I I I I Y +++++++= 9849859869872I I I I I I I I I I I I Y +++++++= 983I I Y +=3.2.2 设计译码器 1、二进制译码器的设计 3线－8线为例 真值表由真值表写出逻辑表达式：0120A A A Y =，0121A AA Y =，0122A A A Y =，0123A A A Y =，0124A A A Y =，0125A A A Y =， 0126A A A Y =，0127A A A Y =由逻辑表达式画出逻辑图（书54页） 2、二－十进制译码器 真值表（下页）由真值表写出逻辑表达式：01230A A A A Y =，01231A A A A Y =，01232A A A A Y =，01233A A A A Y =01234A A A A Y =，01235A A A A Y =，01236A A A A Y =，01237A A A A Y = 01238A A A A Y =，01239A A A A Y =由逻辑表达式画出逻辑图（书55页）3、七段字形显示译码器的设计数码显示器(数码管)：用来显示数字，文字或符号的器件 显示方式：字形重叠式－不同字符重叠 分段式－若干断发光的笔划组成点阵式－发光点阵组成按发光物质：半导体显示器－发光二极管荧光数码管－荧光粉 液体显示器－液晶 气体放电显示器－当将数码管所代表的数显示出来，须将数码经译码器译出，然后驱动点亮对应的段。
例：显示8421码的0010，对应的十进制数2，则应译码驱动使a,d,e,g 段点亮。
即：对应某一组数码，译码器应有确定的几个输出。
3.3 组合逻辑电路中的竞争和冒险以前所述的组合逻辑电路，设0=pd t ，实际上0≠pd t 。
由于由输入到输出，不同的路径所需时间不同，可能使逻辑电路产生错误输出，此现象称为竞争冒险。
3.3.1 产生竞争冒险原因LAA两个输入信号分别由两个路径在不同时刻到达的现象－竞争－由此而产生输出干扰脉冲的现象称为冒险。
C BC B AC L += 当A=B =1时，L 应为“1”与C 无关，但当01→=C 时，输出出现负跳变冒 险现象。
由上可知，当电路中存在由反相器产生的互补信号，且在互补信号的状态发生变化时可能出现冒险现象。
3.3.2 消除竞争冒险的方法 1、发现并消去互补变量()()C A B A F ++=当B=C =0时，A A F =变为BC B A AC F ++=消去A A2、增加乘积项C B AC L +=当A=B =1时，C C L +=变为AB C B AC L ++=3、接入滤波电容因为竞争冒险产生的输出跳变脉冲很窄，所以当电路工作速度不太高时，可在输出端并联电容（4～20u F ）使输出波形上升沿和下降沿变化较平缓。
A3.4用MSI 器件设计组合逻辑电路A BC CB C LAC AC B3.4.1 用数据选择器设计其他逻辑电路1、要实现的逻辑函数变量个数＝数据选择器地址输入端个数，直接实现。
例：用74LS153（双4选1）实现()B A B A B A F +=,解：输出函数为()()()()[]01130112011101101A A D A A D A A D A A D Y +++=， 则有：D 10=0，D 11=1，D 12=1，D 13=0，A 1=A ，A 0=B ，Y 1=F2、要实现的逻辑函数变量个数>数据选择器地址输入端个数，分离变量。
例：用74LS151（8选1）实现()AB C B A BC A C B A F ++=,, 解：()C AB ABC C B A BC A C B A F +++=,, 输出函数：ABC D C AB D C B A D C B A D BC A D C B A D C B A D C B A D Y 76543210+++++++=得：D 0=D 1=D 2=D 4=0，D 3=D 5=D 6=D 7=1例：用74LS153（双4选1）实现ABC C B A BC A C B A F +++= 解：F 的最小项表达式：C AB C B A C B A C B A F )()()()(+++= 选择器输出函数：()()()()[]01130112011101101A A D A A D A A D A A D Y +++= 则有：A 1=A ，A 0=B ，C D =10，D 11=1 ，D 12=0 ，D 13=C ，Y 1=F 3.4.2 用译码器设计其他逻辑电路 1、用译码器实现逻辑函数001230m A A A A Y ==，101231m A A A A Y ==，201232m A A A A Y ==301233m A A A A Y ==，401234m A A A A Y ==，501235m A A A A Y ==， 601236m A A A A Y ==，701237m A A A A Y ==，801238m A A A A Y ==，901239m A A A A Y ==A B C……………………………………………………………精品资料推荐…………………………………………………11例：用74LS138实现()BC C B A C B A F +=,, 解：()ABC BC A C B A C B A F ++=,,()731731,,m m m m m m C B A F =++=例：用74LS138实现一个多输出的组合逻辑电路，输出函数为：()ABC C B A C B A C B A C B A Y +++=,,1，()ABC C B A C AB BC A C B A Y +++=,,2解：()742174211,,m m m m m m m m ABC C B A C B A C B A C B A Y =+++=+++=()765376532,,m m m m m m m m ABC C B A C AB BC A C B A Y =+++=+++=2B 122、用译码器作多路分配器用74LS138实现多路分配器的功能。
解：3210120S S S A A A Y =，3210121S S S A A A Y =，3210122S S S A A A Y =，3210123S S S A A A Y =，3210124S S S A A A Y =，3210125S S S A A A Y =， 3210126S S S A A A Y =，3210127S S S A A A Y =D。