嵌入式课程设计概要

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

课程设计报告

课程名称:嵌入式课程设计

专业班级:自动化XXX1班 XXX号

学生姓名: XXXX 指导教师: XXX 完成时间: 2014年 6月 5 日

报告成绩:

智能汽车道闸控制系统的研发

1、设计要求

设计的智能汽车道闸控制系统就是物联网技术在实际生活中的一个应用,能够对进出车辆自动辨别以及自动控制汽车道闸,很好地解决了人为操作所带来的问题。

2、设计作用与目的

当今社会飞速发展,车辆越来越多,对车辆有效、安全的管理却逐渐成为一个越来越成为人们关注的话题。汽车道闸工作方式简单,却能有效的管理车辆进出,现在被越来越多小区、停车产、公司等都选作为管理车辆进出的一个平台。但人为的辨别和控制有时却很难做到安全、高效,偶尔的失误,却可能会给人们的安全带来隐患。

3、设计方案

本文研究主要内容是围绕两大技术展开,一是嵌入式系统,二是无线通信技术。主控制器设计中,以ARM Cortex-M3为内核的32位微处理器LM3S6965为基础,利用其自身所携带的串口模块、同步串行接U模块、以及以太网模块,进行实时控制和数据传输或TCP/IP网络通信。无线模块设计主要釆用了一个以8051为内核的CC2530单片机,用于建立基于IEEE802.15.4标准协议的通信。

4、系统硬件设计

4.1智能道闸控制系统的硬件组成

智能道闹控制系统的硬件设计主要包括ARM嵌入式基本系统、无线通信激励的设计、无线通信模块、串口 232模块、时钟模块和TCP/IP通信模块的硬件设计等。为了实现以上各模块的功能,以及高性能、低价格、设计方便等要求。本文采用在ARM嵌入式基本系统的基础上架构硬件平台,对各个模块的硬件电路进行独立设计。利用LM3S6965内置通用异步收发器(UART)模块配合RS232收发电路,实现RS232通信;同时利用LM3S6965内置以太网控制器模块配合自带隔离变压的RJ45网络接口构成网络通信电路;外设时钟芯片,并通过相关软件设计,实现系统时钟的实时性。利用PIC16F690单片机、高速MOSFET驱动器及125KHz

天线组成无线通信的激励源。CC2530拥有RF内核控制模拟无线电模块和休眠功能,配合外围的唤醒电路,可完成低功耗、长距离无线通信的要求。系统组成如图1所示。

图1能道闸控制系统組成

4.2、微处理器LIVI3S6965介绍

在设计主控制系统时,根据控制任务的复杂程度和可靠性、稳定性、精度等指标要求选择一种性价比合理的嵌入式芯片,所以本文选用了 LM3S6965这款基于ARMCortex-M3内核的芯片作为主控制器。

4.2.1、 LM3S6965的主要特点

LM3S6965—款基于ARM Cortex-M3的微控制器。ARM Cortex-M3处理器是从ARM7处理器系列中移植过来,为高性能、低成本、低功耗的平台提供一个满足小存储要求解决方案、简化管脚数、以及低功耗三方面要求的内核,与此同时,它还提供出色的计算性能和优越的系统中断响应能力。

LM3S6965它包括所有的16位Thumb指令集和基本的32位Thumb-2指令集架构,Cortex-M3处理器不能执行ARM指令集。Thumb-2在Thumb指令集架构(ISA)上进行了大量的改进,它与Thumb相比,具有更高的代码密度并提供16/32位指令的更高性能。非常适用于那些对存储器有限制或者需要较高代码密度的大批量生产的应用。

LM3S6965内部包含了技术需求中常用的接口。LM3S6965主要特点如下:

(1)32 位 ARM Cortex TM-M3 v7M 架构;

(2)50MHz操作频率;

(3)含有256KBFlash和64KB SRAM内部存储器;

(4)lO/lOOMbps以太网控制器,由完全集成的媒体访问控制(MAC)和网络物理(PHY)接口器件组成;

(5)4个通用定时器模块,每个提供2个16位定时器;

(6)看门狗定时器;

(7)通用DMA控制器;

(8)2个内部集成电路(I2C)模块、1个同步串行端口(SPI/SSP)模块以及3个通用异步收发(UART)模块;

(9)1个正交编码接口(QEI)、模数转化器、模拟比较器以及脉宽调试器(PWM)。

4.2.2 LM3S6965的内部结构

LM3S6965 一款基于ARM Cortex-M3的微控制器,该微控制器包念了

lO/lOOMbps以太网控制器、3个UART、4路模拟输入通道、1个同步串行端口(SPI/SSP)、2个I2C接口、1个QEI接口和6个脉宽调试输出端口。

4.3、主控制器的硬件设计

4.3.1、LM3S6965基本系统设计

LM3S6965包括有4个时钟源可供使用,它们分别为主振荡器、内部振荡器、内部30KHz振荡器和外部实时振荡器。内部振荡器频率是12MHz±30%,在上电复位过程中和上电复位之后使用的时钟源,软件以后可切换为另一种可用的时钟源。主振荡器在1MHz~8.192MHz的频率下操作,本系统使用外部6MHz的晶振,微处理器的工作频率可通过内部PLL单元提高。内部30KHZ振荡器与内部振荡器类似,它提供30KHz±30%的工作频率,主要用在深度睡眠的节电模式中。外部实时振荡器是提供一个低频率、精确的时钟基准,是休眠模块的一部分。

LM3S6965有5个复位源:RESET管脚复位、看门狗复位、上电复位(POR)、内部掉电复位(BOR)和软件启动复位。任何复位源可使芯片复位有效,一旦操作电压到达一个可使用的级别,则启动唤醒定时器。复位将保持有效直至外部的复位被撤除,振荡器开始运行。当计数经过了固定的时钟个数后,Flash控制器已完成其初始化。

本次设计采用了上电复位和手动复位相结合的方案,基本系统如图2所示。主要标明LM3S6965的各种类型电源和地线管脚的连接方式。需要注意的是,对于不同类型的电源和地,处理方式应有所不同,具体描述如表1所示。图2中主要标明LM3S6965内部各类外设接口与具体功能电路间的引脚连接,包括SPI通信、调试接口、UART通信、以太网通信、LCD接口、按键等功能电路。

图2 LM3S6965最小系统组成电路

相关文档
最新文档