基于AD9833的交流标准源设计
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
收稿日期： ２００８－ ０２－ ２６
感 器 的 电 表 校 验 ， 因 此 对ＡＤ９８３３产 生 的 正 弦 信 号， 经过滤波、功率放大， 再经过升压变压器 后， 即可使之达到所需的幅值， 并具有一定的负 载 能 力 ， 形 成 三 相 电 压 信 号 ； 对ＡＤ９８３３产 生 的 正 弦 信 号 ， 经 过Ｕ／Ｉ变 换 ， 功 率 放 大 后 ， 则 可 使 之达到一定的电流幅值， 并形成三相电流信号。
２
２００８．８ ｗｗｗ．ｅｃｄａ．ｃｎ
第１０卷 第８期 ２００８年８月
新特器件应用
Ｖｏｌ．１０ Ｎｏ．８ Ａｕｇ． ２００８
图３ ＤＤＳ芯片ＡＤ９８３３的原理框图
位值得到数字正弦信号， 然后将其输入到内部高 集 后 ， 反 馈 至 ＡＤｕＣ８４２ 参 考 基 准 进 行 比 较 ， 然
速ＤＡＣ， 再将产生的模拟正弦输出信号通过低通 后， 对输出信号进行控制， 从而保证了输出信号
ＡＤｕＣ８４２与ＡＤ９８３３的接口电路 （以控制两片 ＡＤ９８３３产 生Ａ相 电 压 、 电 流 信 号 为 例） 如 图２所 示 。 该 电 路 利 用ＡＤｕＣ８４２ 的Ｐ３．７ 口 作 为 ＳＣＬＫ串 行 时 钟 线 ， Ｐ３．６口 作 为ＳＤＡＴＡ串 行 数 据 线 ， Ｐ３．０￣ Ｐ３．５口分别作为２个ＡＤ９８３３子 模 块 的ＦＳＹＮＣ数 据 帧同步信号。以此模拟ＳＰＩ方式来控制ＡＤ９８３３。
除了硬件接口电路的合理设计之外， 在制作 印制电路板时， 还需要合理的布局布线， 以保证 硬 件 的 可 靠 性 。ＡＤ９８３３的 模 拟 部 分 电 路 和 数 字 部分电路分别布置在电路板的不同区域。布线 时 ， 在 靠 近ＡＤ９８３３的 地 方 应 将 模 拟 地 网 络 和 数 字地网络单点相连； 电源线路走线应尽量宽， 每 片ＡＤ９８３３的电源引脚都应配置一个０．１ μＦ的陶瓷 电容器和一个１０ μＦ的钽电容 器 作 退 耦 ， 并 应 靠 近ＡＤ９８３３放 置 以 抑 制 干 扰 ； 时 钟 源 部 分 铺 数 字
在经过后续的工业化设计和生产后， 本标准 源在应用于电表校准行业时， 比传统的校验台更 具有设备轻便、精度高、便于使用等优点。
表１ 测试结果列表
设定的相位值
六次测量所得相位值
相位不确定度
０°
０．３°，０．３５°，０．２６°，０．３°，０．３°，０．３°
０．１０４Hale Waihona Puke Baidu０３２０５
２０°
１９．７７°，１９．８１°，１９．７７°，１９．８６°，１９．８１°，１９．８１°
第 二 ， ＡＤ９８３３以１６位 字 为 一 个 单 元 ， 按 照 先 高 位 后 低 位 的 顺 序 接 收 数 据 ， 即 先 接 收Ｄ１５， 最后接收Ｄ０。而ＡＤｕＣ８４２是８位的单片机， 以８位
本设计在软件设定ＡＤ９８３３频率为工频５０ Ｈｚ 的条件下， 对Ａ相电压信号和电流信号设定了不 同的初始相位， 并对最终输出信号相位差进行六 次测量， 然后分析了其误差情况。测试使用的是 天 津 市 中 环 科 学 仪 器 公 司 的 ＨＧ４１８１ 数 字 相 位 计 ， 量程为－ １８０°￣＋１８０°， 最高精确度为０．１°， 分辨率 为０．０５°。所得测试数据如表１所列。
（２） 在ＦＳＹＮＣ为低 电 平 时 ， 连 续 加 载 多 个１６ 位 数 据 ， 该 方 式 仅 在 最 后 一 个 数 据 的 第 １６ 个
地给予保护， 以防止其辐射噪声对电路板其他部 ＳＣＬＫ的下降沿时将ＦＳＹＮＣ置高。
分 产 生 影 响 ； 从ＡＤ９８３３芯 片 下 面 走 数 字 线 路 会 耦 合 进 噪 声 ， 故 要 尽 量 避 免 ； 从ＡＤ９８３３芯 片 下 面走模拟线路能避免噪声耦合。
１
第１０卷 第８期 ２００８年８月
Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｍｐｏｎｅｎｔ ＆ Ｄｅｖｉｃｅ Ａｐｐｌｉｃａｔｉｏｎｓ
Ｖｏｌ．１０ Ｎｏ．８ Ａｕｇ． ２００８
图１ 三相交流标准源的结构原理框图
图２ ＡＤｕＣ８４２与ＡＤ９８３３的接口电路
号相位可以严格同步。设计时可用同一个晶振作 为 各 ＡＤ９８３３ 子 模 块 的 参 考 时 钟 源 。 各 ＡＤ９８３３ 子 模块的ＳＣＬＫ和ＳＤＡＴＡ信号由ＡＤｕＣ８４２统一控制。
２ 硬件电路设计
２．１ ＡＤｕＣ８４２主控单元
ＡＤＩ公司 的ＡＤｕＣ８４２是 一 种 基 于８０５２内 核 的 高性能单片机。它内部集成有６２ ｋＢ程序ＦＬＡＳＨ／ ＥＥ存储器， ４ｋＢ数据ＦＬＡＳＨ／ＥＥ存储器， ２３０４Ｂ片 上ＤＲＡＭ， 同时含有８路１２位ＡＤＣ， ２路１２位ＤＡＣ， 以 及 ＵＡＲＴ、 Ｉ２Ｃ、 ＳＰＩ 等 串 行 Ｉ／Ｏ功 能 。 ＡＤｕＣ８４２ 集强大的模拟与数字功能于一体， 并具有体积 小、功耗低、性价比高、便于控制等优势， 因 此， 本设计将其作为首选的主控芯片。
本设计将输出信号的幅值和相位信息同时采 证幅值精度。
图４ ＳＰＩ时序图
ｗｗｗ．ｅｃｄａ．ｃｎ ２００８．８
３
第１０卷 第８期 ２００８年８月
Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｍｐｏｎｅｎｔ ＆ Ｄｅｖｉｃｅ Ａｐｐｌｉｃａｔｉｏｎｓ
Ｖｏｌ．１０ Ｎｏ．８ Ａｕｇ． ２００８
字节为单位发送数据。因此， 在软件设计时， 要 先发送高８位数据， 再发送低８位数据。
由表１所测试数据可得， 该三相交流标准源 的相位差精度等级为０．０５， 相位差所对应的功率 因数精度等级为０．１。
５ 结束语
此交流标准源可应用于无功补偿系统， 该仪 器可校准无功补偿系统的数据采集部分， 可提供 具有可调相位差的三相电压信号和电流信号， 并 可模拟实际电网环境， 验证无功补偿系统的投切 模 块 功 能 。 此 外 ， 在 工 频５０ Ｈｚ下 ， 也 可 以 用 于 校准功率因数表和电能表。
２．２ ＡＤ９８３３子模块 ＡＤ９８３３是基于ＤＤＳ技术的一款低功耗、高精
度、可编程波形发生器。其原理框图如图３所示。 图中， 相位 累 加 器 在 每 个 时 钟ｆＭＣＬＫ到 来 时 ， 可 将 频率控制字所决定的相位增量累加一次， 计数大 于２Ｎ （Ｎ是相位累加器的位数） 则自动溢出。它可 由正弦查询表ＲＯＭ实现从相位幅值到正弦值的转 换。并可根据输入到正弦查询表ＲＯＭ地址上的相
第１０卷 第８期 ２００８年８月
新特器件应用
Ｖｏｌ．１０ Ｎｏ．８ Ａｕｇ． ２００８
基于ＡＤ９ ８ ３ ３ 的交流标准源设计
白滢， 黄光明， 徐慧平 （华中师范大学物理学院电信系， 湖北 武汉 ４３００７９）
摘 要： 给出了一种可严格控制相位差的三相交流标准源的设计实现方法， 介绍了以８０５２单 片机ＡＤｕＣ８４２为控制核心， 并基于ＤＤＳ芯片ＡＤ９８３３进行设计的实际应用接口电路。此交流标 准源精度高， 稳定度好， 可以方便地用于多种电表的实际校准。 关键词： 交流标准源； 相差可调； 电表校准； ＡＤ９８３３； ＡｄｕＣ８４２
本接口电路设计主要基于以下两点考虑： 一 是ＡＤ９８３３有３根串行接口线， 与ＳＰＩ、ＱＳＰＩ和ＤＳＰ 接口标准兼容， 因此， 用ＡＤｕＣ８４２的Ｉ／Ｏ模 拟ＳＰＩ 方 式 与ＡＤ９８３３进 行 通 讯 比 较 容 易 实 现 ， 而 且 控 制方便； 二是实现各相电压和对应相电流输出信
ｗｗｗ．ｅｃｄａ．ｃｎ ２００８．８
数据可依ＳＰＩ时序以１６位方式载入ＡＤ９８３３中， 其时序图如图４所示。载入有两种方式：
（１） 当ＦＳＹＮＣ引脚置低后， 在１６个ＳＣＬＫ的下 降 沿 把 数 据 送 到ＡＤ９８３３的 输 入 寄 存 器 ， 而 在 第 １６个ＳＣＬＫ的下降沿将ＦＳＹＮＣ置高 ， 但 在ＳＣＬＫ下 降沿到ＦＳＹＮＣ上升沿应有一段数据保持时间；
１ 基本工作原理
交流标准源的结构原理如图１所示。该系统 在 ＡＤｕＣ８４２ 控 制 下 ， ６ 路 直 接 数 字 频 率 合 成 （ＤＤＳ） 芯片ＡＤ９８３３可分别输出一定频率和相位值 的正弦信号。此６路信号经过变换处理之后， 可 以最终形成三相电压信号和三相电流信号。三相 电压信号的任意两相之间相位差为１２０°， 三相电 流信号与对应相电压信号之间的相位差可通过编 程严格控制。此标准源可应用于带电压、电流互
第三， ＦＳＹＮＣ引脚是使能引脚， 它采用电平 触发方式， 低电平有效。因此， 进行串行数据传 输时， ＦＳＹＮＣ引脚必须置低。
４ 测试结果
图５ 软件流程图
进 行 软 件 设 计 时 ， 首 先 应 注 意ＡＤ９８３３的 上 电。因为组件重启会把一些内部寄存器重设为０， 并给出一个模拟中值输出。因此， 为了防止 ＡＤ９８３３初始化时产生虚假的ＤＡＣ输出， ＲＥＳＥＴ必 须置１， 直到各组件准备好可以产生一个输出为 止 。ＲＥＳＥＴ不 会 重 新 设 置 频 率 、 相 位 和 控 制 寄 存 器。这些寄存器的值为用户设置的某个初始值。 但 开 始 产 生 输 出 时 ， ＲＥＳＥＴ必 须 置０。 在ＲＥＳＥＴ 置０之后８个ＭＣＬＫ周期后， 数据会出现 在ＤＡＣ输 出 端 。 这 样 就 能 同 步 各ＡＤ９８３３的 输 出 信 号 ， 以 保证各相信号之间的相位要求。
０ 引言
在相当长的时间里， 电表的校准都是依靠校 验台。传统的校验台通常由三相电源、调节设备 （包括幅值、相位、频率等参数的调节）、标准表、 台体 （包括变换量程的电压、电流互感器） 等组 成， 这样的校验台所需仪器众多， 体积庞大， 操 作不便。近年来， 国外一些著名仪器制造公司相 继推出一批新型多功能通用标准源。这些标准源 集多种激励源于一身， 可以校准多种通用测试仪 器， 但其价格偏高。为此， 本文给出采用ＤＤＳ技 术， 并以８０５２单片机为控制中心， 集交 流 电 压 、 交流电流、相位、频率、功率因数、有功功率、 无功功率等功能于一身， 一种交流标准源的设计 方法。该标准源是表源一体， 可用于电表校准系 统而无需标准表， 同时具有体积小、使用方便、 稳定度好、成本低廉等特点。
滤波器， 即可产生纯正的正弦波信号。
的幅值精度和相位精度。
ＡＤ９８３３是完全集成的ＤＤＳ电路， 它的外围电 路十分简单， 仅需１个外部参考时钟、１个低精度
３ 软件设计
电阻器和一些去耦电容就能产生０￣１２．５ ＭＨｚ的正 弦波。然后通过ＡＤｕＣ８４２的Ｉ／Ｏ口模 拟ＳＰＩ方 式 控 制 ， 就 可 实 现 所 需 的 功 能 。ＡＤ９８３３的 输 出 信 号 经 过 调 节 精 度 较 高 的 固 态 非 易 失 性 电 位 器 Ｘ９３１３ 的３１个电阻抽头， 即可实现３２级输出。
２．３ 电压电流信号放大模块
功率放大器的作用和要求是既要将正弦波信 号放大， 以提供足够的功率来带动负载， 又要使 产 生 的 附 加 相 移 尽 量 小 ， 以 使ＡＤ９８３３设 定 的 三 相电压电流信号的相位关系基本不变。
本设计采用第二种方式。其软件设计目标是 控 制 各ＡＤ９８３３， 以 产 生 所 需 频 率 、 相 位 、 幅 值 的 ＤＤＳ信 号 。 其 程 序 流 程 如 图 ５ 所 示 。 设 计 时 ， 应根据所设定的各相频率、初相位、幅值， 计算 出 对 应 于 各ＡＤ９８３３频 率 寄 存 器 、 相 位 寄 存 器 的 初值， 以及数字电位器Ｘ９３１３的抽头位置， 再分 别 写 入 各ＡＤ９８３３的 频 率 和 初 相 位 值 ， 之 后 ， 再 调整各数字电位器抽头位置， 并利用ＡＤｕＣ８４２片 内Ａ／Ｄ采集幅值， 从而实现幅值的闭环调节， 保
ＡＤ９８３３可 通 过 控 制 寄 存 器 确 定 输 出 信 号 类 型 （正弦波、方波、三角波、直流）， ２个２８位频 率 寄 存 器ＦＲＥＱ０ 和 ＦＲＥＱ１ 可 用 于 设 定 频 率 控 制 字 初 值ｋ， 以 决 定 输 出 信 号 频 率 （ｆｏｕｔ＝ｋｆｍｃｌｋ／２２８）； ２个 １２ 位 相 位 寄 存 器 可 通 过 设 定 相 位 初 值 Δｐｈａｓｅ 来 决 定输出信号的初始相位 （φ＝３６０×Δｐｈａｓｅ／２１２）。
０．１０５４０３９８５
２５°
２４．７４°，２４．７８°，２４．８２°，２４．８７°，２４．８２°，２４．８７°
感 器 的 电 表 校 验 ， 因 此 对ＡＤ９８３３产 生 的 正 弦 信 号， 经过滤波、功率放大， 再经过升压变压器 后， 即可使之达到所需的幅值， 并具有一定的负 载 能 力 ， 形 成 三 相 电 压 信 号 ； 对ＡＤ９８３３产 生 的 正 弦 信 号 ， 经 过Ｕ／Ｉ变 换 ， 功 率 放 大 后 ， 则 可 使 之达到一定的电流幅值， 并形成三相电流信号。
２
２００８．８ ｗｗｗ．ｅｃｄａ．ｃｎ
第１０卷 第８期 ２００８年８月
新特器件应用
Ｖｏｌ．１０ Ｎｏ．８ Ａｕｇ． ２００８
图３ ＤＤＳ芯片ＡＤ９８３３的原理框图
位值得到数字正弦信号， 然后将其输入到内部高 集 后 ， 反 馈 至 ＡＤｕＣ８４２ 参 考 基 准 进 行 比 较 ， 然
速ＤＡＣ， 再将产生的模拟正弦输出信号通过低通 后， 对输出信号进行控制， 从而保证了输出信号
ＡＤｕＣ８４２与ＡＤ９８３３的接口电路 （以控制两片 ＡＤ９８３３产 生Ａ相 电 压 、 电 流 信 号 为 例） 如 图２所 示 。 该 电 路 利 用ＡＤｕＣ８４２ 的Ｐ３．７ 口 作 为 ＳＣＬＫ串 行 时 钟 线 ， Ｐ３．６口 作 为ＳＤＡＴＡ串 行 数 据 线 ， Ｐ３．０￣ Ｐ３．５口分别作为２个ＡＤ９８３３子 模 块 的ＦＳＹＮＣ数 据 帧同步信号。以此模拟ＳＰＩ方式来控制ＡＤ９８３３。
除了硬件接口电路的合理设计之外， 在制作 印制电路板时， 还需要合理的布局布线， 以保证 硬 件 的 可 靠 性 。ＡＤ９８３３的 模 拟 部 分 电 路 和 数 字 部分电路分别布置在电路板的不同区域。布线 时 ， 在 靠 近ＡＤ９８３３的 地 方 应 将 模 拟 地 网 络 和 数 字地网络单点相连； 电源线路走线应尽量宽， 每 片ＡＤ９８３３的电源引脚都应配置一个０．１ μＦ的陶瓷 电容器和一个１０ μＦ的钽电容 器 作 退 耦 ， 并 应 靠 近ＡＤ９８３３放 置 以 抑 制 干 扰 ； 时 钟 源 部 分 铺 数 字
在经过后续的工业化设计和生产后， 本标准 源在应用于电表校准行业时， 比传统的校验台更 具有设备轻便、精度高、便于使用等优点。
表１ 测试结果列表
设定的相位值
六次测量所得相位值
相位不确定度
０°
０．３°，０．３５°，０．２６°，０．３°，０．３°，０．３°
０．１０４Hale Waihona Puke Baidu０３２０５
２０°
１９．７７°，１９．８１°，１９．７７°，１９．８６°，１９．８１°，１９．８１°
第 二 ， ＡＤ９８３３以１６位 字 为 一 个 单 元 ， 按 照 先 高 位 后 低 位 的 顺 序 接 收 数 据 ， 即 先 接 收Ｄ１５， 最后接收Ｄ０。而ＡＤｕＣ８４２是８位的单片机， 以８位
本设计在软件设定ＡＤ９８３３频率为工频５０ Ｈｚ 的条件下， 对Ａ相电压信号和电流信号设定了不 同的初始相位， 并对最终输出信号相位差进行六 次测量， 然后分析了其误差情况。测试使用的是 天 津 市 中 环 科 学 仪 器 公 司 的 ＨＧ４１８１ 数 字 相 位 计 ， 量程为－ １８０°￣＋１８０°， 最高精确度为０．１°， 分辨率 为０．０５°。所得测试数据如表１所列。
（２） 在ＦＳＹＮＣ为低 电 平 时 ， 连 续 加 载 多 个１６ 位 数 据 ， 该 方 式 仅 在 最 后 一 个 数 据 的 第 １６ 个
地给予保护， 以防止其辐射噪声对电路板其他部 ＳＣＬＫ的下降沿时将ＦＳＹＮＣ置高。
分 产 生 影 响 ； 从ＡＤ９８３３芯 片 下 面 走 数 字 线 路 会 耦 合 进 噪 声 ， 故 要 尽 量 避 免 ； 从ＡＤ９８３３芯 片 下 面走模拟线路能避免噪声耦合。
１
第１０卷 第８期 ２００８年８月
Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｍｐｏｎｅｎｔ ＆ Ｄｅｖｉｃｅ Ａｐｐｌｉｃａｔｉｏｎｓ
Ｖｏｌ．１０ Ｎｏ．８ Ａｕｇ． ２００８
图１ 三相交流标准源的结构原理框图
图２ ＡＤｕＣ８４２与ＡＤ９８３３的接口电路
号相位可以严格同步。设计时可用同一个晶振作 为 各 ＡＤ９８３３ 子 模 块 的 参 考 时 钟 源 。 各 ＡＤ９８３３ 子 模块的ＳＣＬＫ和ＳＤＡＴＡ信号由ＡＤｕＣ８４２统一控制。
２ 硬件电路设计
２．１ ＡＤｕＣ８４２主控单元
ＡＤＩ公司 的ＡＤｕＣ８４２是 一 种 基 于８０５２内 核 的 高性能单片机。它内部集成有６２ ｋＢ程序ＦＬＡＳＨ／ ＥＥ存储器， ４ｋＢ数据ＦＬＡＳＨ／ＥＥ存储器， ２３０４Ｂ片 上ＤＲＡＭ， 同时含有８路１２位ＡＤＣ， ２路１２位ＤＡＣ， 以 及 ＵＡＲＴ、 Ｉ２Ｃ、 ＳＰＩ 等 串 行 Ｉ／Ｏ功 能 。 ＡＤｕＣ８４２ 集强大的模拟与数字功能于一体， 并具有体积 小、功耗低、性价比高、便于控制等优势， 因 此， 本设计将其作为首选的主控芯片。
本设计将输出信号的幅值和相位信息同时采 证幅值精度。
图４ ＳＰＩ时序图
ｗｗｗ．ｅｃｄａ．ｃｎ ２００８．８
３
第１０卷 第８期 ２００８年８月
Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｍｐｏｎｅｎｔ ＆ Ｄｅｖｉｃｅ Ａｐｐｌｉｃａｔｉｏｎｓ
Ｖｏｌ．１０ Ｎｏ．８ Ａｕｇ． ２００８
字节为单位发送数据。因此， 在软件设计时， 要 先发送高８位数据， 再发送低８位数据。
由表１所测试数据可得， 该三相交流标准源 的相位差精度等级为０．０５， 相位差所对应的功率 因数精度等级为０．１。
５ 结束语
此交流标准源可应用于无功补偿系统， 该仪 器可校准无功补偿系统的数据采集部分， 可提供 具有可调相位差的三相电压信号和电流信号， 并 可模拟实际电网环境， 验证无功补偿系统的投切 模 块 功 能 。 此 外 ， 在 工 频５０ Ｈｚ下 ， 也 可 以 用 于 校准功率因数表和电能表。
２．２ ＡＤ９８３３子模块 ＡＤ９８３３是基于ＤＤＳ技术的一款低功耗、高精
度、可编程波形发生器。其原理框图如图３所示。 图中， 相位 累 加 器 在 每 个 时 钟ｆＭＣＬＫ到 来 时 ， 可 将 频率控制字所决定的相位增量累加一次， 计数大 于２Ｎ （Ｎ是相位累加器的位数） 则自动溢出。它可 由正弦查询表ＲＯＭ实现从相位幅值到正弦值的转 换。并可根据输入到正弦查询表ＲＯＭ地址上的相
第１０卷 第８期 ２００８年８月
新特器件应用
Ｖｏｌ．１０ Ｎｏ．８ Ａｕｇ． ２００８
基于ＡＤ９ ８ ３ ３ 的交流标准源设计
白滢， 黄光明， 徐慧平 （华中师范大学物理学院电信系， 湖北 武汉 ４３００７９）
摘 要： 给出了一种可严格控制相位差的三相交流标准源的设计实现方法， 介绍了以８０５２单 片机ＡＤｕＣ８４２为控制核心， 并基于ＤＤＳ芯片ＡＤ９８３３进行设计的实际应用接口电路。此交流标 准源精度高， 稳定度好， 可以方便地用于多种电表的实际校准。 关键词： 交流标准源； 相差可调； 电表校准； ＡＤ９８３３； ＡｄｕＣ８４２
本接口电路设计主要基于以下两点考虑： 一 是ＡＤ９８３３有３根串行接口线， 与ＳＰＩ、ＱＳＰＩ和ＤＳＰ 接口标准兼容， 因此， 用ＡＤｕＣ８４２的Ｉ／Ｏ模 拟ＳＰＩ 方 式 与ＡＤ９８３３进 行 通 讯 比 较 容 易 实 现 ， 而 且 控 制方便； 二是实现各相电压和对应相电流输出信
ｗｗｗ．ｅｃｄａ．ｃｎ ２００８．８
数据可依ＳＰＩ时序以１６位方式载入ＡＤ９８３３中， 其时序图如图４所示。载入有两种方式：
（１） 当ＦＳＹＮＣ引脚置低后， 在１６个ＳＣＬＫ的下 降 沿 把 数 据 送 到ＡＤ９８３３的 输 入 寄 存 器 ， 而 在 第 １６个ＳＣＬＫ的下降沿将ＦＳＹＮＣ置高 ， 但 在ＳＣＬＫ下 降沿到ＦＳＹＮＣ上升沿应有一段数据保持时间；
１ 基本工作原理
交流标准源的结构原理如图１所示。该系统 在 ＡＤｕＣ８４２ 控 制 下 ， ６ 路 直 接 数 字 频 率 合 成 （ＤＤＳ） 芯片ＡＤ９８３３可分别输出一定频率和相位值 的正弦信号。此６路信号经过变换处理之后， 可 以最终形成三相电压信号和三相电流信号。三相 电压信号的任意两相之间相位差为１２０°， 三相电 流信号与对应相电压信号之间的相位差可通过编 程严格控制。此标准源可应用于带电压、电流互
第三， ＦＳＹＮＣ引脚是使能引脚， 它采用电平 触发方式， 低电平有效。因此， 进行串行数据传 输时， ＦＳＹＮＣ引脚必须置低。
４ 测试结果
图５ 软件流程图
进 行 软 件 设 计 时 ， 首 先 应 注 意ＡＤ９８３３的 上 电。因为组件重启会把一些内部寄存器重设为０， 并给出一个模拟中值输出。因此， 为了防止 ＡＤ９８３３初始化时产生虚假的ＤＡＣ输出， ＲＥＳＥＴ必 须置１， 直到各组件准备好可以产生一个输出为 止 。ＲＥＳＥＴ不 会 重 新 设 置 频 率 、 相 位 和 控 制 寄 存 器。这些寄存器的值为用户设置的某个初始值。 但 开 始 产 生 输 出 时 ， ＲＥＳＥＴ必 须 置０。 在ＲＥＳＥＴ 置０之后８个ＭＣＬＫ周期后， 数据会出现 在ＤＡＣ输 出 端 。 这 样 就 能 同 步 各ＡＤ９８３３的 输 出 信 号 ， 以 保证各相信号之间的相位要求。
０ 引言
在相当长的时间里， 电表的校准都是依靠校 验台。传统的校验台通常由三相电源、调节设备 （包括幅值、相位、频率等参数的调节）、标准表、 台体 （包括变换量程的电压、电流互感器） 等组 成， 这样的校验台所需仪器众多， 体积庞大， 操 作不便。近年来， 国外一些著名仪器制造公司相 继推出一批新型多功能通用标准源。这些标准源 集多种激励源于一身， 可以校准多种通用测试仪 器， 但其价格偏高。为此， 本文给出采用ＤＤＳ技 术， 并以８０５２单片机为控制中心， 集交 流 电 压 、 交流电流、相位、频率、功率因数、有功功率、 无功功率等功能于一身， 一种交流标准源的设计 方法。该标准源是表源一体， 可用于电表校准系 统而无需标准表， 同时具有体积小、使用方便、 稳定度好、成本低廉等特点。
滤波器， 即可产生纯正的正弦波信号。
的幅值精度和相位精度。
ＡＤ９８３３是完全集成的ＤＤＳ电路， 它的外围电 路十分简单， 仅需１个外部参考时钟、１个低精度
３ 软件设计
电阻器和一些去耦电容就能产生０￣１２．５ ＭＨｚ的正 弦波。然后通过ＡＤｕＣ８４２的Ｉ／Ｏ口模 拟ＳＰＩ方 式 控 制 ， 就 可 实 现 所 需 的 功 能 。ＡＤ９８３３的 输 出 信 号 经 过 调 节 精 度 较 高 的 固 态 非 易 失 性 电 位 器 Ｘ９３１３ 的３１个电阻抽头， 即可实现３２级输出。
２．３ 电压电流信号放大模块
功率放大器的作用和要求是既要将正弦波信 号放大， 以提供足够的功率来带动负载， 又要使 产 生 的 附 加 相 移 尽 量 小 ， 以 使ＡＤ９８３３设 定 的 三 相电压电流信号的相位关系基本不变。
本设计采用第二种方式。其软件设计目标是 控 制 各ＡＤ９８３３， 以 产 生 所 需 频 率 、 相 位 、 幅 值 的 ＤＤＳ信 号 。 其 程 序 流 程 如 图 ５ 所 示 。 设 计 时 ， 应根据所设定的各相频率、初相位、幅值， 计算 出 对 应 于 各ＡＤ９８３３频 率 寄 存 器 、 相 位 寄 存 器 的 初值， 以及数字电位器Ｘ９３１３的抽头位置， 再分 别 写 入 各ＡＤ９８３３的 频 率 和 初 相 位 值 ， 之 后 ， 再 调整各数字电位器抽头位置， 并利用ＡＤｕＣ８４２片 内Ａ／Ｄ采集幅值， 从而实现幅值的闭环调节， 保
ＡＤ９８３３可 通 过 控 制 寄 存 器 确 定 输 出 信 号 类 型 （正弦波、方波、三角波、直流）， ２个２８位频 率 寄 存 器ＦＲＥＱ０ 和 ＦＲＥＱ１ 可 用 于 设 定 频 率 控 制 字 初 值ｋ， 以 决 定 输 出 信 号 频 率 （ｆｏｕｔ＝ｋｆｍｃｌｋ／２２８）； ２个 １２ 位 相 位 寄 存 器 可 通 过 设 定 相 位 初 值 Δｐｈａｓｅ 来 决 定输出信号的初始相位 （φ＝３６０×Δｐｈａｓｅ／２１２）。
０．１０５４０３９８５
２５°
２４．７４°，２４．７８°，２４．８２°，２４．８７°，２４．８２°，２４．８７°