DDS设计实验报告(DOC)

DDS设计实验报告实验名称：直接数字频率合成器

指导老师：花汉兵，姜萍

姓名：陈维兵

学号：114108000808

院系：能源与动力工程学院

目录

目录 (1)

摘要 (2)

正文

一、设计内容 (3)

二、设计原理 (3)

三、设计要求 (5)

四、设计思路以及部分电路图 (6)

五、实验感想 (16)

六、参考书目 (16)

摘要

本文介绍的是数字频率合成器（DDS）的设计以及其附加功能的拓展，附加功能有双通道显示、多波形显示、输出频率测量，另外，本文还介绍了一些在原有数字频率合成器的基础上做一些改进的想法和思路，虽然有的想法并没有实施，但是，作为一种参考也未尝不可。希望本文对读者有所帮助。

关键字：数字频率合成，附加功能，改进想法

Abstract

The page introduces the design of the Direct Digital Frequency Synthesizer , which shorts for DDS , and other new more additions of it , the additions includes double-rows vision , wave-patterns vision , measuring of the output frequency , what’s more , this page introduces many more thoughts of improving the system which has been made ,even though the thoughts have not been applied , still they are good references for we and you .Wishing it helpful to you.

Keywords: DDS ，addition of the system ，improving thoughts

一、设计内容

设计一个频率及相位均可控制的具有正弦和余弦输出的直接数字频率合成器（Direct Digital Frequency Synthesizer 简称DDFS或DDS）。

二、设计原理

（1）、概念

直接数字频率合成器（Direct Digital Frequency Synthesizer）是一种基于全数字技术，从相位概念出发直接合成所需波形的一种频率合成技术。

（2）、DDS的组成及工作原理

频率预置与调节电路

作用：实现频率控制量的输入；

不变量K被称为相位增量，也叫频率控制字。

累加器

相位累加器的组成= N位加法器+N位寄存器

相位累加器的作用：在时钟的作用下，进行相位累加

注意：当相位累加器累加满量时就会产生一次溢出，完成一个周期性的动作。

DDS的输出频率为：f0=f C K/2N

DDS输出的最低频率：K=1时，f C/2N

DDS输出的最高频率：Nyquist采样定理决定，即f C/2，

K的最大值为2N-1

结论：只要N足够大，DDS可以得到很细的频率间隔。

要改变DDS的输出频率，只要改变频率控制字K即可。

D/A转换器

D/A转换器的作用：把已经合成的正弦波的数字量转换成模拟量。

低通滤波器

D/A转换器的作用：滤除生成的阶梯形正弦波中的高频成分，将其变成光滑的正弦波。

频率和相位均可控制的具有正弦和余弦输出的DDS核心单元电路示意图如下图所示：

三、设计要求

（1）、基本要求

1、利用QuartusII软件和SmartSOPC实验箱实现DDS的设计；

2、DDS中的波形存储器模块用Altera公司的Cyclone系列FPGA

芯片中的RAM实现，RAM结构配置成212×10类型；

3、具体参数要求：频率控制字K取4位；基准频率f c=1MHz,由

实验板上的系统时钟分频得到；

4、系统具有使能功能；

5、利用实验箱上的D/A转换器件将ROM输出的数字信号转换为

模拟信号，能够通过示波器观察到正弦波形；

6、通过开关（实验箱上的Ki）输入DDS的频率和相位控制字，

并能用示波器观察加以验证；

（2）、部分提高要求

1、通过按键（实验箱上的S i）输入DDS的频率和相位控制字，以

扩大频率控制和相位控制的范围；(注意：按键后有消颤电路)

2、能够同时输出正余弦两路正交信号；

3、在数码管上显示生成的波形频率；

4、充分考虑ROM结构及正弦函数的特点，进行合理的配置，

提高计算精度；

5、设计能输出多种波形（三角波、锯齿波、方波等）的多功能波

形发生器；

6、基于DDS的AM调制器的设计；

7、自己添加其他功能。

四、设计思路以及部分电路图

（1）总体电路图

波形仿真图

（2）基准时钟频率的提供

我的目的是利用分频器将电源给出的48MHz频率分成800KHz 的基准时钟输入，这就需要有60分频的分频器，60=2*2*3*5，所以可以由两个2分频器、一个3分频器、一个5分频器级联而成。

2分频电路：

3分频电路：

5分频电路：

（3）加法器电路

改变频率控制字K[3]、K[2]、K[1]、K[0]，则会使得显示波形的频率发生改变，由输出频率公式f0=f C K/2N得，相位控制字K越大，则输出频率即波形频率会越大，这里我们需要四个开关分别作为输入，在改进的办法里，我们可以用一个四位二进制加法器作为输入，这样开关数可以由四个减少为一个，另外由此进行推广，可以设计出更高的输出频率，只需要改变加法器的个数即可，如，所以可以用两个十进制加法器设计出一个可以得到一百种输出频率的输出波形。