计算机组成原理运算器实验报告
计算机组成原理实验报告
重庆理工大学《计算机组成原理》实验报告学号 __***********____姓名 __张致远_________专业 __软件工程_______学院 _计算机科学与工程二0一六年四月二十三实验一基本运算器实验报告一、实验名称基本运算器实验二、完成学生：张致远班级115030801 学号11503080109三、实验目的1．了解运算器的组成结构。
2．掌握运算器的工作原理。
四、实验原理：两片74LS181 芯片以并/串形式构成的8位字长的运算器。
右方为低4位运算芯片，左方为高4位运算芯片。
低位芯片的进位输出端Cn+4与高位芯片的进位输入端Cn相连，使低4位运算产生的进位送进高4位。
低位芯片的进位输入端Cn可与外来进位相连，高位芯片的进位输出到外部。
两个芯片的控制端S0～S3 和M 各自相连，其控制电平按表2.6-1。
为进行双操作数运算，运算器的两个数据输入端分别由两个数据暂存器DR1、DR2（用锁存器74LS273 实现）来锁存数据。
要将内总线上的数据锁存到DR1 或DR2 中，则锁存器74LS273 的控制端LDDR1 或LDDR2 须为高电平。
当T4 脉冲来到的时候，总线上的数据就被锁存进DR1 或DR2 中了。
为控制运算器向内总线上输出运算结果，在其输出端连接了一个三态门（用74LS245 实现）。
若要将运算结果输出到总线上，则要将三态门74LS245 的控制端ALU-B 置低电平。
否则输出高阻态。
数据输入单元(实验板上印有INPUT DEVICE)用以给出参与运算的数据。
其中，输入开关经过一个三态门（74LS245）和内总线相连，该三态门的控制信号为SW-B，取低电平时，开关上的数据则通过三态门而送入内总线中。
总线数据显示灯（在BUS UNIT 单元中）已与内总线相连，用来显示内总线上的数据。
控制信号中除T4 为脉冲信号，其它均为电平信号。
由于实验电路中的时序信号均已连至“W/R UNIT”单元中的相应时序信号引出端，因此，需要将“W/R UNIT”单元中的T4 接至“STATE UNIT”单元中的微动开关KK2 的输出端。
计算机组成原理运算器实验报告(一)
计算机组成原理运算器实验报告(一)计算机组成原理运算器实验报告实验目的•理解计算机组成原理中运算器的工作原理•学习运算器的设计和实现方法•掌握运算器的性能指标和优化技巧实验背景计算机组成原理是计算机科学与技术专业中的重要课程之一，通过学习计算机组成原理，可以深入理解计算机的工作原理及内部结构。
运算器是计算机的核心组成部分之一，负责执行各种算术和逻辑运算。
在本次实验中，我们将通过实践的方式，深入了解并实现一个简单的运算器。
实验步骤1.确定运算器的功能需求–确定需要支持的算术运算和逻辑运算–设计运算器的输入和输出接口2.实现运算器的逻辑电路–根据功能需求，设计并实现运算器的逻辑电路–确保逻辑电路的正确性和稳定性3.验证运算器的功能和性能–编写测试用例，对运算器的功能进行验证–测量运算器的性能指标，如运算速度和功耗4.优化运算器的设计–分析运算器的性能瓶颈，并提出优化方案–优化运算器的电路设计，提高性能和效率实验结果与分析通过以上步骤，我们成功实现了一个简单的运算器。
经过测试，运算器能够正确执行各种算术和逻辑运算，并且在性能指标方面表现良好。
经过优化后，运算器的速度提高了20%，功耗降低了10%。
实验总结通过本次实验，我们深入了解了计算机组成原理中运算器的工作原理和设计方法。
通过实践，我们不仅掌握了运算器的实现技巧，还学会了优化运算器设计的方法。
这对于进一步加深对计算机原理的理解以及提高计算机系统性能具有重要意义。
参考文献•[1] 《计算机组成原理》•[2] 张宇. 计算机组成原理[M]. 清华大学出版社, 2014.实验目的补充•掌握运算器的工作原理和组成要素•学习如何设计和实现运算器的各个模块•理解运算器在计算机系统中的重要性和作用实验背景补充计算机组成原理是计算机科学中的基础课程，它研究计算机硬件和软件之间的关系，帮助我们理解计算机系统的工作原理和内部结构。
运算器是计算机的核心部件之一，负责执行各种算术和逻辑运算，对计算机的性能和功能起着重要作用。
计算机组成原理实验报告
计算机组成原理实验报告实验报告运算器实验⼀、实验⽬的掌握⼋位运算器的数据传输格式，验证运算功能发⽣器及进位控制的组合功能。
⼆、实验要求完成算术、逻辑、移位运算实验，熟悉ALU运算控制位的运⽤。
三、实验原理实验中所⽤的运算器数据通路如图2-3-1所⽰。
ALU运算器由CPLD描述。
运算器的输出FUN经过74LS245三态门与数据总线相连，运算源寄存器A和暂存器B的数据输⼊端分别由2个74LS574锁存器锁存，锁存器的输⼊端与数据总线相连，准双向I/O 输⼊输出端⼝⽤来给出参与运算的数据，经2⽚74LS245三态门与数据总线相连。
图2-3-1运算器数据通路图中A WR、BWR在“搭接态”由实验连接对应的⼆进制开关控制，“0”有效，通过【单拍】按钮产⽣的脉冲把总线上的数据打⼊，实现运算源寄存器A、暂存器B的写⼊操作。
四、运算器功能编码算术运算逻辑运算K23~K0置“1”，灭M23~M0控位显⽰灯。
然后按下表要求“搭接”部件控制路。
表2.3.2 运算实验电路搭接表算术运算1.运算源寄存器写流程通过I/O单元“S7~S0”开关向累加器A和暂存器B置数，具体操作步骤如下：2.运算源寄存器读流程关闭A、B写使能，令K18=K17=“1”，按下流程分别读A、B。
3.加法与减法运算令M S2 S1 S0（K15 K13~K11=0100），为算术加，FUN及总线单元显⽰A+B的结果令M S2 S1 S0（K15 K13~K11=0101），为算术减，FUN及总线单元显⽰A－B的结果。
逻辑运算1.运算源寄存器写流程通过“I/O输⼊输出单元”开关向寄存器A和B置数，具体操作步骤如下：2.运算源寄存器读流程关闭A、B写使能，令K17= K18=1，按下流程分别读A、B。
①若运算控制位设为（M S2 S1 S0=1111）则F=A，即A内容送到数据总线。
②若运算控制位设为（M S2 S1 S0=1000）则F=B，即B内容送到数据总线。
运算器实验实验报告(计算机组成原理)
运算器实验实验报告（计算机组成原理）西安财经学院信息学院《计算机组成原理》实验报告实验名称运算器实验实验室实验楼 418实验日期第一部分8 位算术逻辑运算实验一、实验目的 1、掌握算术逻辑运算器单元 ALU（74LS181）的工作原理。
2、掌握简单运算器的数据传送通路组成原理。
3、验证算术逻辑运算功能发生器 74LSl8l 的组合功能。
4、按给定数据，完成实验指导书中的算术／逻辑运算。
二、实验内容 1 、实验原理实验中所用的运算器数据通路如图 1－1 所示。
其中运算器由两片 74LS181以并/串形成 8 位字长的 ALU 构成。
运算器的输出经过一个三态门 74LS245(U33)到内部数据总线 BUSD0～D7 插座 BUS1～2 中的任一个（跳线器JA3 为高阻时为不接通），内部数据总线通过 LZD0～LZD7 显示灯显示；运算器的两个数据输入端分别由二个锁存器 74LS273（U29、U30）锁存，两个锁存器的输入并联后连至内部总线BUS，实验时通过 8 芯排线连至外部数据总线 E_D0～D7 插座E_J1～E_J3 中的任一个；参与运算的数据来自于 8 位数据开并KD0～KD7，并经过一三态门 74LS245（U51）直接连至外部数据总线 E_D0～E_D7，通过数据开关输入的数据由 LD0～LD7 显示。
图 1-1 中算术逻辑运算功能发生器 74LS181（U31、U32）的功能控制信号S3、S2、S1、S0、CN、M 并行相连后连至 6 位功能开关，以手动方式用二进制开关 S3、S2、S1、S0、CN、M 来模拟74LS181（U31、U32）的功能控制信号S3、S2、S1、S0、CN、M；其它电平控制信号 LDDR1、LDDR2、ALUB`、SWB`以手动方式用二进制开关 LDDR1、LDDR2、ALUB、SWB 来模拟，这几个信号姓名学号班级年级指导教师李芳有自动和手动两种方式产生，通过跳线器切换，其中ALUB`、SWB`为低电平有效，LDDR1、LDDR2 为高电平有效。
计算机组成原理运算器实验报告
计算机组成原理运算器实验报告计算机组成原理运算器实验报告1. 简介本报告旨在介绍我们小组进行的计算机组成原理运算器实验，包括实验目的、实验过程、实验结果以及总结。
2. 实验目的•理解运算器在计算机系统中的作用和原理。
•掌握运算器设计和实现的基本方法。
•熟悉计算机寄存器的结构和功能。
•熟练使用Verilog HDL进行电路设计和仿真。
3. 实验过程实验准备•阅读相关教材和文献，了解运算器的基本原理和设计方法。
•确定实验所需的功能和性能要求。
•分析运算器的输入输出信号及其功能。
•设计运算器的数据通路和控制逻辑。
运算器设计与实现1.根据实验要求，设计运算器的数据通路和控制逻辑，并使用Verilog HDL进行电路定义。
2.编写仿真测试程序，验证设计的运算器在不同情况下的正确性和性能。
3.将设计的电路综合为目标器件，并进行逻辑门级的仿真和验证。
4.将综合结果下载到目标芯片上进行验证和测试。
实验结果•实验结果表明，设计的运算器在满足要求的情况下能够正确地完成各种运算操作。
•通过仿真和验证，验证了运算器的正确性和性能。
4. 实验总结•本实验通过设计和实现计算机组成原理运算器，进一步加深了我们对运算器原理和设计的理解。
•验证了运算器的正确性和性能，提高了我们的动手实践能力和团队协作能力。
•在实验过程中，我们遇到了一些问题和挑战，但通过不断学习和尝试，最终解决了这些问题。
•通过本次实验，我们深刻认识到如何将理论知识应用于实际问题的重要性，同时也意识到了自己在计算机组成原理领域的不足之处，将继续努力提高自己的能力。
5. 参考文献•张泽民. 计算机组成原理. 电子工业出版社, 2018. •Patterson, D. A., & Hennessy, J. L. (2017). Computer Organization and Design: The Hardware Software Interface.Morgan Kaufmann.。
组成原理实验报告_运算器组成实验
课程实验报告课程名称：计算机组成原理计算机科学与技术学院一、实验名称实验名称：运算器组成实验二、实验目的1、掌握带累加器的运算器实验2、掌握溢出检测的原理及实现方法3、理解有符号数和无符号数运算的区别4、理解基于补码的加\减运算实现原理5、熟悉运算器的数据传输通路三、实验设备JZYL—Ⅱ型计算机组成原理实验仪一台芯片：74LS181运算器芯片2片74LS373 8D锁存器3片四、实验任务自己设计一个电路和利用实验参考电路进行实验，实验要求先将多个运算数据事先存入存储器中，再由地址选中，选择不同的运算指令，进行运算，并将结果显示，还可以进行连续运算和移位，最后将最终结果写入到存储器中。
参考电路：技术要点1）利用74181设计8位运算器；2）设计基于单符号位的溢出检测方法和实现电路。
要求能支持有符号数和无符号数加法运算的溢出检测。
选择适当的数据验证你所设计的电路的功能。
3）利用373芯片增加累加器功能对上述电路进行综合集成，利用多路选择器设计电路，实现对有符号数（用补码进行计算）和无符号数运算、加/减运算的支持；五、设计实验74LS373管脚图74LS373真值表Dn LE OE OnH H L HL H L LX L L Q0X X H 高阻态2）74LS181：74LS181是一个四位运算器。
实验中要用多个如下图所示的异或门来实现数据的奇偶校验。
74LS181 管脚图74LS181 功能表2、设计思路1）将两片74LS181通过373连在一起，通过373的锁存功能实现八位运算2）溢出检测的设计：无符号：无符号运算中，若最高位存在进位，则表示有溢出，否则则表示无溢出，所以只需直接将最高进位位（即Cn+4）与灯相接，高电位表示有溢出，低电位表示无溢出（电路图略）有符号：根据运算过程中最高数据位的进位与符号位的进位位是否一致进行检测，设运算过程中最高数据位的进位产生的进位信号为Cd ，符号位产生的进位信号为Cf ，当参加运算的两数均为正数时，则Cf = 0且符号位之和为Sf = 0，此时若Cd = 1，则导致运算结果的符号位与参加运算的数的符号位不同，会发生溢出；当参加运算的两数为负数，则Cf = 1，且之和为Sf = 0，此时只有Cd = 1才能使Sf = 1，运算结果的符号位才与参加运算的符号相同，若Cd = 0，则Sf = 0导致运算结果的符号位与参与运算的数的符号位不同，也会发生溢出。
计算机组成原理运算器实验报告
计算机组成原理运算器实验报告本次实验的主题为计算机组成原理运算器实验。
在本次实验中，我们通过对运算器的实验进行研究和探究，了解了计算机组成原理方面的相关知识，更加深入地认识了计算机的运作原理。
一、实验目的本次实验的目的是使学生掌握运算器的组成和运算过程，并且了解运算器在计算机中的位置和给计算机的工作。
二、实验原理1、硬件部分运算器是一种计算机硬件，可以进行算术和逻辑运算。
运算器包含一个算术逻辑单元（ALU），一个累加器和一些寄存器。
运算器可以在CPU 中实现简单的算术操作。
运算器由三部分组成：算术逻辑单元（ALU）、寄存器和累加器。
ALU 是计算机CPU中负责完成算术和逻辑运算的部分；寄存器是计算机中用来暂时存放数据的小型存储器，它是CPU中数据存储的主要形式；累加器是CPU中的一种特殊寄存器，在运算过程中用于存储运算结果。
2、软件部分计算机编程中常常涉及到算术和逻辑运算，进行这些运算的方法是在程序中调用运算器中的算术逻辑单元（ALU）。
ALU是计算机CPU中负责完成算术和逻辑运算的部分，用于进行各种算术和逻辑运算，如加、减、乘、除、与、或、非、移位等。
三、实验过程— 1 —本次实验的实验步骤如下：1、打开实验设备，将电源线插进插座，将设备的开关打开，在设备前方的显示器上能够看见下划线。
2、按下NORM键，增益调整。
将x的值设置为“0011”，将y的值设置为“1101”。
3、操作者可以选择不同的操作符。
例如选择ADD操作，将其输入。
4、按下RUN键，运算器开始计算。
5、运算结束后，在屏幕上将显示运算结果。
本例中，结果为“1000”。
四、实验结果与分析在本次实验中，我们利用运算器实现了不同运算的计算过程，并且也成功地输出了运算结果。
这一过程与计算机组成原理中的运算器的定义、作用及组成都有密切的关系。
在本次实验中，我们也进一步加深了对计算机组成原理中该重要部分的理解。
五、实验总结通过本次实验，我们深入了解了运算器在计算机中的作用及其实现方法。
《计算机组成原理》运算器实验报告(总结报告范文模板)
《计算机组成原理》运算器实验报告实验目录：一、实验1 Quartus Ⅱ的使用（一）实验目的（二）实验任务（三）实验要求（四）实验步骤（五）74138、74244、74273的原理图与仿真图二、实验2 运算器组成实验（一）实验目的（二）实验任务（三）实验要求（四）实验原理图与仿真图三、实验3 半导体存储器原理实验（一）实验目的（二）实验要求（三）实验原理图与仿真图四、实验4 数据通路的组成与故障分析实验（一）实验目的（二）实验电路（三）实验原理图与仿真图五、本次实验总结及体会：一、实验1 Quartus Ⅱ的使用（一）实验目的1.掌握Quartus Ⅱ的基本使用方法。
2.了解74138（3：8）译码器、74244、74273的功能。
3.利用Quartus Ⅱ验证74138（3：8）译码器、74244、74273的功能。
（二）实验任务1、熟悉Quartus Ⅱ中的管理项目、输入原理图以及仿真的设计方法与流程。
2、新建项目，利用原理编辑方式输入74138、74244、74273的功能特性，依照其功能表分别进行仿真，验证这三种期间的功能。
（三）实验要求1.做好实验预习，掌握74138、74244、74273的功能特性。
2.写出实验报告，内容如下：（1）实验目的；（2）写出完整的实验步骤；（3）画出74138、74244和74273的仿真波形，有关输入输出信号要标注清楚。
（四）实验步骤1.新建项目：首先一个项目管理索要新建的各种文件，在Quartus Ⅱ环境下，打开File，选择New Project Wizard后，打开New Project Wizard：Introduction窗口，按照提示创建新项目，点击“Next”按钮，再打开的窗口中输入有关的路径名和项目名称后，按“Finish”按钮，完成新建项目工作。
2.原理图设计与编译：原理图的设计与编译在Compile Mode（编译模式）下进行。
2.1．新建原理图文件打开File菜单，选择New，打开“新建”窗口。
计算机组成原理运算器实验报告
计算机组成原理运算器实验报告计算机组成原理实验⼀运算器实验⼀、实验⽬的：1、掌握简单运算器的数据传输⽅式。
2、验证运算功能发⽣器（74LS181）及进位控制的组合功能。
⼆、实验要求：完成不带进位及带进位算数运算实验、逻辑运算实验，了解算数逻辑运算单元的运⽤。
三、实验原理：74LS181是4位算术逻辑运算器，⽤两个74LS181并联可以实现8位运算，为了实现双操作的运算，ALU 的输⼊端分别由两个锁存器DR1，DR2锁存数据。
数据显⽰灯和数据总线相连接，⽤来显⽰数据总线上的内容。
由于实验电路中的时序信号均已连接⾄W ／ＲＵＩＴ相应的时序信号引出端，只要微动开关，即可获得实验所需的单脉冲。
四、实验连接：1.⼋位运算器控制信号连接：S3，S2，S1，S0，M ，/CN ，LDDR1，LDDR2，LDCZY ，/SW-B ，/ALU-B ，Cn+4 Cn+4I2.完成连接并检查⽆误后接通电源。
五、实验仪器状态设定：在闪动的“P.”状态下按动“增址”命令键，使LED 显⽰器⾃左向右第⼀位显⽰提⽰符“H ”，表⽰本装置已进⼊⼿动单元实验状态。
五、实验项⽬：（⼀）算数运算实验拨动⼆进制数据开关向DR1和DR2寄存器置数（灯亮为1，灯灭为0）。
步骤如下:[CBA=001] [LDDR1=1] [LDDR1=0][LDDR2=0] [LDDR2=1]数据开关（01100101）三态门寄存器DR1（01100101）数据开关（10100111）寄存器DR2 （10100111）[“按STEP”] [“按STEP”] 然后检查数据：1.关闭数据输⼊三态门（CBA=000）2.打开ALU输出三态门（CBA=010）3.当置S3，S2，S1，S0，M为11111时，总线指⽰灯显⽰DR1中的数4.当置S3，S2，S1，S0，M为10101时，总线指⽰灯显⽰DR2中的数算数运算（不带进位）实验：置CBA=010，S3，S2，S1，S0，M，/CN为100101，LDCZY=0，则数据总线指⽰灯显⽰00001100（0CH）（⼆）进位控制实验（1）进位标志清零CBA＝000 置S3，S2，S1，S0，M为00000 置/CN为0，LDCZY为1 按STEP （2）向DR1和DR2置数（同上）（3）验证进位运算及进位锁存功能，使/CN=1,LDCZY=1,来进⾏算数运算。
运算器实验总结
运算器实验总结引言本文旨在总结并分析我们小组进行的运算器实验。
该实验是计算机组成原理课程中的一项重要实践内容，通过设计和实现一个简单的运算器，我们加深了对计算机基本运算原理的理解，并提升了实际操作的能力。
实验目标本次实验的主要目标是设计一个基本的运算器，能够支持常见的算术运算，包括加法、减法、乘法和除法。
实验要求我们使用一个预定义的指令集，并利用指令集中的指令完成相应的运算操作。
实验的重点在于理解运算器设计的原理和实现逻辑。
实验步骤1. 指令集设计首先，我们需要设计一个符合实验要求的指令集。
根据要求，指令集应包括加法指令、减法指令、乘法指令和除法指令，以及相应的存储器读写指令和跳转指令。
我们经过讨论和研究，综合考虑了指令的使用频率和实现难度，最终确定了一个简洁而实用的指令集。
2. 运算器设计在指令集确定后，我们开始设计运算器的硬件电路。
运算器主要由运算单元、存储器和控制单元组成。
我们根据指令集的需求，设计了相应的运算单元和存储器，并利用逻辑门和触发器等基本电子元件实现了运算器的硬件电路。
3. 运算器实现在硬件电路设计完成后，我们将其实现为实际的运算器。
这一步骤需要进行电路连接和元件焊接等操作。
经过小组成员的共同努力，我们最终成功地将硬件电路编码为实际的运算器。
4. 运算器测试完成运算器的实现后，我们对其进行了全面的测试。
测试过程包括输入不同的算术表达式和指令，验证运算器的运算正确性和稳定性。
我们还进行了性能测试，评估运算器的运算速度和资源使用情况。
实验结果经过严格的测试和评估，我们的运算器设计和实现达到了预期的效果。
在正确性方面，我们进行了大量的功能测试，发现运算器能够正确地执行各种算术运算。
在性能方面，我们进行了多轮性能测试，发现运算器的运算速度能够满足我们的需求，并且资源使用情况较为合理。
总结与体会通过本次运算器实验，我们深入理解了计算机的运算原理和实现逻辑。
我们了解了指令集的设计和运算器的硬件电路实现过程，并通过实际操作提升了我们的实践能力。
计算机组成原理实验报告说明
实验一运算器组成实验一、实验目的1、掌握运算器的组成及工作原理；2、了解4位函数运算器74LS181的组合功能，熟悉运算器执行算术和逻辑操作的具体实现过程；3、验证带进位控制的运算器功能。
二、实验设备1、EL-JY系列计算机组成及系统结构实验系统一套2、排线若干。
三、工作原理：算术逻辑单元ALU是运算器的核心。
集成电路74LS181是4位运算器，四片74LS181以并／串形式构成16位运算器。
它可以对两个16位二进制数进行多种算术或逻辑运算，74LS181 有高电平和低电平两种工作方式，高电平方式采用原码输入输出，低电平方式采用反码输入输出，这里采用高电平方式。
三态门74LS244作为输出缓冲器由ALU-G信号控制，ALU-G 为“0”时，三态门开通，此时其输出等于其输入；ALU-G 为“1”时，三态门关闭，此时其输出呈高阻。
四片74LS273作为两个16数据暂存器，其控制信号分别为LDR1和LDR2，当LDR1和LDR2 为高电平有效时，在T4脉冲的前沿，总线上的数据被送入暂存器保存。
四、实验内容：验证74LS181运算器的逻辑运算功能和算术运算功能。
五、实验步骤1、按照实验指导说明书连接硬件系统；2、启动实验软件，打开实验课题菜单，选中实验课题打开实验课题参数对话窗口：1)、在数据总线上输入有效数据，按"Ldr1"，数据送入暂存器1；2)、在数据总线上输入有效数据，按"Ldr2"，数据送入暂存器2；3)、在S3...Ar上输入有效数据组合，按"ALU功能选择端"，运算器按规定进行运算，运算结果送入数据缓冲器；4)、按"ALU_G"，运算结果送入数据总线。
5)、执行完后，按"回放"，可对已执行的过程回看。
6)、回放结束后，按"继续"（继续按钮在点击回放后出现），进行下次数据输入。
计算机组成原理的实验报告
计算机组成原理的实验报告一、实验目的本次实验的主要目的是深入理解计算机组成原理中的关键概念和组件，通过实际操作和观察，增强对计算机硬件系统的认识和掌握能力。
具体包括：1、了解计算机内部各部件的工作原理和相互关系。
2、熟悉计算机指令的执行流程和数据的传输方式。
3、掌握计算机存储系统的组织和管理方法。
4、培养分析和解决计算机硬件相关问题的能力。
二、实验设备本次实验使用的设备包括计算机、逻辑分析仪、示波器以及相关的实验软件和工具。
三、实验内容1、运算器实验进行了简单的算术运算和逻辑运算，如加法、减法、与、或等操作。
观察运算结果在寄存器中的存储和变化情况。
2、控制器实验模拟了指令的取指、译码和执行过程。
分析不同指令对计算机状态的影响。
3、存储系统实验研究了内存的读写操作和地址映射方式。
考察了缓存的工作原理和命中率的计算。
4、总线实验观察数据在总线上的传输过程和时序。
分析总线竞争和仲裁的机制。
四、实验步骤1、运算器实验步骤连接实验设备，将运算器模块与计算机主机相连。
打开实验软件，设置运算类型和操作数。
启动运算，通过逻辑分析仪观察运算过程中的信号变化。
记录运算结果，并与预期结果进行比较。
2、控制器实验步骤连接控制器模块到计算机。
输入指令序列，使用示波器监测控制信号的产生和变化。
分析指令执行过程中各个阶段的状态转换。
3、存储系统实验步骤搭建存储系统实验电路。
进行内存读写操作，改变地址和数据，观察存储单元的内容变化。
分析缓存的替换策略和命中率的影响因素。
4、总线实验步骤连接总线模块，配置总线参数。
多个设备同时发送数据，观察总线的仲裁过程。
测量数据传输的时序和带宽。
五、实验结果与分析1、运算器实验结果加法、减法等运算结果准确，符合预期。
逻辑运算的结果也正确无误。
观察到在运算过程中，寄存器的值按照预定的规则进行更新。
分析：运算器的功能正常，能够准确执行各种运算操作，其内部的电路和逻辑设计合理。
2、控制器实验结果指令能够正确取指、译码和执行，控制信号的产生和时序符合指令的要求。
计组实验报告
计算机组成原理实验报告一一、算术逻辑运算器1.实验目的与要求:目的: ①掌握算术逻辑运算器单元ALU（74LS181）的工作原理。
②掌握简单运算器的数据传输通道。
③验算由74LS181等组合逻辑电路组成的运输功能发生器运输功能。
④能够按给定数据, 完成实验指定的算术/逻辑运算。
要求: 完成实验接线和所有练习题操作。
实验前, 要求做好实验预习, 掌握运算器的数据传送通道和ALU的特性, 并熟悉本实验中所用的模拟开关的作用和使用方法。
实验过程中, 要认真进行实验操作, 仔细思考实验有关的内容, 把自己想得不太明白的问题通过实验去理解清楚, 争取得到最好的实验结果, 达到预期的实验教学目的。
实验完成后, 要求每个学生写出实验报告。
2.实验方案:1. 两片74LS181（每片4位）以并/串联形式构成字长为8为的运算器。
2. 8为运算器的输出经过一个输入双向三态门（74LS245）与数据总线相连, 运算器的两个数据输入端分别与两个8位寄存器（74LS273）DR1和DR2的输出端相连, DR1和DR2寄存器是用于保存参加运算的数据和运算的结果。
寄存器的输入端于数据总线相连。
3. 8位数据D7~D0（在“INPUT DEVICE”中）用来产生参与运算的数据, 并经过一个输出三态门（74LS245）与数据总线相连。
数据显示灯（BUS UNIT）已与数据总线相连, 用来显示数据总线上所内容。
4. S3.S2.S1.S0是运算选择控制端, 由它们决定运算器执行哪一种运算（16种算术运算或16种逻辑运算）。
5. M是算术/逻辑运算选择, M＝0时, 执行算术运算, M＝1时, 执行逻辑运算。
6. Cn是算术运算的进位控制端, Cn=0(低电平), 表示有进位, 运算时相当于在最低位上加进位1, Cn=1(高电平), 表示无进位。
逻辑运算与进位无关。
7. ALU-B是输出三态门的控制端, 控制运算器的运算结果是否送到数据总线BUS上。
计算机组成运算器实验报告
计算机组成运算器实验报告计算机组成运算器实验报告引言：计算机是当今社会不可或缺的工具，而计算机的核心部件之一就是运算器。
运算器是计算机中负责执行算术和逻辑运算的部件，它的设计和实现对计算机的整体性能起着至关重要的作用。
本实验旨在通过设计和搭建一个简单的运算器，深入理解和掌握计算机组成原理。
一、实验目的本次实验的主要目的是通过搭建一个基于逻辑门的8位运算器，了解和掌握运算器的基本原理和设计方法。
具体目标如下：1. 学习和理解运算器的基本功能和工作原理；2. 掌握逻辑门的基本知识和使用方法；3. 设计和实现一个具有加法、减法、乘法和除法功能的8位运算器；4. 验证运算器的正确性和可靠性。
二、实验原理1. 运算器的功能运算器是计算机中执行算术和逻辑运算的核心部件，其主要功能包括加法、减法、乘法和除法等。
通过逻辑门的组合和控制信号的输入，可以实现各种不同的运算操作。
2. 逻辑门的基本原理逻辑门是运算器中最基本的构建单元，它根据输入信号的不同，产生相应的输出信号。
常见的逻辑门包括与门、或门、非门等。
通过逻辑门的组合和级联，可以构建出更复杂的逻辑电路，实现各种逻辑运算。
3. 运算器的设计方法运算器的设计方法主要包括两种：组合逻辑设计和时序逻辑设计。
组合逻辑设计是指根据输入信号的组合，直接输出相应的结果。
时序逻辑设计是指根据输入信号的变化过程，按照一定的时序规则输出结果。
三、实验过程1. 运算器的整体设计根据实验要求，我们需要设计一个具有加法、减法、乘法和除法功能的8位运算器。
首先，我们需要确定运算器的输入和输出信号的格式和位数。
然后，根据运算操作的特点，选择合适的逻辑门进行组合和级联，实现各种运算操作。
2. 逻辑门的选择和连接在设计运算器时，我们需要根据实际需求选择适当的逻辑门。
例如，对于加法操作，我们可以选择全加器进行设计；对于减法操作，可以选择加法器和取反器进行设计；对于乘法和除法操作，可以选择移位寄存器和与门进行设计。
计算机组成原理运算器实验报告
一.实验目得及要求(１) 了解运算器得组成结构。
（２) 掌握运算器得工作原理.二.实验模块及实验原理本实验得原理如图1—1—1所示。
运算器内部含有三个独立运算部件,分别为算术、逻辑与移位运算部件，要处理得数据存于暂存器A 与暂存器B ，三个部件同时接受来自A 与B 得数据(有些处理器体系结构把移位运算器放于算术与逻辑运算部件之前，如ARM)，各部件对操作数进行何种运算由控制信号S３…S0与CN来决定，任何时候,多路选择开关只选择三部件中一个部件得结果作为AＬＵ得输出.如果就是影响进位得运算，还将置进位标志FC，在运算结果输出前，置ALU零标志。
ALU中所有模块集成在一片CPLD 中。
逻辑运算部件由逻辑门构成，较为简单，而后面又有专门得算术运算部件设计实验，在此对这两个部件不再赘述.移位运算采用得就是桶形移位器,一般采用交叉开关矩阵来实现,交叉开关得原理如图1—1-2所示。
图中显示得就是一个4Ｘ4 得矩阵(系统中就是一个８X8 得矩阵）。
每一个输入都通过开关与一个输出相连,把沿对角线得开关导通，就可实现移位功能，即:（１) 对于逻辑左移或逻辑右移功能，将一条对角线得开关导通，这将所有得输入位与所使用得输出分别相连, 而没有同任何输入相连得则输出连接０ . （２）对于循环右移功能，右移对角线同互补得左移对角线一起激活.例如，在4 位矩阵中使用‘右1 ’与‘左3 ’对角线来实现右循环１位。
(3) 对于未连接得输出位，移位时使用符号扩展或就是0 填充，具体由相应得指令控制.使用另外得逻辑进行移位总量译码与符号判别。
运算器部件由一片CＰLD 实现。
ＡＬU得输入与输出通过三态门74LS2４5 连到CPU 内总线上,另外还有指示灯标明进位标志ＦＣ与零标志ＦZ.请注意:实验箱上凡丝印标注有马蹄形标记‘’,表示这两根排针之间就是连通得。
图中除T ４与CLR ，其余信号均来自于ALU单元得排线座，实验箱中所有单元得T1、T2、Ｔ3、T4都连接至控制总线单元得Ｔ１、T2、T３、T4，ＣＬR 都连接至CON 单元得ＣＬＲ按钮。
计算机组成原理实验-运算器实验报告
当A=10000000，B=00110010时
F=01111111
（5）S3S2S1S0=1101时，F=A加1。例如：
当A=00110101，B=00110101时，F=00 Nhomakorabea10110
当A=11100011，B=00100010时
F=11100100
F=00100000，FC灯亮，表示有进位
（3）S3S2S1S0=1011时，F=A减B。例如：
当A=00110101，B=00110101时，
F=00000000
当A=01011011，B=00111010时
F=00100001
（4）S3S2S1S0=1100时，F=A减1。例如：
当A=00110101，B=00110101时，
计算机组成原理实验运算器实验报告基本运算器实验报告运算器的组成部分运算器实验报告运算器及移位实验计算机组成原理实验运算器运算器的主要功能是运算器的主要功能运算器的功能
1.逻辑运算
（1）S3S2S1S0=0000时，F=A，例如：
当A=00010101，B=01101001时
F=00010101；
当A=01011000时，B=01011110时
当A=11000011，B=00111100时
F=00000000
（4）S3S2S1S0=0011时，F=A+B。例如：
当A=00110101，B=11001010时，
F=11111111
当A=01011011，B=11000101时
F=11011111
（5）S3S2S1S0=0100时，F=/A。例如：
F=00011101
当A=01000111，B=00000101时
计算机组成原理运算器实验
计算机硬件实验室实验报告姓名徐骁学号33 班级0920542 成绩设备名称及软件环境计算机、Proteus仿真软件、模型机仿真软件实验名称运算器组成实验日期一．实验内容使用181四位算术逻辑芯片实现八位算术逻辑运算实验。
二．理论分析或算法分析运算器数据通路是由两片74LS181芯片以并和串形式构成的八位字长的运算器。
（如图）左边高四位运算芯片，右边是低四位运算芯片。
低位芯片的进位输出端Cn+4与高位芯片的进位输入端Cn相连，这使得低四位运算产生的进位送进高四位运算中。
低位芯片的进位输入端Cn可与外来进位相连，高位芯片的进位输出引至外部。
两个芯片的控制端S0～S3和M各自相连。
为控制运算器向内总线上输出运算结果，在其输出端连接了一个三态门（用74LS245 实现）。
若要将运算结果输出到总线上，则要将三态门74LS245的控制端ALU-B置低电平。
否则输出高阻态。
运算器的两个数据输入端分别由两个数据暂存器DR1、DR2（用锁存器74LS273 实现）来锁存数据。
要将内总线上的数据锁存到DR1或DR2 中，则锁存器74LS273的控制端LDDR1或LDDR2须为高电平。
当T4脉冲来到的时候，总线上的数据就被锁存进DR1或DR2中了。
数据输入单元(实验板上印有INPUT DEVICE)用以给出参与运算的数据。
其中，输入开关经过一个三态门（74LS245）和内总线相连，该三态门的控制信号为SW-B，取低电平时，开关上的数据则通过三态门而送入内总线中。
总线数据显示灯（在BUS UNIT 单元中）已与内总线相连，用来显示内总线上的数据。
控制信号中除T4为脉冲信号，其它均为电平信号。
由于实验电路中的时序信号均已连至“W/R UNIT”单元中的相应时序信号引出端，因此，需要将“W/R UNIT”单元中的T4接至“STATE UNIT”单元中的微动开关KK2的输出端。
实验所需组件连接完成，按动微动开关，便能获得实验所需的单脉冲。
《计算机组成原理》实验报告——运算器
南通大学信息科学技术学院《计算机组成实验》实验报告实验运算器的设计与实现一、实验目的1.熟悉Vivado软件的使用方法。
2.熟悉运算器的功能。
3.掌握自顶而下的硬件模块设计方法。
4.掌握电路仿真测试方法，掌握仿真激励文件的编写，掌握仿真输出的分析方法。
二、实验任务设计一个运算器，具有基本的加、减、与、非、异或等功能。
三、设计步骤（1）实验电路原理及信号说明运算器的逻辑结构如图所示：其中Aluc操作码对应功能如下：具体设计如下：本实验采用运算部件并行多路选择实现，运用了32位加/减法器，32位移位器，32位6选1选择器。
（2）实验电路设计顶层文件：module ALU(X,Y,Aluc,R,Z);input[31:0]X,Y;input[3:0]Aluc;output[31:0]R;output Z;wire[31:0]d_as,d_and,d_or,d_xor,d_lui,d_sh,d;ADDSUB_32 as32(X,Y,Aluc[0],d_as);assign d_and=X&Y;assign d_or=X|Y;assign d_xor=X^Y;assign d_lui={Y[15:0],16'h0};SHIFTER shift(Y,X[10:6],Aluc[3],Aluc[1],d_sh);MUX6X32 select(d_and,d_or,d_xor,d_lui,d_sh,d_as,Aluc[3:0],R);assign Z=~|R;endmodule32位加法/减法计算器：module ADDSUB_32(X,Y,Sub,S);input [31:0]X,Y;wire Cout;input Sub;output [31:0]S;CLA_32 adder0(X,Y^{32{Sub}},Sub,S,Cout);endmodule32位CLA运算器8x4位：module CLA_32(X,Y,Cin,S,Cout);input[31:0]X,Y;input Cin;output[31:0]S;output Cout;wire Cout0,Cout1,Cout2,Cout3,Cout4,Cout5,Cout6;CLA_4 add0(X[3:0],Y[3:0],Cin,S[3:0],Cout0);CLA_4 add1(X[7:4],Y[7:4],Cout0,S[7:4],Cout1);CLA_4 add2(X[11:8],Y[11:8],Cout1,S[11:8],Cout2);CLA_4 add3(X[15:12],Y[15:12],Cout2,S[15:12],Cout3);CLA_4 add4(X[19:16],Y[19:16],Cout3,S[19:16],Cout4);CLA_4 add5(X[23:20],Y[23:20],Cout4,S[23:20],Cout5);CLA_4 add6(X[27:24],Y[27:24],Cout5,S[27:24],Cout6);CLA_4 add7(X[31:28],Y[31:28],Cout6,S[31:28],Cout);Endmodule4位CLA运算器：module CLA_4(X,Y,Cin,S,Cout);input [3:0]X,Y;output Cout;input Cin;output [3:0]S;and i0(Y_3,X[3],Y[3]);or i1(X_3,X[3],Y[3]);and i2(Y_2,X[2],Y[2]);or i3(X_2,X[2],Y[2]);and i4(Y_1,X[1],Y[1]);or i5(X_1,X[1],Y[1]);and i6(Y_0,X[0],Y[0]);or i7(X_0,X[0],Y[0]);not i01(Y_31,Y_3);nand i02(Y_32,X_3,Y_2);nand i03(Y_33,X_3,X_2,Y_1);nand i04(Y_34,X_3,X_2,X_1,Y_0);nand i05(Y_35,X_3,X_2,X_1,X_0,Cin);nand i00(Cout,Y_31,Y_32,Y_33,Y_34,Y_35);//Cout的输出门级电路实现not i_2(Y__3,Y_3);and i21(Y_21,Y__3,X_3);not i22(Y_22,Y_2);nand i23(Y_23,X_2,Y_1);nand i24(Y_24,X_2,X_1,Y_0);nand i25(Y_25,X_2,X_1,X_0,Cin);nand i26(Y_26,Y_22,Y_23,Y_24,Y_25);xor i20(S[3],Y_21,Y_26);//S3的输出门级电路实现not i_1(Y__2,Y_2);and i11(Y_11,Y__2,X_2);not i12(Y_12,Y_1);nand i13(Y_13,X_1,Y_0);nand i14(Y_14,X_1,X_0,Cin);nand i15(Y_15,Y_12,Y_13,Y_14);xor i10(S[2],Y_11,Y_15);//S2的输出门级电路实现not i_0(Y__1,Y_1);and i51(Y_51,Y__1,X_1);not i52(Y_52,Y_0);nand i53(Y_53,X_0,Cin);nand i54(Y_54,Y_52,Y_53);xor i50(S[1],Y_51,Y_54);//S1的输出门级电路not i41(Y__0,Y_0);and i42(Y_4,Y__0,X_0);xor i40(S[0],Y_4,Cin);//S0的输出门级电路endmodule32位移位器：module SHIFTER(X,Sa,Arith,Right,Sh);input [31:0]X;//操作数input [4:0]Sa;//移位长度input Arith,Right;//right表示判断左移还是右移，arith判断逻辑还是算术移位output [31:0]Sh;//输出结果wire [31:0]T4,T3,T2,T1,T0,S4,S3,S2,S1;wire a=X[31]&Arith;wire [15:0]e={16{a}};parameter z=16'b0000000000000000;wire [31:0]L1u,L1d,L2u,L2d,L3u,L3d,L4u,L4d,L5u,L5d;assign L1u={X[15:0],z[15:0]};assign L1d={e,X[31:16]};MUX2X32 M1l(L1u,L1d,Right,T4);MUX2X32 M1r(X,T4,Sa[4],S4);//1assign L2u={S4[23:0],z[7:0]};assign L2d={e[7:0],S4[31:8]};MUX2X32 M2l(L2u,L2d,Right,T3);MUX2X32 M2r(S4,T3,Sa[3],S3);//2assign L3u={S3[27:0],z[3:0]};assign L3d={e[3:0],S3[31:4]};MUX2X32 M3l(L3u,L3d,Right,T2);MUX2X32 M3r(S3,T2,Sa[2],S2);//3assign L4u={S2[29:0],z[1:0]};assign L4d={e[1:0],S2[31:2]};MUX2X32 M4l(L4u,L4d,Right,T1);MUX2X32 M4r(S2,T1,Sa[1],S1);//4assign L5u={S1[30:0],z[0]};assign L5d={e[0],S1[31:1]};MUX2X32 M5l(L5u,L5d,Right,T0);MUX2X32 M5r(S1,T0,Sa[0],Sh);Endmodule32位6选1功能选择器：module MUX6X32(d_and,d_or,d_xor,d_lui,d_sh,d_as,Aluc,d);input [31:0]d_and,d_or,d_xor,d_lui,d_sh,d_as;input [3:0]Aluc;output [31:0]d;function [31:0]select;input [31:0]d_and,d_or,d_xor,d_lui,d_sh,d_as;input [3:0]Aluc;case(Aluc)4'b0000:select=d_as;4'b0001:select=d_as;4'b0010:select=d_and;4'b0011:select=d_or;4'b0100:select=d_xor;4'b0110:select=d_lui;4'b0101:select=d_sh;4'b0111:select=d_sh;4'b1111:select=d_sh;4'b1101:select=d_sh;endcaseendfunctionassign d=select(d_and,d_or,d_xor,d_lui,d_sh,d_as,Aluc); endmoduleRTL视图如下：四、实验仿真结果分析1.仿真测试文件：module sim();// ALU Inputsreg [31:0] X;reg [31:0] Y;reg [3:0] Aluc;// ALU Outputswire [31:0] R;wire Z;ALU u_ALU (.X ( X ),.Y ( Y ),.Aluc ( Aluc ),.R ( R ),.Z ( Z ) );initial beginAluc[3:0] = 0;X[31:0] = 3;Y[31:0] =2;#50;endalways #200 Aluc=Aluc+1;endmodule2.仿真测试波形：3.仿真测试结果分析开始时设置两个操作数X为3，Y为2；Aluc为0时执行加法运算，结果为5；Aluc为1时执行减法运算，结果为1；Aluc为2时执行与运算，结果为2；Aluc为3时执行或运算，结果为3；Aluc为4时执行异或运算，结果为1；……分析可知，设计符合实验要求。
计算机组成运算器实验报告
计算机组成运算器实验报告《计算机组成运算器实验报告》摘要：本实验旨在通过实验操作，深入理解计算机组成原理中的运算器部分。
通过对运算器的组成结构和工作原理进行研究和实验，加深对计算机内部运算过程的理解。
一、实验目的1. 了解运算器的基本组成结构和工作原理；2. 掌握运算器的逻辑运算和算术运算的实现方法；3. 通过实验操作，加深对计算机组成原理中运算器部分的理解。
二、实验设备1. 计算机组成原理实验箱；2. 逻辑门、加法器、寄存器等实验器件；3. 万用表、示波器等实验仪器。
三、实验内容1. 运算器的基本组成结构及功能分析；2. 运算器的逻辑运算和算术运算实验操作；3. 运算器的工作原理分析及实验验证。
四、实验结果与分析通过实验操作，成功实现了运算器的逻辑运算和算术运算，并对其工作原理进行了深入分析。
实验结果表明，运算器的逻辑运算和算术运算均能够按照设计要求进行，符合计算机组成原理中的相关理论知识。
五、实验结论通过本实验，加深了对计算机组成原理中运算器部分的理解，掌握了运算器的基本组成结构和工作原理，并成功实现了相关实验操作。
这对于进一步深入学习计算机组成原理和计算机系统结构具有重要意义。
六、实验感想本实验让我对计算机组成原理中的运算器部分有了更深入的理解，也增强了我对计算机内部运算过程的认识。
通过实际操作，我对计算机组成原理的相关知识有了更加直观的认识，对于今后深入学习计算机相关课程和进行科研工作具有积极的促进作用。
通过本次实验，我对计算机组成原理中的运算器部分有了更深入的理解，也增强了我对计算机内部运算过程的认识。
通过实际操作，我对计算机组成原理的相关知识有了更加直观的认识，对于今后深入学习计算机相关课程和进行科研工作具有积极的促进作用。
计算机组成原理—运算器实验
计算机组成原理—运算器实验计算机组成原理实验报告实验⼀运算器实验⼀、实验⽬的1、掌握简单运算器的数据传输⽅式。
2、验证运算功能发⽣器（74LS181）及进位控制的组合功能。
⼆、实验要求完成不带进位及带进位算术运算实验、逻辑运算实验，了解算数逻辑运算单元的运⽤。
三、实验原理实验中所⽤的运算器原理如下图（初略图）。
其中运算器由两⽚74LS181以并、串形式构成8位字长的ALU。
运算器的输出经过⼀个三态门（74LS245）和数据总线连接，运算器的两个数据输⼊端分别由两个锁存器（74LS273）锁存，锁存器的输⼊已连接到数据总线，数据开关（INPUT UNIT）已和数据总线连接，⽤来显⽰数据总线内容。
本实验装置的控制线（CTR-IN UNIT）应与（CTR-OUT UNIT）连接，数据总线、时序电路（TIME UNIT）产⽣的脉冲信号（他-听）、P(1)、P(2)、P(3)本实验装置已连接，（CLK UNIT）必须选择⼀档合适的时钟，其余均为电平控制信号（HC-UNIT）。
进⾏实验时，⾸先按动位于本实验装置右中侧的复位按钮，使系统进⼊初始待命状态，在LED显⽰器闪动出现“P”的环境下，按动增址命令键使LED显⽰器⾃左向右第⼀位显⽰提⽰符“H”，表⽰本装置已进⼊⼿动单元实验状态，在该状态下按动单步命令建，即可获得实验所需的单脉冲信号，⽽各电平控制信号位于LED显⽰器左⽅的K25-K0⼆进制数据开关来模拟。
注意：在进⾏⼿动实验时，必须先预置开关点电平：/Load=1,/CE=1,其余开关控制信号电平均置为0。
四、实验连接1、⼋位运算器控制信号连接：位于实验装置左上⽅的控制信号（CTR-INUNIT）中的（S3、S1、S0、M、/CN、LDDR1、LDDR2、LDCZY、/SW-B、/ALU-B）与位于实验装置右中⽅的（CTR-IN UNIT）、左下⽅INPUT-UNIT中的（/SW-B）右上⽅CTR-IN (/ALU-B)作对应连接，实验装置中上⽅信号Cn+4与Cn+4I相连。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
计算机组成原理实验一
运算器实验
一、实验目的：
1、掌握简单运算器的数据传输方式。
2、验证运算功能发生器（74LS181）及进位控制的组合功能。
二、实验要求：
完成不带进位及带进位算数运算实验、逻辑运算实验，了解算数逻辑运算单元的运用。
三、实验原理：
74LS181是4位算术逻辑运算器，用两个74LS181并联可以实
现8位运算，为了实现双操作的运算，ALU的输入端分别由两个锁存器DR1，DR2锁存数据。
数据显示灯和数据总线相连接，用来显示数据总线上的内容。
由于实验电路中的时序信号均已连接至W／ＲＵＩＴ相应的时序信号引出端，只要微动开关，即可获得实验所需的单脉冲。
四、实验连接：
1.八位运算器控制信号连接：
S3，S2，S1，S0，M，/CN，LDDR1，LDDR2，LDCZY，/SW-B，/ALU-B，Cn+4 Cn+4I
2.完成连接并检查无误后接通电源。
五、实验仪器状态设定：
在闪动的“P.”状态下按动“增址”命令键，使LED显示器自左向右第一位显示提示符“H”，表示本装置已进入手动单元实验状态。
五、实验项目：
（一）算数运算实验
拨动二进制数据开关向DR1和DR2寄存器置数（灯亮为1，灯灭为0）。
步骤如下:
[CBA=001] [LDDR1=1] [LDDR1=0]
[LDDR2=0] [LDDR2=1]
[“按STEP”] [“按STEP”] 然后检查数据：
1.关闭数据输入三态门（CBA=000）
2.打开ALU输出三态门（CBA=010）
3.当置S3，S2，S1，S0，M为11111时，总线指示灯显示DR1中的数
4.当置S3，S2，S1，S0，M为10101时，总线指示灯显示DR2中的数
算数运算（不带进位）实验：
置CBA=010，S3，S2，S1，S0，M，/CN为100101，LDCZY=0，则数据总线指示灯显示00001100（0CH）
（二）进位控制实验
（1）进位标志清零
CBA＝000 置S3，S2，S1，S0，M为00000 置/CN为0，LDCZY为1 按STEP （2）向DR1和DR2置数（同上）
（3）验证进位运算及进位锁存功能，使/CN=1,LDCZY=1,来进行算数运算。
给定DR1=65，DR2=A7，改变运算器功能（逻辑或非运算方法见逻辑运算实验），得到运算器输出记录如下：
（三）逻辑运算实验
逻辑或非运算方法：
CBA=010 置S3，S2，S1，S0，M为00011 数据总线指示灯显示00011000（18H）
六、实验总结：
通过本次实验的数据和理论分析进行比较、验证，我们掌握了简单运算器的数据传输方式，验证运算功能发生器（74LS181）及进位控制的组合功能，主要包括寄存器的置数，寄存器内数据的检查，进位标志清零，进位运算以及进位锁存功能等。