第二章门电路习题全解.
《门电路习题》课件
# 门电路习题 PPT课件 ## 第一部分：介绍门电路 - 了解门电路的基本概念 - 掌握门电路的符号和常见类型 - 了解门电路的逻辑运算
门电路的基本概念
What is a Logic Gate?
A logic gate is an electronic component that performs a specific logic function.
Gate Symbols
Learn the symbols used to represent different types of logic gates.
Common Types of Gates
Explore popular logic gates such as AND, OR, NOT, NAND, and NOR ga选择正确的门电路符号
2
多选题
根据逻辑表达式，选择正确的门电路组合
3
填空题
根据题目描述，填写逻辑表达式
4
应用题
根据实际问题，设计门电路
解答与讲解
Explaining Solutions
Provide detailed explanations for each exercise to help students understand the solutions.
Working Principle
Explain the working principles of various gate circuits.
Answering Questions
Address any questions or concerns raised by the students.
第2章 逻辑门电路-习题答案
第2章逻辑门电路2.1 题图2.1(a)画出了几种两输入端的门电路，试对应题图2.1(b)中的A、B波形画出各门的输出F1～F6的波形。
题图2.1解:2.2 求题图2.2所示电路的输出逻辑函数F1、F2。
题图2.2解:2.3 题图2.3中的电路均为TTL门电路，试写出各电路输出Y1～Y8状态。
题图2.3解: Y1=0, Y2=0, Y3=Hi-Z, Y4=0, Y5=0, Y6=0, Y7=0, Y8=0.2.4 题图2.4中各门电路为CMOS电路，试求各电路输出端Y1、Y2和Y的值。
题图2.4解: Y1=1, Y2=0, Y3=0.2.5 6个门电路及A、B波形如题图2.5所示，试写出F1～F6的逻辑函数，并对应A、B波形画出F1～F6的波形。
题图2.5解：2.6 电路及输入波形分别如题图2.6(a)和2.6(b)所示，试对应A、B、C、x1、x2、x3波形画出F端波形。
题图2.6解：2.7 TTL与非门的扇出系数N是多少？它由拉电流负载个数决定还是由灌电流负载决定？解: N≤8 N由灌电流负载个数决定.2.8 题图2.8表示三态门用于总线传输的示意图，图中三个三态门的输出接到数据传输总线，D1D2、D3D4、…、D m D n为三态门的输入端，EN1、EN2、EN n分别为各三态门的片选输入端。
试问：EN信号应如何控制，以便输入数据D1D2、D3D4、…、D m D n顺序地通过数据总线传输（画出EN1～EN n 的对应波形）。
题图2.8解：用下表表示数据传输情况2.9 某工厂生产的双互补对称反相器（4007）引出端如题图2.9所示，试分别连接成：（1）反相器；（2）三输入与非门；（3）三输入或非门。
题图2.9解： (1) 反向器(2)与非门 (3)或非门2.10 按下列函数画出NMOS 电路图。
123()()()F AB CD E H G F A B CD AB CD F A B=+++=+++=⊕解：(1)(2) (3)2.11 将两个OC门如题图2.11连接，试写出各种组合下的输出电压u o及逻辑表达式。
第2章 逻辑门电路解题指导
第2章 逻辑门电路解题指导【例2-1】 试用74LS 系列逻辑门，驱动一只V D =1.5V ，I D =6mA 的发光二极管。
解：74LS 系列与之对应的是T4000系列。
与非门74LS00的I OL 为4mA ，不能驱动I D =6mA 的发光二极管。
集电极开路与非门74LS01的I OL 为6mA ，故可选用74LS01来驱动发光二极管，其电路如图所示。
限流电阻R 为Ω=--=--=k V V V R OL D CC 5.065.05.156【例2-2】 试分析图2-2所示电路的逻辑功能。
解：由模拟开关的功能知：当A =1时，开关接通。
传输门导通时，其导通电阻小于1k Ω，1k Ω与200k Ω电阻分压，输出电平近似为0V 。
而A =0时，开关断开，呈高阻态。
109Ω以上的电阻与200k Ω电阻分压，输出电平近似为V DD 。
故电路实现了非逻辑功能。
【例2-3】 试写出由TTL 门构成的逻辑图如图2-3所示的输出F 。
&≥1F≥1A B图2-3 例2-3门电路解：由TTL 门输入端悬空逻辑上认为是1可写出【例2-4】 试分别写出由TTL 门和CMOS 门构成的如图2-4所示逻辑图的表达式或逻辑值。
B F图2-4 例2-4门电路解：由TTL 门组成上面逻辑门由于10k Ω大于开门电阻R ON ，所以，无论 A 、B 为何值 。
由CMOS 门组成上面逻辑门由于CMOS 无开门电阻和关门电阻之说，所以， 。
第3章 组合逻辑电路解题指导【例3-1】 试分析图3-2所示电路的逻辑功能。
VV V 020011DD F ≈+=DD DD 44DD 599F 210101021010V V V V ≈+≈⨯+=A B A F =++⋅=110≡F AB F=FBA 0 5图3-2 例3-1 的逻辑图解：题示电路中74138的A 2=0，使74138变成2线-4线译码器。
AB =00时，00=F ，1321===F F F 。
数字电子技术基础第三版第二章答案
数字电子技术基础第三版第二章答案本页仅作为文档封面，使用时可以删除This document is for reference only-rar21year.March第二章逻辑门电路第一节重点与难点一、重点：1．TTL与非门外特性（1）电压传输特性及输入噪声容限：由电压传输特性曲线可以得出与非门的输出信号随输入信号的变化情况，同时还可以得出反映与非门抗干扰能力的参数U on、U off、U NH和U NL。
开门电平U ON是保证输出电平为最高低电平时输入高电平的最小值。
关门电平U OFF是保证输出电平为最小高电平时，所允许的输入低电平的最大值。
（2）输入特性：描述与非门对信号源的负载效应。
根据输入端电平的高低，与非门呈现出不同的负载效应，当输入端为低电平U IL时，与非门对信号源是灌电流负载，输入低电平电流I IL通常为1～。
当输入端为高电平U IH时，与非门对信号源呈现拉电流负载，输入高电平电流I IH通常小于50μA。
（3）输入负载特性：实际应用中，往往遇到在与非门输入端与地或信号源之间接入电阻的情况，电阻的取值不同，将影响相应输入端的电平取值。
当R≤关门电阻R OFF时，相应的输入端相当于输入低电平；当R≥开门电阻R ON时，相应的输入端相当于输入高电平。
2．其它类型的TTL门电路（1）集电极开路与非门（OC门）多个TTL与非门输出端不能直接并联使用，实现线与功能。
而集电极开路与非门（OC门）输出端可以直接相连，实现线与的功能，它与普通的TTL与非门的差别在于用外接电阻代替复合管。
（2）三态门TSL三态门即保持推拉式输出级的优点，又能实现线与功能。
它的输出除了具有一般与非门的两种状态外，还具有高输出阻抗的第三个状态，称为高阻态，又称禁止态。
处于何种状态由使能端控制。
3．CMOS逻辑门电路CMOS反相器和CMOS传输门是CMOS逻辑门电路的最基本单元电路，由此可以构成各种CMOS逻辑电路。
数字电路与逻辑设计 第02章 习题解答
IoH 0.5mA = ≈ 167 IiH 3 × 1uA IoH 0.5mA = ≈ 167 IiH 3 × 1uA
由 CMOS 的与非门电路可以得到，当与非门的 3 个输入端并接到高电平时，三个串接的 NMOS 管导通，而三个并接的 PMOS 管都截止，所以其输入高电平总电流为 3×IiH， n = 2）当非们输出为低电平时： 由 CMOS 的或非门电路可以得到，当或非门的 3 个输入端并接到低电平时，三个并接的 NMOS 管都截止，而三个串接的 PMOS 管导通，所以其输入低电平总电流为 3×IiL， n =
题图 2-7 答案：不能 2-8 由 CMOS 门组成的电路如题图 2-8 所示。已知 VDD =5V，VOH ≥3.5Ｖ，VOL ≤0.5Ｖ。门的驱动能力 IO=±4mA。问某人根据给定电路写出的输出表达式是否正确？
题图 2-8 (a) F1 = AB • CD 2-9 正确 (b) F2 =AB+CD 正确 (c) F3 =AB+CD 不正确
题图 2-5
∴ RL ≤
答案：①输出为高电平时：
′ − VOH (min) VCC nI OH + mI IH
(n = 2, m = 8)
=
5−3 = 3.2k 2*0.15 + 8*0.04
RL ≥
②当输出为低电平：
′ − VOL VCC (m ' = 6) I LM − m′I IL 5 − 0.3 = 0.47 K 16 − 6 ×1
RP (V − v BE 1 ) RP + R1 CC
0.1 (5 − 0.7) = 0.14V = 0.1 + 3
vI2= vI1 =0.14V
（5）vI1 经 10K 电阻接地 2-3
数字电子技术第二章（逻辑门电路）作业及答案
数字电子技术第二章（逻辑门电路）作业及答案第二章（逻辑门电路）作业及答案1．逻辑门电路如下图所示：（1）电路均为ＴＴＬ电路，试写出各个输出信号的表达式。
（2）电路若改为ＣＭＯＳ电路，试写出各个输出信号的表达式。
答案:（1）,,,（2）,,,2、已知TTL反相器的电压参数为V IL(max)=0.8V，V OH(min)=3V，V TH=1.4V，V IH(min)=1.8V，V OL(max)=03V，V CC=5V，试计算其高电平噪声容限V NH和低电平噪声容限V NL。
答案:V NL= V IL(max) - V OL(max)=0.5V，V NH= V OH(min) - V IH(min) =1.2V。
3、试写出图2-1、图2-2所示逻辑电路的逻辑函数表达式。
解：（1）（2）4、试分析图2-3所示MOS电路的逻辑功能，写出Y端的逻辑函数式，并画出逻辑图。
5、试简要回答下列问题。
（1）有源（图腾柱）输出与集电极开路（OC）输出之间有什么区别？解：OC门输出端只能输出低电平和开路状态，其输出级需要上拉电阻才能输出高电平，且上拉电源可以与芯片电源不同，因此常用于不同电源电压芯片之间实现信号电平变换，OC门输出端可以并联实现线与；有源输出可以输出低电平与高电平，两个有源输出端连接在一起时，若是一个输出端输出高电平，另外一个输出端输出低电平时，可引起较大电流损坏输出级。
（2）TTL逻辑电路输入端悬空时，可视为输入高电平信号处理，而CMOS逻辑电路输入端则不允许悬空使用，试说明其原因。
解：因为CMOS电路的输入端具有非常高的输入阻抗，容易受到干扰，一旦受到干扰后，会使输出电平发生转换，产生功耗，因此输入端不能悬空，应该连接确定的逻辑电平。
6.请查阅74LS00芯片手册（常规温度范围的），回答如下问题：（1）电源电压范围；（2）输出高电平电压范围；（3）输出低电平电压范围；（4）输入高电平电压范围；（5）输入低电平电压范围；（6）该芯片的电源电流；（7）典型传播延迟时间；（8）扇出系数。
第二章 门电路习题参考答案
第二章 门电路思考题与习题参考答案： [题2-1]解：图p2-1(a)：V v I 7.0-<时，二极管D 导通，否则D 截止。
输出信号1O v 波形如图D2-1(a)所示。
图p2-1 (b)：V v I 7.0>时，二极管D 导通，否则D 截止。
输出信号2O v 波形如图D2-1(b)所示。
图p2-1 (c)：V v I 7.3-<时，二极管D 导通，否则D 截止。
输出信号3O v 波形如图D2-1(c)所示。
图p2-1 (d)：V v I 7.3>时，二极管D 2导通，V v I 7.2-<时，D 1导通，V v V I 7.37.2<<-时， D 1、D 2截止。
输出信号4O v 波形如图D2-1(d)所示。
图D2-1[题2-2]解：图p2-1(a)：设三极管导通，mA i B 14.0807.012=-=, mA i C 2.414.030=⨯=而mA I CS 8.75.13.012=-=,所以三极管处于导通状态，V v O 7.55.12.412=⨯-= 图p2-1(b)：因为0<I v ，三极管截止，V V v CC O 12== 图p2-1(c)：设三极管导通，mA i B 28.0407.012=-=,(a)(b)(c)(d)mA i C 4.828.030=⨯=，而mA I CS 8.75.13.012=-=,所以三极管处于饱和状态，V v v CES O 3.0== [题2-3]解：当TN GS I V v v <=时，TN U 为N 沟道增强型MOS 管的开启电压，此时处于截止状态，此时漏极D 和源极S 之间未形成有效的N 型导电通道， 0=D i ，这个状态为截止状态, D 、S 之间就如同一个断开的开关。
当V V v v TN GS I 2=≥=时，此时处于导通状态。
导通状态时，D 、S 之间形成N 型导电沟道，当GS V 一定时，D 、S 间可近似等效为线性电阻，这个电阻称为导通电阻ON R ，在D 、S 极之间就如同一个导通电阻为ON R 的闭合开关。
(完整版)(整理)2集成门电路习题解答..doc
精品文档自我检测题1． CMOS 门电路采用推拉式输出的主要优点是提高速度，改善负载特性。
2． CMOS 与非门多余输入端的处理方法是接高电平，接电源，与其它信号引脚并在一起。
3． CMOS 或非门多余输入端的处理方法是接低电平，接地，与其它信号引脚并接在一起。
4． CMOS 门电路的灌电流负载发生在输出低电平情况下。
负载电流越大，则门电路输出电压越高。
5．CMOS 门电路的静态功耗很低。
随着输入信号频率的增加，功耗将会增加。
6． OD 门在使用时输出端应接上拉电阻和电源。
7．三态门有 3 种输出状态：0 态、 1 态和高阻态。
8．当多个三态门的输出端连在一条总线上时，应注意任何时刻只能有一个门电路处于工作态。
9．在 CMOS 门电路中，输出端能并联使用的电路有OD 门和三态门；10． CMOS 传输门可以用来传输数字信号或模拟信号。
11．提高 LSTTL 门电路工作速度的两项主要措施是采用肖特基三极管和采用有源泄放电路。
12．当 CMOS 反相器的电源电压V DD＜ V TN + V TP（ V TN、V TP分别为 NMOS 管和 PMOS管的开启电压）时能正常工作吗？答：不能正常工作，因为，当反相器输入电压为1/2V DD时，将出现两只管子同时截止的现象，这是不允许的。
13． CMOS 反相器能作为放大器用吗？答：可以。
在反相器的两端跨接了一个反馈电阻R f就可构成高增益放大器。
由于CMOS 门电路的输入电流几乎等于零，所以R f上没有压降，静态时反相器必然工作在v I=v O的状态， v I =v O=V T=V DD / 2 就是反相器的静态工作点。
反相器的输入电压稍有变化，输出就发生很大变化。
14．如果电源电压增加 5%，或者内部和负载电容增加 5% ，你认为哪种情况会对 CMOS 电路的功耗产生较大影响？解：根据公式P D=（ C L+C PD） V DD2f，电源的变化对功耗影响更大。
数字电路与数字电子技术 课后答案第二章
1.有一分立元件门电路如图P2.1 ( a )所示，歌输入端控制信号如图p2.1 ( b )所示.。请对应图( b )画出输出电压 的波形。
( a )
图P2.1
解:
2.对应图P2.2所示的电路及输入信号波形画出 、 、 、 的波形。
图P2.2 ( a )
解:
F1, F2, F3, F4为图P2.2A
(b) TTL非门的输出端不能并联,应换为集电极开路门。
(c)输入端所接电阻 ，相当于”0”，使 =1，必须使 ，如取
(d)输入端所接电阻 相当于”1”，使 ，必须使 ，如取 ，相当于”0”，这时
7.电路如图P2.7 ( a ) ~ ( f )所示,已知输入信号A，B波形如图P2.7 ( g )所示，试画出各个电路输入电压波形。
(b)
可用于TTL门电路，原因同上.
13.试说明下列各种门电路中有哪些输出端可以并联使用：
(1)具有推拉式输出端的TTL门电路;
(2) TTL电路的OC门;
(3) TTL电路的三态门;
(4)普通的CMOS门;
(5)漏极开路的CMOS门;
(6) CMOS电路的三态门.
解:
(1)具有推拉式输出端的TTL门电路输出端不能并联，否则在一个门截止，一个门导通的情况下会形成低阻通路，损坏器件。
(b)
这种扩展输入端的方法不适用于TTL电路因为当扩展端C、D、E均为低电平时，三个二极管均截止，或非门的一个对应输入端通过100K 电阻接地，此时 ，将输入信号A,B封锁，电路工作不正常。
12.试分析图P2.12(a),(b)电路的逻辑功能，写出y的逻辑表达式，图中门电路均为CMOS门电路，本电路能否用于TTL门电路,并说明原因。
2集成门电路习题解答
0
A
Y
B EN
［P2.14］由三态门构成的总线传输电路如图 P2.14 所示，图中 n 个三态门的输出接到
数据传输总线，D0、D1、…、Dn-1 为数据输入端，CS0 、CS1 、…、CS n−1 为片选信号输入 端。试问：（1）片选信号应满足怎样的时序关系，以便数据 D0、D1、…、Dn-1 通过总线进 行正常传输？（2）如果片选信号出现两个或两个以上有效，可能发生什么情况？（3）如 果所有的信号均无效，总线处在什么状态？
6 C
14 VDD
13 7
X2
X1
3
VSS 8 Y1 Y2
2
VDD
1 10
5
VSS 4
VDD 11 VDD 12
VSS 9
［P2.4］ 已知电路如图 P2.4 所示，写出 F1、F2、F3 和 F 与输入之间的逻辑表达式。
图 P2.4
解： F1 = AB ， F2 = CD ， F3 = AB + CD ， F = AB + CD ［P2.5］ 分析如图 P2.5 所示电路的逻辑功能，指出是什么门。
2 集成门电路习题解答
4
（a） 解：（1）
图 P2.1
（b）
（2）
Y = A+B
Y = A⋅B ［P2.2］ 分析如图 P2.2（a）、（b）所示电路的逻辑功能，写出电路输出函数 S 的逻辑
表达式。
B A
（a）
B
图 P2.2
B （b）
PDF 文件使用 "pdfFactory Pro" 试用版本创建
（1）当输入 A、B、C、D 取何值时，VD 有可能发光？ （2）为使 T 管饱和，T 的β值应为多少？
第2章_门电路习题解答
（2-8）
（2-9）
（2-10）
（2-11）
（2-12）
6）
（2-17）
（2-18）
（2-19）
（2-20）
（2-21）
（2-22）
第2章 门电路 习题解答
2009年10月 2009年10月
（2-1）
（2-2）
（2-3）
（2-4）
Y1 Y2
图解P2.2 图解
（2-5）
（2-6）
（2-7）
注意： 门电路输入端不可悬空； 注意：CMOS 门电路输入端不可悬空； CMOS 门电路输 入端对地接电阻（不管这个电阻阻值多大）相当于接“ 。 入端对地接电阻（不管这个电阻阻值多大）相当于接“0”。 TTL门电路输入端对地接电阻 i＞ Ron(2.5k )相当于接“1”; 门电路输入端对地接电阻R 相当于接“ ; 门电路输入端对地接电阻 相当于接 TTL门电路输入端对地接电阻 i＜ Roff(0.7k )相当于接“0”。 门电路输入端对地接电阻R 相当于接“ 。 门电路输入端对地接电阻 相当于接
第二章逻辑门电路2
电路中D 3、D 4的作用是提高开关速度，当U o 由1跳到0时，经D 3、D 4提供放电回路，加速U o 的下降速度。
R 4电阻由接地改为接在U o 上的目的是降低静态功耗，R 1电阻取值改为20k Ω也是为了降低电路的功耗。
该电路的电阻值比TTL 门电路相应的电阻值大，主要目的是降低电路的功耗。
实现的是与非的逻辑功能。
电路中二极管采用肖特基二极管，其正向导通压降为，而肖特基三极管的发射极的正偏电压为，集电极的正偏电压为。
因此，电路的阈值电压将变为：D BE5BE2T U U U U -+==+输出的高低电平值：U OH = U OL =。
输入端的短路电流I IL =0.23mA 200.45=- 习题 习题图TTL 与非门电路所示的电路中，若在某一输入端与地之间接一电阻R ，其余输入端悬空，试问：⑴保证与非门可靠关闭时的最大电阻即关门电阻R OFF 为多大值 ⑵保证与非门可靠开通时的最小电阻即开门电阻R ON 为多大值 解：若在输入端A 与地之间接一电阻R i ，则R i 与地之间的电压U i 为： （1）i ii R R R U U U ⨯+-=1be1cc ≤OFF U即i R ⨯+-R30.75≤ R i ≤ R OFF700(2) i ii R R R U U U ⨯+-=1be1cc ≥on U 即i R ⨯+-R30.75≥ 由此可得：R i ≥ , 一般选R ON =2k1.4V T 1be1cc ==⨯+-U R R R U U i i工程计算：得 R ON =R OFF习题 习题图所示电路由TTL 与非门组成。
设G 1～G 4门的平均传输延迟时间相同为30ns ，现测得输出端F 的振荡频率为，试求G 5的平均传输延迟时间t pd5。
解：根据F 的频率求出F 的振荡周期，T =，由于五个与非门输出为原信号的非，所以延迟时间应为T /2≈156ns ，则第五个与非门的延迟时间为36ns 。
第二章门电路习题全解
只是10k电阻上和20k电阻上各自的电流值不同）。
题2-16 若将图2-71中的门电路改为CMOS与非门，试说 明当为题2-15给出的五种状态时测得 的各等于多少?
解：因为CMOS门在输入工作电压（0~VDD）时， 输入端电流为0，所以万用表的等效内阻（20K ）
压降为0，则给出的五种状态时测得的I2 均为0V。
低电平,每个门只消耗一倍的 I IL ,与后面每个门的输入端个数无关）
考虑同时满足两种情况:TTL与非门能驱动同类门个数 N=5
题2-13 如上题，其他条件相同，在图2-70所示的由74系列 TTL或非门组成的电路中，或非门每个输入端的输入电流
为 I IL ≤－1.6mA I IH ≤ 40A 计算门 GM 能驱动
2）当CMOS输出 VOL 0.05V 时,需计算接口电路三极管是否截止，输出 C
是否为高电平：显然 CMOS输出 VOL 0.05V 时，接口电路三极管截止。
5 3.2 (3100 6 20)103
4.3K
RL (min)
VCC VOL IOL(max) 3 I Il
5 0.4 8 3 0.4
0.7K
题2-19 计算图2-74所示电路中接口电路输出端的高、低电平，并说明
接口电路参数的选择是否合理.三极管的电流放大系数 40 ,饱和导 通压降 VCE(sat) 0.1V .CMOS或非门的电源电压VDD =5V，空载输出的
的电阻到地相当于接低电平。
题2-6 为什么说TTL反相器的输入端在以下4种接法下都属于逻辑1？ (1)输入端悬空。 (2)输入端接高于2V的电源。 (3)输入端接同类门的输出高电压3.6V。
(4)输入端接10k 的电阻到地。
解：(1) 如果输入端A悬空，由下图TTL反相器电路可见，反相器 各点的电位将和A端接高电平的情况相同，输出也为低电 平。所以说TTL反相器的输入端悬空相当于接高电平。
数字电子技术基础 第02章门电路习题解
解:TTL输入标准值 UIH=2V (1)以基本TTL与非门为例,当输入端悬空时,T1和射极电流 iE1=0,集电极正偏,T2,T5饱和导通,相当于输入高电平情况,即 等效逻辑1 (2)uI>2V=UIH,所以为逻辑1 (3)uI>3.6V>2V=UIH,所以为逻辑1
2.4 指出图2.43中各门电路的输出是什么状态(高电平、低电平或高阻 态)。假定它们都是T1000系列的TTL门电路。 U & Y
10kΩ
IH 3
+UCC UIH 悬空
&
Y1
UIL
≥1
Y2
5.1kΩ
(a)
UIL 10kΩ ≥1 Y4
+UCC 1kΩ
Y5
&
+UCC UIL
=1
Y6
(d)
(e)
(f)
解:TTL电路的开门电阻RON=2.5kΩ (a) 输入悬空相当于高电平,电路输出为低电平 (b) R>RON,电路输出为低电平 (c) R>RON,电路输出为低电平 (d) R=10kΩ>RON,电路输出为低电平 (e) 三态门EN=0,电路输出为高阻态 (f) R=10kΩ>RON,电路输出为低电平
下面是PMOS AB并联后再和C串联
解(1) N = I OL = 13 = 13 OL 1 I IL (2) UNL=UOFF-UOL=0.8-0.35=0.45V UNH=UOH-UON=3-1.5=1.5V
A B
R1 3kΩ T1
R2 750Ω T3
R4 100Ω
+UCC (+5V)
T4 T2 T5 R3 360Ω R5 3kΩ F
《数电》教材习题答案 第2章习题答案
思考题与习题2-1 输入信号的波形如图T2-1(a)所示，试画出图(b)中Y 1-Y 6的波形图（不考虑门电路的传 输延迟时间）。
DA Y DB Y B Y CDAB Y ABCY AY ⊕=+===+===6543211图T2-1 2-2 指出图T2-2中各门电路的输出是什么状态（高电平、低电平或高阻状态）。
已知这些门电路均为74系列TTL 门电路。
图T2-2011110010101011010111874321=⋅+⋅==⊕==+==⋅==+==⋅⋅=Y Y Y Y Y Y Y 5为高阻，Y 6为高阻。
2-3试说明在下列情况下，用内阻为20k Ω/V 的三用表的5V 量程去测量如图T2-3所示的74 系列与非门U I2端的电压应为多少： (1)U I1悬空；U I2＝1.4 V (2)U I1接0V ；U I2＝0 V (3)U I1接3V ；U I2＝1.4 V (4)U I1接5.1Ω电阻到地；U I2＝0 V(5) U I1接10k Ω电阻到地。
U I2＝1.4 V图T2-3图T2-32-4试说明下列各种门电路中，哪些可以将输出端并联使用（输入端的状态不一定相同 ）。
(1) 具有推拉式输出级的电路；×(2) TTL 的OC 门；√线与(3) TTL 的三态门；√总线应用(4) 普通的CMOS 门；×(5) CMOS 三态门。
√2-5 CMOS 门电路不宜将输入端悬空使用，请说明原因。
CMOS 门电路输入阻抗高，很容易受到干扰，并且CMOS 电路为场效应管，是电压控制电流器件，悬空时容易出现静电等瞬时高压烧毁器件的现象，因此输入端不宜悬空，必须根据 实际情况做相应的处理。
2-6 请对应于输入波形画出图T2-6所示电路在下列两种情况下的输出波形：（1）忽略所有门的传输延迟时间；（2）考虑每个门都有传输延迟时间t pd 。
图T2-62-7 电路如图T2-7所示，试分别列出电路的功能真值表以及输出端F 1和F 2的逻辑表达式， 并说明电路实现的逻辑功能。
【精品】电路基础：第二章部分习题解.docx
15Q> 00.4/列Lb 方程：13i + 5 x 1.4z + 10（z - 6）= 0z=2A2.5如图所示电路，试选一种树，确定基本割集方程求解电压u,如用节点法，你将选择哪一个节点作为参考点？试用一个节点方程求解电压it6V~O+ jG5A 200 [12V穴+II8Q4图2.5解：所选树为: 所选割集:电路基础：习题解答习题二24如图所示电路，试选一种树，确定基本回路，仅用一个基本回路方程求解电流匚图2.4解：所选树为:A = 1 Aj j3 =i —6所选基本回路:&4 = 20i 3 + 12故「3 = 1, U =20/3=20V2.6如图所示电路，已知电流z 1=2A, Z 2 = 1A 求电压％,电阻R 及电压源冷。
解：由KCL ：i2=ib+JZ3 + ‘4 =5la =h +5+S/；=/1+/2=3A由KVL： A R + 6i a = 28 =>2/? + 6x3 = 28 =>R = 5由KVL：3z c + 3 + 4Z2=Ri、3j. + 3 + 4 = 5 x 2 故i c= 1A由KVL：u s + 4i2 + 6i a = 28 => w s. = 6V由KVL：% _ 4 — 3 —比“ =0 二> % = 一7V2.7如图所示电路，各网孔电流如图所示，试列写出可用来求解该电路的网孔方程。
解：19匚+14一一4：= 一 10< ⑷A +2\i B +5： =-10一 4i A + 5i B + 12i c = 22.8如题图所示电路，设节点1, 2的电位分别为"如，试列解出可 用来求解该电路的节点方程。
解：原电路等价为: 对节点1, 2列节点方程，有:(1/3+1/1.2)妁一 1/3幻=1+5—4—1/3 绚+(1/3+1/4) W 2=4—2 — 1 化简可得：7 u } —2U 2= 12+2V图2.77 u2—4w( = 122.9如题图所示电路，求电压心。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Y1 1
Y2 1
Y3 0
图2-66
Y4 0
题2-9 用OC门实现逻辑函数 Y ( AB) ( BC ) D 画出逻辑电路图。 解：逻辑图如下：
V CC
RL A B Y
C
D
题2-10 分析题图2-67所示电路，求输入S1 、S0各种取值下的输 出Y，填入 题表 2-10中。
因此 V I 2.6V 时，三极管T截止。
(2) 根据三极管T饱和条件： I B I BS V I 0.7 0.7 VBB VCC 0.7 代人已知数值得：V I 4.7V R1 R2 RC 因此 V I 4.7V 时，三极管T饱和。
题2-4 电路如图2-64所示：
VCES =0.2V， I CS =10mA，求电阻 RC 的值。 （1）已知 VCC=6V，
VBE =0.7V，输入高电平 VIH =2V （2）已知三极管的 =50，
当电路处于 临界饱和时， Rb （1） I
CS
的值应是多少。
VCC VCES 10 RC
代人已知数值得
RC 0.58 K
200 <
ROFF (700)
则TTL反相器输出为高电平，所以输入端接200 的电阻到地相当于接低电平。
题2-6 为什么说TTL反相器的输入端在以下4种接法下都属于逻辑1？ (1)输入端悬空。 (2)输入端接高于2V的电源。 (3)输入端接同类门的输出高电压3.6V。 (4)输入端接10k 的电阻到地。 解：(1) 如果输入端A悬空，由下图TTL反相器电路可见，反相器 各点的电位将和A端接高电平的情况相同，输出也为低电 平。所以说TTL反相器的输入端悬空相当于接高电平。
（2）因为TTL反相器 VIH min =2.0V，输入端接高于2V的电
源相当于输入高电平。(此时反相器输出低电平） （4）因为TTL反相器接的输入端负载 10 K > RON (2 K) 则TTL反相器输出低电平。所以输入端接 10 K 的电阻到地相当于接高电平。
题2-7 指出图2-65中各门电路的输出是什么状态（高电平、低 电平或高阻态）。已知这些门电路都是74系列的TTL电路。 解：根据TTL反相器电路输入端负载特性：关门电阻 Roff =0.7kΩ 开门电阻 Ron =2.0kΩ 同时考虑图中各逻辑门的功能特点:
习题与思考题
题2-1 三极管的开关特性指的是什么？什么是三极管的 开通时间和关断时间？若希望提高三极管的开关速度， 应采取哪些措施？
解：三极管在快速变化的脉冲信号的作用下，其状态在截止与饱和导 通之间转换，三极管输出信号随输入信号变化的动态过程称开关特性。 ton 开通时间是指三极管由反向截止转为正向导通所需时间，即开启时间 （是三极管发射结由宽变窄及基区建立电荷所需时间）
(2) 临界饱和时 I B I BS 有
VIH 0.7 I CS Rb
，得
Rb 6.5K
题2-5 为什么说TTL反相器的输入端在以下4种接法下都属于逻辑0？ (1)输入端接地。 (2)输入端接低于0.8V的电源。 (3)输入端接同类门的输出低电压0.2V。 (4)输入端接200 的电阻到地。 解： （2）因为TTL 反相器VIL(max)=0.8V,相当于输入低电平。 （4）因为TTL反相器接的输入端负载
toff 关断时间是指三极管由正向导通转为反向截止所需的时间，即关闭时间
（主要是清除三极管内存储电荷的时间） 三级管的开启时间和关闭时间总称为三极管的开关时间，提高开关速 度就是减小开关时间。因为有
因此 t S 的大小是决定三极管开关时间的主要参数。所以为提 高开关速度通常要减轻三极管饱和深度。
toff ton t s t f
题2-2 试写出三极管的饱和条件，并说明对于题图2-62的电 路，下列方法中，哪些能使未达到饱和的三极管饱和.
解：三极管的饱和判断条件为
iB I BS
6 VBE iB Rb
R b
iBS
VCC VCES RC
所以，能使未达到饱和的三极管饱和的方法：
题2-3 电路如图2-63所示，其三极管为硅管，
V CC
√
Y1
A B
C
A B
C
Y3
D
( a )
（ c ）
解：原图(a)(c)有错误： （a）图的普通TTL 门不可输出端“线与”连接， TTL门只有OC门可输出端线与连接； （b）能实现； （c）图原来不能实现；原图需作如下修改：
V CC
A B
C
Y1
D
( a )
A B
C
Y3
（ c ）
题2-12 在图2-69所示的由74系列TTL与非门组成的电路中，计算 G M
=20，试求：
I 小于何值时，三极管T截止； （1） I 大于何值时，三极管T饱和； （2）
解： (1) 设三极管T的开启电压VBE=0.5V， 则VB<0.5V三极管截止，有： VI VBB V I 2.6V VB VI R1 <0.5V ,代人已知数值得： R1 R2
Y1 0
Y2 1
Y3 1
Y4 0
Y5 0
Y6 Z
Y7 1
Y8 0
题2-8 说明图2-66中各门电路的输出是高电平还是低电 平。已知它们都是74HC系列的CMOS电路。
解：根据CMOS门在输入正常工作电压0~VDD时，输入端 的电流为“0”的特点，则接输入端电阻时，电阻两端几 乎没有压降值。答案如下：
解：
表2-10 输 入
S1 0 S0 0
输出
Y
ห้องสมุดไป่ตู้
注 释
EN1 EN2 0 1 EN3 1
0
1 1
1
0 1
B A
1
0 1
0
0 0
1
0 1
C A
2.11 在题图2-68所示的TTL门电路中，要实现下列规定的逻辑 功能时，其连接有无错误？如有错误请改正。 (a) Y1 ( AB) (CD) (b) Y2 ( AB) (c) Y3 ( AB C )
门能驱动多少同样的与非门。要求 G M 输出的高、低电平满足 VOH ≥ IH 3.2V, VOL ≤0.4V。与非门的输入电流为 I IL ≤－1.6mA， I ≤ 40uA。 VOL ≤0.4V时输出电流最大值为 IOL(max) = 16mA ， VOH ≥3.2V 时输出电 流最大值为 IOH (max) －0.4mA。 G M 的输出电阻可忽略不计。