数字集成电路设计之电路参数及性能

② VG>VTn 形成反型层 Qs=QB+Qe
Qe: 沟道中的自由电子电荷。 VTn: Qe刚形成时的栅电压 此时QB不增加 Qe=-Cox(VG-VTn)
§ 4.1 MOS晶体管的参数
2. 电子层形成条件 反型层
+VG
表面电势 Φ s = 2Φ F
时电子层开始形成
体费米电势 Φ F
由型半导体中硼的掺杂密度确定:
CG
=
CGP
+
2C OV
+ CGN
+ 2COV
VDD S
Cov
90
GB CGP Cov
VIN
D
VOUT
D Cov
90
CGN
GB
Cov
S VSS
§ 4.2 信号传输延迟
§4.2.4 大电容负载驱动电路
驱动大电容
解决方法:采用逐级放大反向器链
VIN
Cg f τ C1 f τ C2
f τ C3
fτ
VOUT fτ
( ) ( ) 式中：
an
=
2.2Rn
=
βn
2.2 VDD −
VTn
ap
=
2.2Rp
=
βp
2.2 VDD −
VTP
β = k' W
L
各自决定上下沿，对称 βn = β p
W大的FET器件快！以面积为代价
连线模型
§ 4.2 信号传输延迟
§4.2.2 连线延迟
L
Dielectric Substrate
§ 4.2 信号传输延迟
以分布RC段表示的长导线
信号延迟时间:
Tn
=
0.7 ×
RCn (n
2
+ 1)
Tn→∞
=
0.7 ×
rcl 2 2
解决方法:缓冲器
§ 4.2 信号传输延迟
§ 4.2 信号传输延迟
§4.2.3 电路扇出延迟
电路的扇出:电路输出端接的输入门的个数
§ 4.2 信号传输延迟
∑ 扇出电容 C fanout =
( ) Φ V = V = V + TN
G ΦS =2ΦF
OX
S ϕ S =2ΦF
=
⎜⎜⎝⎛
−
QS C OX
+ Φ S ⎟⎟⎠⎞ Φ S = 2 Φ F
=
( ) 2qε si N A 2 Φ F
C OX
+ 2Φ F
§ 4.1 MOS晶体管的参数
② 实际MOS：氧化层有寄生电荷，栅和半导体材料有功函数差
( ) Ron
Vds →0
=
β
1 VGS − VT
适宜数字电路
§ 4.1 MOS晶体管的参数
等效为一个压控电阻
2、 饱和区
( ) Ron =
VDS
1 2
β
VGS
− VTN
2
( ) β R = 1 on VDS =VGS −VT
2
1 VGS − VTN
= 2Ron VDS =0
§ 4.1 MOS晶体管的参数
Fra Baidu bibliotek
( ) PA
≈
1 2
f
pV dd
I
' max
tr + t f
§ 4.3 CMOS电路功耗
§4.3.3 电路总功耗
总功耗： P=Ps+Pd+PA
P = α0→1CLVD2D ⋅ fclk + Psc + Ileak ⋅VDD
估算精度的方法:
1) 计算电路中所有门输出驱动的电容值
Pd
=
百分比 × Ctotal TP
空穴
+VG
VOX是氧化层压降
+_ VOX Φ s 是表面电势
Φ Φ s 所以: VG =VOX+ s
表面电荷密度
MOS 结构
Qs = - CoxVG
Qs是半导体表面的所有电荷
§ 4.1 MOS晶体管的参数
反型层 +VG
耗尽层（高阻层）
① VG<VTn 形成耗尽层
栅氧层下电荷全为不能移动的 负离子体电荷，形成耗尽区，且 Qs=QB
1.PN结反向饱和电流IO 2.耗尽层产生电流Ig
IO
=
AqDnni2 Ln N A
Ig
≈
Aqni X d
2τ n
3.场开启漏电流
Al SiO2
N+
N+
n+
n+
Al
P - Si
寄生晶体管
§ 4.1 MOS晶体管的参数
§4.1.4 直流导通电阻Ron
nFET漏源电阻：Rn= VDSn/ IDn是非线性的
有反型层电子电荷MOS结构
ΦF
=
⎜⎜⎝⎛
KT q
⎟⎟⎠⎞ Ln⎜⎜⎝⎛
Na ni
⎟⎟⎠⎞
§ 4.1 MOS晶体管的参数
3. 阈值电压VTN
定义：表面电势 Φ s = 2Φ F 时VG上的电压
即界面的电子浓度等于P型衬底的多子浓度时的栅压
① 理想MOS：氧化层没有寄生电荷，栅和半导体材料一
样（与实际情况不符）
VOUT VDD
90%VDD
10%VDD tf
t
tr
t
§ 4.2 信号传输延迟
①上升时间tr
PMOS导通，对负载电容充电的电流
i = Cout
dVout dt
= VDD − Vout Rp
( ) tr
=
βp
2C1 VDD −
VTP
⎡ ⎢
VTP
⎢⎣VDD
− −
0.1VDD 0.1VTP
+
1 2
In⎜⎜⎝⎛
In⎜⎜⎝⎛
19VDD − 20VTH VDD
⎟⎟⎠⎞⎥⎦⎤
Tf
=
CL K NVDD
§ 4.2 信号传输延迟
③ 传播延迟td 输入到50%输出的延迟时间 tp=(tpf+tpr)/2
( ) ( ) t p = In 2τ n + In 2τ p 2 ≈ 0.35 τ n + τ p
传播时间定义
§ 4.2 信号传输延迟
1. 材料的功函数之差 当金属电极同Si晶片接触时，φms = φm - φs 对于Al⎯Si(p)接触， φms = (-0.7) ∼ (-1.5)
2. SiO2层中可移动的正离子 主要是Na+离子的影响,使阈值电压降低
3. 氧化层中固定电荷 固定正电荷QF使阈值电压降低
4. 界面势阱 Si与其它材料界面上，硅晶格突然终止有电子被挂起， 形成挂键,导致界面势阱.
×Vdd
( ) 2) 软件模拟
VDD
V DD
VDD
Rp
Vin
Vout
V out
Vout
CL
CL
CL
Rn
反相器
V in 5 0 (a) Low-to-high
Vin 5 VDD (b) High-to-low
§ 4.2 信号传输延迟
2、上升时间、下降时间与延迟时间
z 上升时间tr：输入阶跃波的条件下，输出信号电压从
10%VDD上升到90%VDD需要的时间。
Ron
=
Vds I ds
1、非饱和区(三极管区)（0 < VDS < VGS－VT）
ID
=
μnCoxW
2L
[2(VGS
- VTH)VDS
- VDS2]
Ron
= VDS I DS
=
2tox
μnε ox
L W
1 2(VGS − VTN ) − VDS
当 VDS << 2(VGS - VTH ) 即MOS在深三极管区时
浓度。栅氧层薄，则Cox大，体偏置系数小。
γ = TOX ε OX
2qε si N b
耗尽区电荷随VSB的变化
§ 4.1 MOS晶体管的参数
MOS管体效应的Pspice仿真结果
VB<0 VB>0
VSB=0.5v VSB=0v VSB=-0.5v
§ 4.1 MOS晶体管的参数
4、影响VT值的四大因素
§4.1.5 栅-源直流输入电阻
栅-源直流输入电阻是栅介质SiO2的绝缘电阻
栅极
1)阻抗很高。负载能力强
n+
tox
n+
2)栅极漏电流很小。
（动态电路：电信号暂存在
P - Si
电容上一定时间）
§ 4.1 MOS晶体管的参数
§4.1.6 栅-源击穿电压
栅-源击穿电压BVGS是栅源之间能够承受的最高电压
1）输入波形为理想的阶跃波形
∫ ∫ ( ) ( )( ) Pd
=
1 tp
⎡td 2
⎢ ⎢
in
⎢⎣ 0
td
t VO dt + i p
td 2
t
Vdd − VO
⎤
dt
⎥ ⎥
⎥⎦
i (t )
=
CL
dV0 dt
∫ ( ) ( ) ∫ Pd
=
CL t pd
⎡0 ⎢ ⎢⎣Vdd
V0
− Vdd
d V0 − Vdd
静态功耗：漏电流引起的功耗（亚阈值泄漏电流，源漏区PN 结反偏电流，栅氧化层隧穿电流等产生）
Pstatic = VDD ⋅ Ileak
Ileak = IPN + ISUB
I PN
=
AqDn
n
2
i
Ln N A
§ 4.3 CMOS电路功耗
§4.3.2 CMOS电路的动态功耗
动态功耗：由CMOS开关瞬态电流和负载电容的充放电造成
Vdd
VB≠VS
§ 4.1 MOS晶体管的参数
[ ( ) ] VTN = Vt0 + γ 2Φ f + Vsb − 2Φ f
其中Vt0是当Vsb=0时的开启电压
VTN =
( ) 2qε si N A 2 Φ F
C OX
+ 2Φ F
+ qD I C OX
γ是衬底效应的系数（常数）， Na是P衬底受主掺杂剂
§ 4.1 MOS晶体管的参数
§4.1.2 沟道长度调制效应
L′ = L - ΔL
ΔL =
2
ε Si
qN b
(VDS
−
(VGS −VT ))
沟道长度调制因子
ID
=
μnCoxW 2L
(VGS
- VTH )2(1 + λVDS )
§ 4.1 MOS晶体管的参数
§4.1.3 漏-源截止电流
增强型的MOS晶体管，VGS<0截止状态下的漏电流
CL
C1 = f Cg C2 = f 2Cg M CL = f nCg
放大级数 n = ln(CL / Cg ) / ln f
1
放大因子 f
=
⎜⎜⎝⎛
CL C1
⎟⎟⎠⎞
N
τ min
= e ≈ 2.7
第
四
章 §4.3 CMOS电路功耗
§ 4.3 CMOS电路功耗
§4.3.1 CMOS电路的静态功耗
V dd
⎤
+ V0dV 0 ⎥
0
⎥⎦
=
CL
f
V2
p dd
动态功耗与输入信号频率成正比，而与器件参数无关
§ 4.3 CMOS电路功耗
(a)负载电容充电功耗
(b) P、N管会同时导通， 产生一个窄脉冲电流
§ 4.3 CMOS电路功耗
2）输入为非理想的波形 反相器处于输入非理想波形上升沿和下降沿的瞬间，负载管 和驱动管会同时导通引起的功耗
VTN =
( ) 2qε si N A 2 Φ F
C OX
+ 2 Φ F + Φ MS + V OX
可用平带电压VFB来代替
V TN =
( ) 2 q ε si N A 2 Φ F
C OX
+ 2 Φ F + V FB
Φ MS = Φ gate - Φ silicon
( ) ΦF = ⎛⎜⎝ kT q ⎞⎟⎠ ln
z 下降时间tf：输入阶跃波的条件下，输出信号电压从 90%VDD 下降到10%VDD需要的时间。
z 延迟时间td：输入阶跃波的条件下，输入电压变化到 50%VDD时刻到输出电压变化到50%VDD的时刻的时间间隔。
3、CMOS反相器的转换特性
VIN VDD
§ 4.2 信号传输延迟
VOL = 0 VOH = VDD VM = f(Rn, Rp)
N sub ni
§ 4.1 MOS晶体管的参数
③ 现代MOS工艺调整阈值电压VTN：
通过控制到N沟道区表面的硼离子注入剂量DI(cm-2)， 调整量为qDI/COX
VTN =
( ) 2qε si N A 2 Φ F
C OX
+ 2Φ F
+ qD I C OX
§ 4.1 MOS晶体管的参数
④ 考虑衬底调制效应（体效应）的MOS管： 体效应: 衬底是接地的，但源极未必接地，源极不接地时对 VT值的影响称为体效应(Body Effect)。
第
四 章
电路参数及性能
电路参数和性能
4.1 MOS晶体管的参数 阈值(开启)电压、沟道长度调制效应、漏-源截止电 流；直流导通电阻；栅-源直流输入电阻；栅-源击穿电 压；漏-源击穿电压
4.2 信号传输延迟 CMOS门延迟、连线延迟、电路扇出延迟、大电容负载 驱动电路
4.3 CMOS电路功耗 CMOS电路的静态功耗、CMOS电路的动态功耗、电路 总功耗、功耗管理
简单的栅源保护电路
§ 4.1 MOS晶体管的参数
§4.1.7 漏-源击穿电压
饱和区的MOS管，VDS>BVDS漏极的耗尽层会延伸到源极,使 电流流动与栅极电压无关。
第 四
章 §4.2 信号传输延迟
§ 4.2 信号传输延迟
§4.2.1 CMOS门延迟
1.门延迟：信号从逻辑门输入端到其输出端的延迟时间
19VDD − 20 VDD
VTP
⎟⎟⎠⎞⎥⎥⎦⎤
Tf
=
CL K PVDD
§ 4.2 信号传输延迟
②下降时间tf
NMOS导通，对负载电 容放电的电流
i = −Cout
dVout dt
= Vout Rn
( ) t f
=
βN
2C1 VDD − VTH
⎢⎣⎡VTVND−D
0.1VDD − VTN
+
1 2
电路参数和性能
4.4 CMOS电路的闸流效应 闸流效应原因、闸流效应的控制
4.5 电路模拟HSPICE简介 文件格式、应用例子
4.6 设计例子
第 四
章 §4.1 MOS晶体管的参数
§ 4.1 MOS晶体管的参数
§4.1.1 阈值（开启）电压
1. 表面场效应
场效应—电场在半导体中感应电荷，VG控制FET电流
Vin
50%
Vout
tpHL
t
tpLH
90%
50%
tf
10%
t
tr
§ 4.2 信号传输延迟
延时分析小结
z 上升和下降时间改写为：
( ) tr = 2.2RpCout = 2.2Rp CFET + C L = tr0 + a pC L ( ) t f = 2.2RnCout = 2.2Rn CFET + CL = t f 0 + anCL