一种实用的中频数字接收机设计
一种高性能数字中频接收机的设计及实现
样 中的直 流分 量 ， 影响 了数 字 中频 的低端 性 能 时 同
根 据 式 １ ＡＤ 的 采 样 率 和 中频 频 率 之 间 为 等 式 ， ， 限
制 了 中频 频 率和 ＡＤ 采样 率 的 选择 ， 对 中频 频 率 而
较 高 的 系 统 ， 可 能 无 法 找 到 合 适 的 ＡＤ 采 样 率 ； 很 同 时这类 方 案只适 用于全 相参 雷达 系统而 无法 用于 中 频 相 参 雷 达 。 用 ＮＣ 采 Ｏ＋ Ｌ Ｆ的 数 字 中 频 目 前 在 通 Ｐ 信 系 统 中 应 用 较 多 ， 由 于 目前 雷 达 系 统 中 频 综 一 但
信 号 的 频 谱 分 布 并 不 充 满 整 个 频 带 ， 以 可 欠 采 样 所 而 保 证 信 号 的 有 用 频 谱 不 产 生 混 迭 ， 而 得 到 正 确 从
２ ２ 联 合 相干中频 处理 ．
的 幅 相 误 差 较 大 ， ＩＱ 的 幅 相 误 差 会 严 重 影 响 雷 而 ／ 达 的 整 机 性 能 行复杂 的校 正处 理。。 字中频利 用 中频直 接采 样 ， 数 通 过 数 字 信 号 处 理 获 得 视 频 ＩＱ 信 号 ， 有 ＩＱ 镜 ／ 具 ／ 频 抑 制 比 高 、 性 动 态 范 围 大 、 积 小 、 量 轻 、 致 线 体 重 一 性 好等 优点 ， 现 代高 性 能雷达 的发展 方 向。 是
维普资讯
Hale Waihona Puke 现 代 雷 达 第 １期
一
种 高 性 能数 字 中频接 收机 的设 计及 实现
王金础 杨 正 远
（ 流 信 息技 术 有 限 公 司 成 都 ６ ０ ２ ） 潮 １０ １
【 要 】 采 用 中频 回赦 和 中 颤相 参 信 号 联 合 相 干 处 理 ， 场 采 样 － 场 处 理 － 程 传 话 的体 系 结 构 实 现 了 高性 摘 现 现 远 能 数 字 中频 雷 达 接 收 机 ． 性能 可 以满 足 现 代 高性 能 雷 达 系 统 的需 要 。 其 【 键词 】 敷 字 中频 ． Ｉ 滤渡 ， 性 动 态 范 围 ． 频 抑 制 比 美 ＦＲ 线 镜
一种基于软件无线电的中频数字接收机的设计实现
一种基于软件无线电的中频数字接收机的设计实现邱雅;郭东恩【期刊名称】《计算机测量与控制》【年(卷),期】2012(20)4【摘要】IF digital receiver with the digital signal processing technology continues to evolve and mature. This paper is based on the idea of software radio, combined with MATLAB and DSP development of novel methods, using the MATLAB- DSP integrated development environment Embedded Target for the TI TMS320C6000 DSP Platform, and it can create DSP executed code from Simulink model automatical ly. Thus shortening the DSP algorithm software development cycle. In this paper, the input signal is AM modulated, the sampling rate is 1. 6MHz, modulated signal is 2KHz, the carrier is 400KHz, after 128 -fold of extraction and filtering, the final output data flow rate is 12. 5KHz. Simulation experiments show that the use of software radio design not only meet the design requirements, but also enhances interoperability between different systems, compatibility, flexibility and reliability, while reducing costs.%中频数字接收机是随着数字信号处理技术的不断发展而成熟起来的;此文主要是基于软件无线电的思想,采用MATLAB和DSP相结合的新颖开发方法,利用MATLAB-DSP集成开发环境Embedded Target for the TI TMS320C6000 DSP Platform,从Simulink模型自动生成TIC6000 DSP的可执行代码,从而缩短了DSP算法软件的研发周期；文中的输入信号是AM调制信号,采样率为1.6MHz,调制信号为2kHz,载波为400kHz,经过128倍抽取和滤波,最后输出数据流速率为12.5kHz;通过仿真实验证明,采用软件无线电的思想不仅满足了设计需求,而且增强了不同系统之间的互通性、兼容性、灵活性和可靠性,同时降低了成本.【总页数】4页(P1070-1072,1075)【作者】邱雅;郭东恩【作者单位】南阳理工学院软件学院,河南南阳473004;南阳理工学院软件学院,河南南阳473004【正文语种】中文【中图分类】TN85【相关文献】1.一种双通道中频数字接收机的硬件设计实现 [J], 步麟;司伟建2.一种基于软件无线电技术的中频数字接收机的实现 [J], 吕幼新;雷霆;郑立岗;向敬成3.基于软件无线电的零中频数字接收机研究 [J], 王晓英;邹传云;荣思远4.基于软件无线电的零中频数字接收机研究 [J], 王晓英;邹传云;荣思远5.基于软件无线电的宽带中频数字接收机的设计实现 [J], 李瑞娥; 费文晓; 姚远程; 韩雪梅因版权原因，仅展示原文概要，查看原文内容请购买。
一种实用的中频数字接收机设计
一种实用的中频数字接收机设计 摘要针对后三代移动通信系统研究所需硬件平台的要求，提出了一种 灵活性强的可扩展中频接收机设计方案。
这种方案可以在较高的中频频率上实现信号的数字化接收，且适用于 多种输入信号。
该方案以自顶向下的思路，吸取其它方案的优点，完成了基于软件无 线电思想的数字化接收机设计。
该系统结构简单，成本低，有良好的实用性和通用性。
关键词带通采样采样速率数字下变频 近年来，移动通信的发展十分迅速。
应对更高速率业务的要求，我国对于后三代移动通信系统 3 的研究也 逐渐兴起，但是目前多局限于对仿真数据进行理论研究和模拟阶段，有必 要建立一个硬件实验平台，以便寻找研究成果的应用方法。
此硬件平台应具有适合于软件无线电的体系，在硬件结构上与无线通 信的通用功能模块相一致不仅可以接收现存通信标准规定的信号，还可以 处理由用户自定义的信号，为未来研究提供可靠的实测数据。
该平台还应具有高度的灵活性、开放性以支持多种通信体制和不同的 要求。
从软件无线电的观点来看，受宽带天线、高速／转换器及数字信号处理器等发展水平的限制， 实现一个理想的软件无线电平台[1]的条件目前还 不具备。
因此，本文根据系统提出的中频频率为 70、信号带宽为 10 的设计要 求，在分析比较了几个方案优缺点的基础上，着重研究了在现有器件情况 下最大限度地实现中频数字化这一关键问题，最终设计了一种可用于所述 实验平台的中频数字化接收机。
在使用该方案的实际系统上，可以对新一代蜂窝移动通信系统中的关 键技术进行研究和实验评估。
1 初步设计方案 站在系统灵活性的角度，本文暂不考虑使用模拟解调器的中频接收方 案，而采用数字化的处理，先提出两种方案。
1．1 单路带通采样方案， 根据系统的中频频率和带宽两项参数指标，若进行低通采样，由定理 知，采样速率至少要 150 才能保证频谱不会发生混迭。
但以目前芯片的制作水平来看，采样速率大于 150 且分辨率在 10 以 上的成本会很高；此外，后级接口电路必须使用超高速逻辑电路，基带数 字信号处理的压力很大，还增加了整个电路板的布线、制版工艺难度，从 而带来许多问题。
一种接收机中频数字化的设计
一种接收机中频数字化的设计【摘要】基于软件无线电的思想提出了一种接收机中频数字化的设计方案，采用带通采样、数字正交解调、滤波等技术，实现了中频信号数字化处理功能，并给出了软件仿真结果。
该设计已在某导航接收机中得到应用。
【关键词】中频数字化；带通采样；数字正交解调0 引言长期以来，传统接收机大多采用模拟电路进行中频信号处理，但由于模拟中频电路存在混频非线性、本振频率稳定度、温度漂移、转换速率以及模拟参数调试困难等问题，导致接收机性能不稳定，尽管设计师们想尽办法进行设计改进，但结果不能令人满意，因此，提出了一种中频数字化接收机的方案。
与传统的模拟方式相比，中频数字化可以使得整个接收机具有高度的灵活性、通用性和可靠性。
1 中频数字化接收机数字化接收机的设计理念是尽可能靠近射频采样，其后的处理全部由数字信号处理平台完成。
由于受到相关器件制造工艺水平和运算能力的限制，目前可行的方案是在模拟通道混频后对产生的中频信号进行模数变换，再送给后续的各个数字信号处理环节进行数字处理，最终完成接收机的功能。
基于中频采样的数字接收机结构框图如图1所示，本文的重点是中频数字化处理。
2 中频数字化处理中频数字化处理以载波频率70MHz的AM调制信号为处理对象，中频数字化是将70MHz模拟中频信号变换成数字中频信号，再经过带通滤波、抽取、数字正交解调等处理，最终转换成数字基带信号的过程。
中频数字化处理主要包括A/D采样、带通滤波（BPF）、抽取、数字正交解调等。
中频数字化处理流程如图2所示。
2.1 带通采样A/D采样是接收机中频数字化的第一步，同时也是关键一步。
由Nyquist采样定理可知，当采样频率大于信号最高频率2倍时，所得到的采样值即可准确的还原原信号。
对于70MHz的中频信号，若按照Nyquist采样定理进行采样，则其采样频率会很高，以至ADC器件很难实现，并且其后续处理速度要求较高。
而带通采样技术的采样速率在满足大于信号带宽两倍的情况下，选取远远低于信号最高频率的两倍速率就能正确地反映带通信号的特性。
中频数字化接收机系统设计与实现.
中频数字化接收机系统设计与实现软件无线电是一种基于宽带A/D器件、高速DSP芯片，以软件为核心（Software-Oriented）的崭新的体系结构。
其基本思想就是将宽带A/D 尽可能地靠近射频天线以便将接收到的模拟信号尽可能早地数字化，尽量通过软件来实现电台的各种功能。
通过运行不同的算法，软件无线电可以实时地配置信号波形，使它能够提供各种话音编码、信道调制、加密算法等无线电通信业务。
我们知道信号失真是长期困扰模拟处理的难题，如本振频率漂移、相位噪声、混频产生的虚假信号、放大时产生的谐波以及互调、机内噪声等问题。
尽管设计人员想方设法，但结果并不能令人满意，而软件无线电技术简单有效地解决了这些问题。
在数字化之后，本振、混频、放大、滤波都仅仅是数字运算，不会产生谐波、互调等虚假信号。
与传统的模拟方式相比，软件无线电具有灵活性、适应性和开放性等特点，被誉为无线电领域的又一次革命。
1 接收机总体设计由于受器件水平的制约，直接对射频采样处理还有一定难度。
在保留软件无线电通用、灵活、开放的前提下，采用了中频数化方案[1]，整个接收机的结构框图如图1所示。
该接收机接收信号频率范围：10～100MHz，为防止频谱混叠，前端电调谐滤波器分8段滤波器，由8031控制选用。
第一本振LO1采用数字锁相环产生所需频率，通过预置，可产生正弦信号频率范围：1360～2350MHz，步进值10Hz，电调谐滤波器与一本振互动联调。
混频后，将信号通过一中心频率为 1350MHz的带通滤波器后，进行二次混频。
第二本振LO2产生信号的频率固定设置为：1371.4MHz，因此中频信号为：21.4MHz，通过 AGC控制输出信号强度范围为：-50～-10dBm/50Ω。
2 中频数字化单元设计该单元是接收机的核心部件，主要完成几种信号（AM、FM、SSB、CW、FSK、BPSK，QPSK）的解调工作，同时负责对模拟前端提供AGC控制用电平强度值和AFC控制用载波频率误差值。
中频窄带数字正交接收机的设计与实现
维普资讯
２０ ０７年第 １期
杨洪丰 等 ： 中频窄带数 字正交接收机 的设计与实现
１３ ０
该 方案 采用 与传 统模 拟 接 收机一 样 的方 式经 过 两 次混频 将 射频 信 号 转 换 成 基 带 模 拟 信 号 ， 后 再 然 利 用 Ａ Ｄ转换 器将 该模 拟 信号 转 换 成 数据 流 ， 给 ／ 传 后 续 的数字 信号 处理 器件 。该方 案 的优 点是 容 易实 现， 这是 由于要处 理 的模 拟信 号 已经 是基 带信 号 ， 所 以它对 Ａ Ｄ转 换 器 的频 率 要 求 不 高 。但 由 于 它 采 ／
ｒ ｏｒ ．
Ｋ ｙｗ ｒｓ ｓ ｎ ｌ ｒｃｓｉ ； ｉ ｔ ｏ ｎ—ｃ ｎ ｅ ｅ ； ｅ ｏ ｄ ： ｉ ａ ｐｏｅｓ ｇ ｄｇ ａ ｄ ｗ ｇ ｎ ｉ ｌ ｏ ｖｒ ｒ ＶＱ ｔ
模 拟 到数 字变 换器 （ Ｄ ） 块 ， 而实 现 基 带处 理 Ａ Ｃ模 从
０ 引 言
元 。这种接 收机 的中频 （Ｆ， ｎｅｍ ｄ ｔ ｅｕ ｎ ｙ Ｉ ｉｔ ｅ ｉ ｅ￣ ｑ ｅ ｃ ） ｒ ａ
的数 字化— — 基带 数 字 化 方 案 ， 结 构 框 图 如 图 ２ 其
所示 。
基
带
处
理
举
图 １ 传 统 模 拟 接 收 机 结 构 框 图
单 元一 般需 要模 拟带 通滤 波器 、 压控 振荡 器 、 法器 乘
ｃ ｎ ｒ ｌ ｄ ｅ ｓｌ ｈ ｏ ｇ ｓ ｇ Ｐ ｏ ｔ ｌ ａ ｉ ｔ ｒ ｕ ｈ ｕ ｉ ｃ，ｗ ｔ ｉ ｌ ｔｕ ｔｒ ｏ ｅ ｙ ｎ ｉ ｓｍｐ ｅ ｓ ｃｕ ｅ，ｅ ｓ ｅ ｌ ａ ｉｎ，ｈ ｇ ｃ ｕ ａ ｙ ｎ ｉ ｌ ｒ ｈ ｒ ａ ｙ ｒ ａｉ ｔ ｚ ｏ ｉｈ ａ ｃ ｒ ｃ ，ａ ｄ ｌ ｔ ｅ — ｔｅ
一种中频数字接收机中的数字滤波器的设计
一种中频数字接收机中的数字滤波器的设计附录1CIC滤波器设计程序Clear;close all;M=32;alpha=(M-1)/2;l=0:M-1;w1=(2*pi/M)*l;ws=0.9333*pi;wp=0.0667*pi;Hrs=[zeros(1,5),ws,T2,ones(1,7),wp,ws,zeros(1,9),ws,wp,ones(1,7),wp, ws,zeros(1,4)];Hdr=[0,0,1,1,0,0];wdl=[0,0.2,0.35,0.65,0.8,1];k1=0:floor((M-1)/2); k2=floor((M-1)/2)+1:M-1;%floor为向负无穷舍入为整数angH=[-alpha*(2*pi)/M*k1,alpha*(2*pi)/M*(M-k2)];H=Hrs.*exp(j*angH);h=real(ifft(H,M));%ifft一维傅里叶反换[db,mag,pha,grd,w]=freqz_m(h,1);[Hr,ww,a,L]=Hr_Type2(h);figure(1)subplot(2,2,1);plot(wl(1:21)/pi,Hrs(1:21),'o',wdl,Hdr);axis([0,1,-0.1,1.1]);title('Bandpass:M=40,T1=0.5941,T2=0.109')ylabel('Hr(k)')set(gca,'XTickMode','manual','XTick',[0,0.2,0.35,0.65,0.8,1])set(gca,'YTickMode','manual','YTickLabel',[0,0.59,0.109,1]);gridsubplot(2,2,2);stem(l,h);axis([-1,M,-0.4,0.4])title('Impulse Response');xlabel('n');ylabel('h(n)');subplot(2,2,3);plot(ww/pi,Hr,wl(1:21)/pi,Hrs(1:21));axis([0,1,-0.1,1.1]);title('Amplitude Response')xlabel('frequency in pi units');ylabel('Hr(w)')set(gca,'XTickMode','manual','XTick',[0,0.2,0.35,0.65,0.8,1]) set(gca,'YTickMode','manual','YTick',[0,0.109,0.59,1]);grid subplot(2,2,4);plot(w/pi,db);axis([0,1,-100,10]);gridtitle('Mgnitude Response');xlabel('frequency in pi units') ylabel('Decibels')set(gca,'XTickMode','manual','XTick',[0,0.2,0.35,0.65,0.8,1]) set(gca,'YTickMode','Manual','Ytick',[-60;0]);set(gca,'YTickLabelMode','manual','YTickLabel',['60';'0'])Hr_Type2.mfunction[Hr,ww,a,L]=Hr_Type2(h)M=length(h);L=M/2;a=2*[h(L:-1:1)];n=[1:L];n=n-0.5;ww=[0:500]'*pi/500;Hr=cos(ww*n)*a';freqz_m.m%freqz_m.mfunction[db,mag,pha,grd,w]=freqz_m(b,a); [H,w]=freqz(b,a,1000,'whole');H=(H(1:501))';w=(w(1:501))';mag=abs(H);db=20*log10((mag+eps)/max(mag));pha=angle(H);grd=grpdelay(b,a,w);附录2HB滤波器设计程序HB.mclear;close all;wp=0.333*pi;ws=0.667*pi;As=60;tr_width=ws-wp;M=ceil(As-7.95)/(14.36*tr_width/(2*pi)+1)+1; n=[0:1:M-1];beta=0.1102*(As-8.7);wc=(ws+wp)/2;hd = ideal_lp(wc,M);w_kai=(kaiser(M,beta));h=hd*w_kai;[db,mag,pha,grd,w]=freqz_m(h,[1]);delta_w=2*pi/1000;As=-round(max(db(ws/delta_w+1:1:501)))%最小阻带衰减%画图% 半带滤波器滤波过程t=0:1:1000; % 设置时间轴长度f1=100; % 输入调制信号频率f2=2000; % 输入载波信号频率subplot(1,1,1);subplot(2,2,1);stem(n,hd);title('理想脉冲响应');axis([0 M-1 -0.1 0.3]);ylabel('hd(n)');text(M+1,-0.1,'n'); subplot(2,2,1);stem(n,w_kai);title('凯瑟窗');axis([0 M-1 0 1.1]);ylabel('w(n)');text(M+1,0,'n');subplot(2,2,3);stem(n,h);title('实际脉冲响应');axis([0 M-1 -0.1 0.3]);xlabel('n');ylabel('h(n)');subplot(2,2,4);plot(w/pi,db);title('幅度响应（单位：dB）');grid; axis([0 1 -100 10]);xlabel('频率（单位：pi）');ylabel('分贝数'); set(gca,'XTickMode','manual','XTick',[0,0.2,0.3,1]);set(gca,'YTickMode','manual','YTick',[-50,0]);set(gca,'YTickLabelMode','manual','YTickLabels',['-50';'0']);。
一种高性能数字中频接收机的设计及实现
一种高性能数字中频接收机的设计及实现Ξ王金础 杨正远(潮流信息技术有限公司 成都610021)【摘要】 采用中频回波和中频相参信号联合相干处理,现场采样,现场处理,远程传输的体系结构实现了高性能数字中频雷达接收机,其性能可以满足现代高性能雷达系统的需要。
【关键词】 数字中频,F I R滤波,线性动态范围,镜频抑制比D esign and I m p lem en tati on of a H igh2p erfo rm ance D igital IF R eceiverW ANG J i n-chu YANG Zheng-yuan(T ide Info r m ati on T echno logy Co.L td. Chengdu610021)【Abstract】 A h igh perfo r m ance digital IF radar receiver w h ich uses IF echo and COHO j o int p rocess algo2 rithm,field samp ling,field p rocessing and remo te trans m issi on is introduced.Its perfo r m ance can m eet the require2 m ents of modern h igh2perfo r m ance radar system.【Key words】 digital IF,F I R filter,linear dynam ic range,i m age supp ressi on rati o1 引 言随着高速AD变换和D SP技术的发展,数字中频接收技术将是提高现代雷达性能的重要技术之一。
模拟正交接收机由于受模拟电路的限制,其I Q 的幅相误差较大,而I Q的幅相误差会严重影响雷达的整机性能〔1,2〕,为改善I Q的质量往往需要进行复杂的校正处理〔3〕。
一种双通道中频数字接收机的硬件设计实现
收稿日期：2008-08-25.作者简介：步麟（1982-），男，硕士研究生，主要研究方向：宽带信号检测、处理与识别，E 蛳mail:supermarket621@.第36卷第3期2009年3月Vol.36，No.3M ar.2009应用科技Applied Science and Technology文章编号：1009蛳671X （2009）03蛳0026蛳05一种双通道中频数字接收机的硬件设计实现步麟，司伟建（哈尔滨工程大学信息与通信工程学院，黑龙江哈尔滨150001）摘要：在电子对抗领域中，雷达信号的信息是信号分选、威胁识别、引导干扰的重要参数.与传统的模拟接收技术相比，数字接收机具有高分辨率、高可靠性、抗干扰能力强、灵活可变等许多优点.宽带、大动态范围、高灵敏度的数字接收机在电子对抗领域中有着广泛的应用前景.根据中频采样和数字下变频的基本原理，介绍了一种双通道中频数字接收机的硬件设计与实现方案.模拟信号经高速A/D 采样后直接由FPGA 进行信号处理.结果表明，系统具有成本低、精度高、结构简单等优良性能，可以满足实际需要.关键词：数字接收机；高速采样；中频；FPGA 中图分类号：TN851文献标识码：AHardware realization of the double 蛳channel IF digital receiverBU Lin ，SI Wei 蛳jian（College of Information and Communication Engineering ，Harbin Engineering University ，Harbin 150001，China ）Abstract ：In the domain of ECM ，the information of radar signals is an important parameter for signal choosing ，menace recognizing and guidance paring with traditional analogue counterparts ，digital receivers are of better resolution ，reliability ，anti 蛳jamming and agility.Digital receivers with wide bandwidth ，high dynamic range and sensibility are widely used in ECM.This paper demonstrates a hardware design and realization of thedouble 蛳channel intermediate frequency（IF ）digital receiver based on the theory of direct IF sampling and digital down 蛳conversion.After the high speed A/D sampling ，the analog signals were processed by the FPGA directly.The result shows that the system has fine performance such as lower cost ，higher precision and simpler structure ，and it can meet the actual demands.Keywords:digital receiver ；high speed sampling ；intermediate frequency ；FPGA随着电子技术的不断发展，电子侦察系统面临的电磁环境日益复杂多变，宽带化、数字化、多功能、数字化与软件化已经成为电子侦察设备发展的必然趋势.由于数字接收机相对于传统的模拟接收机具有许多优点，国外从20世纪80年代已开始研究数字化接收机，国外产品在参数设计上十分灵活，输入输出信号数据率、抽取倍数、NCO 、滤波器等参数捷变，具有多种高速的工业输入输出接口，产品的兼容性好，并已应用到雷达、通信、电子战、GPS 等诸多领域.国内在数字接收机方面的研究则刚刚起步，普遍限于窄带系统，参数固定，技术指标低，单通道为主，扩展性和灵活性较差，没有形成市场化的系列产品，还处于起步研究阶段，与国外存在较大差距.文中主要论述了一种双通道中频数字接收机的硬件设计，通过元器件的选择与应用，详细阐述了该接收机的结构、功能.1系统的总体结构文中介绍的是一种双通道中频数字接收机，其结构框图如图1所示.其接收的信号是2路中心频率为f 0=150MHz 、带宽B =15MHz 的中频模拟信号，步麟，等：一种双通道中频数字接收机的硬件设计实现第3期·27·经过A/D 转换器采样后，将采样数据传送给FPGA ，由FPGA 对数据进行处理，获得2路信号的相位差并传送给后续模块.系统设计要求在规定的动态范围（-34dB ，+6dB）内的输出精度<1°.图1数字接收机总体结构框图FPGA EP1S40F780I6AD9230JTAG 接口EPC16ADT1蛳1WT （变压器）AD8352（运放）ADT1蛳1WT （变压器）AD8352（运放）CY2305（功分器）AD9230晶振ADF4360蛳8（时钟）相位差根据奈奎斯特（Nyquist ）带通采样定理，假设一个频率带限信号为x （t ），其频率范围为（f L ，f H ），如果采样频率f S 满足：f S =2（f L +f H ）=4f 0，式中，n 取满足f S ≥2（f H -f L ）=2B 的最大正整数（0，1，2，….），则用f S 进行等间隔采样所得到的采样值x（nTs ）能准确地确定原信号x （t ）[1].根据这一理论，采样率只须大于30MHz 既可.由于中心频率相对较高，所以将数字接收机采样频率定为200MHz.2器件的选择与应用2.1模拟电路的设计由于选用的ADC 器件要求输入信号为差分信号，所以本设计中选择了变压器与运算放大器并联的方案，它们都可以完成将单一信号转变成差分信号的工作.由于模拟信号是由前部的微波前段传送过来的，所以如果信号幅度过小，使得A/D 转换器无法采样，可选用运算放大器一路，断开变压器一路；如果信号幅度足够大，则可选用变压器一路，断开运算放大器一路.2.2变压器的选择变压器选择的是Mini 蛳Circuits 公司的ADT1蛳1WT 变压器.ADT1蛳1WT 采用表面贴片式6引脚封装，放大倍数为1，工作频率范围0.4~800MHz.本设计采用2级变压器级联的办法，既可以滤除模拟信号中的直流分量，又可以提高耦合质量.图2为ADT1蛳1WT 的连接方式，将2个变压器输出端的中端接一个0.1μF 的电容，然后接地，就可以实现由一端信号到差分信号的转换工作.在初级变压器前端添加一个2dB 的衰减器LAT ，以防止输入信号过大而损坏A/D 元件[2].图2ADT1蛳1WT 连接示意图143215362415362450ΩSignal G N D O U T I N G N D L A T 50ΩN C P R I S E CS E C _C T S E C _D O T P R I _D O T S E C _D O T P R I _D O T N C P R I S E C S E C _C T A D T 1蛳1W TA D T 1蛳1W T 0.1μF0.1μF2.3运算放大器的选择运算放大器选用ADI 公司的AD8352.AD8352是ADI 公司扩展种类的射频（RF ）集成电路（IC ）系列的最新成员，适合用于驱动下一代3G 和4G 蜂窝和宽带无线基础设备中使用在最高实际中频（IF ）条件下的12～16bit ADC.AD8352当驱动高速ADC 高达380MHz ，远远超过了同类差分放大器能达到的100MHz ，具有保持优越性能的能力.图3运放AD8352连接示意图0.1μF0.1μFC D 0.3pF R D 4.3K R G 100Ω123450.1μF 0.1μF111016151K1KRDP RGP RGNRDNVOPVON AD8352VINVIP ENB AD8352的放大倍数主要由RDP （脚1）RGP（脚2）RDN （脚3）RGN （脚4）之间连接的元件RD 、RG 、CD 来决定的，其计算公式如下：A Vdifferential =R G+500（R G+5）（R L+53）+430≥≥R L.式中：R L 为负载等效电阻.在AD8352的输入端前加一级变压器，既可以实现单一信号到差分信号的转换，又可以用来消除输入信号的直流分量.在输出端采用电阻加电容的耦合方式，既节省了元器件，又方便后期的电路调试.ENB （15脚）为芯片使能管脚，它要求满足1.3V<ENB<V cc .V cm （14脚）是基准电压输入端，提供在此引脚的电压按照1∶1的比例来设置输出电压的公用模式，例如：给引脚14提供2V 的直流电压可以使V op 和V on 输出引脚的直流偏移标准设置在2V 的基础上.第36卷·28·2.4时钟的选择由于设计采样频率较高（200MS/s ），且采样时钟的相位抖动会对AD 产生相当于模拟输入正弦波所产生的影响，而时钟输入对AD9230来说相当于一个模拟输入，因此应当尽量选择低抖动晶体振荡器.选择ADI 公司的ADF4360蛳8.ADF4360蛳8是集成的整数N 合成器和压控振荡器（VCO ）.ADF4360蛳8的中心频率由外部电感设置.它允许的频率范围从65~400MHz.芯片寄存器通过三线接口控制，可以用软件控制输出频率[3].由于ADF4360蛳8需要外接环路滤波器，所以其引脚的连接与外围电路的设计就显得十分重要.V p （脚24）与V tune （脚7）为外部环路滤波器的连接引脚，在它们之间连接了由2个电阻和3个电容组成的环路滤波器，它既起到了锁相环的作用，又能稳定输出频率.L 1（脚9）与L 2（脚10）需要连接外部感应器以设置输出频率，由于所需要的是单一的输出频率，所以2个感应器必须完全相同.由于需要的是差分的时钟信号，因此RFoutA （脚4）和RFoutB （脚5）都要使用，在输出端加一个上拉电感，以起到稳定输出频率的作用.ADF4360蛳8采用SPI 串行通信方式，因此在配置程序的时候要注意时序，而且在SPI 端口与FPGA 连接的位置之间要填加下拉电阻.图4是根据系统仿真软件ADIsimPLL3.0所确定的环路滤波器及外部感应器中各元件的值.图4ADF4360蛳8连接图L 1470Ω65.8n H470ΩL 265.8n H V+G N D F o u t Reference 20.0MHzA V D D D V D DV t u n eC pL 1R s e t L 2A D F 4360蛳8R e f i n L E D a t a C l o c kR F o u t A R F o u t B M U X O U T G N D4.70k ΩR s e t C 1R 1R 2C 324.2p F 11.0p F 329p F C 213.6k Ω27.7k ΩL m65.0n H P o u t C m 100p F2.5AD 采样器件的选择与应用由于本系统要处理2路中频信号，采样精度为12bit ，设计采样速率为200MS/s ，考虑到系统结构对器件尺寸的要求及采样精度、速率的要求，本系统选用了ADI 公司生产的12bit 高性能模数转换器AD9230.AD9230分3种型号，最高采样率分别可达170、210、250MS/s ，本系统为了使采样信号的质量更高，采用具有最高采样率为250MS/s 的AD9230BCPZ 蛳250[4].RBIAS PWDN AGNDAVDD （1.8V ）AD9230CMLVIN+VIN-CLK-CLK+REFERENCETRACK 蛳AND 蛳HOLD CLOCK MANAGEMENTDRVDDDRGNDD11TODO OR+OR-DCO+DCO-RESET SCLKSDIO CSBSERIAL PORT 1212ADC 12蛳BIT CORE OUTPUT STAGING LVDS图5AD9230内部结构图AD9230是一款高性能、低功耗的单通道数模转换器，片内集成了高性能采样保持放大器和电压参考，最大700MHz 模拟输入带宽，单一电源1.8V 供电，在最高采样率（250MS/s ）的条件下，单数据率输出时功耗仅为434mW ，输入信号频率为150MHz 时信噪比（SNR ）为63.3dB ，动态范围（SFDR ）为－79dB ，软件（SPI ）和硬件2种控制方式.特殊的封装工艺使得AD9230在－40～＋85℃都能保持良好的工作状态.AD9230对模拟输入的采样是在时钟输入的上升沿进行的，时钟为低时为保持时间，时钟为高时，输入处于采样模式.在输入电路的每个输入端串接一个小的电阻可以减小从输出级驱动源所产生的瞬时峰值电流，并接一个电容可以提供动态负载电流.这个无源网络组成了一个输入低通滤波网络.图6AD9230连接图0.1μFR0.1μFR200Ω200ΩCVIN+0.1μFVIN-CML当对外围电路进行设计时，考虑到系统的需要，将模拟电源与数字电源分开连接.当设计电源部分时，还应当在AVDD 和DVDD 与电源之间加一个电容网络，如图6所示.该电容网络的作用有3个：其一是与内部参考放大器一起，在大频率范围下提供一个低阻抗源以驱动A/D 内部电路；其二是提供内部参考放大器需要的补偿；其三是限制由参考电应用科技源产生的噪声干扰[5].2.6FPGA及其配置芯片的选择与应用2.6.1FPGA的选择该数字接收机的FPGA芯片选择的是Stratix 系列的EP1S40F780I6，它具有如下几个特点：1）内嵌3种RAM：512bit的小型RAM （M512），4KB容量的标准RAM（M4K），512KB的大容量RAM（Mega RAM）.2）全新的布线布局结构，分为3种长度的行列布线，在保证延时可预测的同时，增加了布线的灵活性.3）增加了片内终端匹配电阻，提高了信号的完整性，简化了PCB布线.4）增强型的时钟管理和锁相环功能.锁相环的运用使得采用不同内部时钟的FPGA能够正常工作，使得处理器接口与FPGA中实现的外围器件可以具有不同的运行速率.5）内嵌硬件乘法器和乘加结构的DSP模块.6）Stratix系列FPGA包含有可购置的知识产权（IP）内核以及用户制定逻辑器件所构成的复杂功能，其目的在于实现高速数据通路和数据处理功能.7）优化结构设计，减小芯片体积，提高了集成度.2.6.2配置芯片的选择在结合实际需要和印制板的面积等因素的条件下，选择一片增强型配置芯片EPC16作为EP1S40F780I6的配置器件.EPC16这种增强型配置器件的核分为2个主要的部分：配置控制部分和存储模块.EPC16的特点如下：1）16Mbit的FLASH存储器件；2）核电压和I/O电压均为3.3V；3）支持Nbit（N=1，2，4，8）的可编程逻辑器件的并行配置模式，可并行配置多片可编程逻辑器件，在每个DCLK时钟周期内支持八位并行数据输出；4）可选的2ms或者100ms的上电重新复位时间；5）3种可选的时钟模式：内部振荡器默认的10、50、66MHz的内部可编程的振荡器，外部时钟源提供的可高达133MHz的时钟；6）支持JTAG边界扫描，nINIT_CONF引脚允许单独用JTAG来初始化可编程逻辑器件；2.6.3配置器件EPC16电路设计及FPGA的配置如图7所示，EPC16的EXCLK通过330Ω的电阻下拉到地，不采用外部时钟；PORSEL通过330Ω的电阻下拉到地.图7FPGA与EPC16的连接图EXCLK3.3V3.3VGND3.3V300GND 3.3VVCCTDITMSTCKTDOGNDJTAGGNDTCKTMSTDIPORSELEXCLKV C C WVCCTm0Tm1EPC16TDODCLKnCSOEnINITD A T A3.3V10K10K10K3.3VGNDV C C OV C C I N TGNDDATAOM S E L0M S E L1M S E L2F PG ATDIDCLKDONEnSTATUSnCONFIGTMS TCKTDO设置EPC16的POR（power on re蛳set）时间为100ms，而相应FPGA的这个管脚通过5K电阻上拉到3.3V使其POR时间为2ms，这保证了EPC16给FPGA配置时，FPGA已正常工作.EP1S40F780I6芯片可以用4种方式装载数据，如表1所示.表1FPGA的配置方式配置方式典型用途快速被动并行FPP通过一个并行同步的配置器件来配置，或者通过实时下载8位配置数据的微处理器接口来配置.被动串行PS通过一个串行同步微处理器接口来配置；或者通过asterBlaster通信电缆、USB Blaster、ByteBlaster；或者是ByteBlasterMV并口下载电缆来配置.异步被动并行PPA通过一个异步并行微处理器接口来配置，在这种配置方式中，微处理器将目标器件看做一个存储器.JTAG配置通过IEEE.Std.1194.1.JTAG引脚来配置，可以通过下载电缆或者是嵌入式器件来实现JTAG配置.本接收机采用的是JTAG配置方式配置FPGA，EP1S40F780I6芯片采用JTAG配置时使用一片EPC16.可以通过将EP1S40F780I6芯片的MSEL2、MSEL1和MSEL0引脚驱动为高电平或低电平来选择配置的方式.JTAG接口是一个业界标准接口，主要用于芯片测试等功能.AlterFPGA基本上都可以支持由JTAG命令来配置FPGA的方式，而且JTAG配置方步麟，等：一种双通道中频数字接收机的硬件设计实现第3期·29·第36卷·30·应用科技式比其他任何一种配置方式的优先级别都高.当然，如果只使用JTAG配置方式，则需要将nCONFIG拉高，将MSEL拉成支持JTAG的任一方式，并将DCLK拉成“高”或者“低”的固定电平.引脚TRST是专用的JTAG输入引脚，低输入时有效，用来异步重置JTAG边界扫描电路[6].3结束语在系统测试时，采用2路经过同步处理的信号源产生2路频率为150MHz的中频信号，在相同增益的情况下调整其中一路的相位，然后用逻辑分析仪观察相位差数据的输出情况.在（-34dB，+6dB）的动态范围内，相位差设定值与测试值之间的误差在0.4°以内，基本满足设计要求.该数字接收机被用于雷达探测分析设备上进行检验测试，接收机分析处理的数据经过检验是准确的，经过数据的比对，数据的准确性可以达到95%以上.文中以目前性价比最高的A/D和FPGA芯片为平台，对多通道数字接收机进行了实现，而且设计简单，实现方便，只要通过软件改变FPGA内部的程序，就可以使它完成不同的信号处理功能.参考文献：[1]杨小牛，陆安南，金飚，等.宽带数字接收机[M].北京：电子工业出版社，2002.[2]刘峰，杨翠娥，司锡才，等.数字接收机的硬件实现[J].佳木斯大学学报（自然科学版），2007，25（1）：78蛳80.[3]Analog Devices.Integrated Synthesizer and VCO[EB/OL]. [2007蛳09蛳23]..2007.[4]Analog Devices.12蛳Bit，170MSPS/210MSPS/250MSPS，1.8V Analog蛳to蛳Digital Converter[EB/OL].[2007蛳09蛳23]. .[5]黑蕾，程刚，孙卫平.基于DSP和FPGA的中频数字接收机的设计[J]，弹箭与制导学报，2007，27（5）：177蛳178，182.[6]王成，吴继华，范丽珍.Alter FPGA/CPLD设计（基础篇）[M].北京：人民邮电出版社，2005.[7]栾文彬，唐丽.高速高效信道化接收机及其FPGA实现[J].应用科技，2008，35，（2）：13蛳16.[8]许雪锋，付永庆.一种基于Stratix EP1S80的信道化中频接收机[J].应用科技，2008，35，（7）：43蛳46.[责任编辑：张晓京]个尖锐的最大峰，避免了传统算法中峰值平台给定时带来的不确定性.在不同载波频偏和噪声条件下进行仿真，得到新算法随着信噪比的变化同步性能稳定，并且受载波频偏影响很小，具有很好的鲁棒性和抗噪性.理论分析和仿真结果表明，该算法同步准确，复杂度适中，较传统的帧同步算法更为优化.参考文献:[1]IEEE Std802.16TM蛳2004and IEEE Std802.16e TM蛳2005.IEEE Standard for Local and Metropolitan Area Networks，Part16:Air Interface for Fixed Broadband Wireless Access System[S].[2]刘颖，何忠秋.OFDM系统的仿真与性能分析[J].应用科技，2008，35（1）：48蛳52.[3]SCHMID T M，COX D C.Robust frequency and timing synchro－nization for OFDM[J].IEEE Trans Commun，1997，45（12）：1613蛳1621.[4]翟宁，庞伟正.一种改进的OFDM符号定时同步方法[J].应用科技，2008，35（9）：26蛳28.[5]MENG Wu，ZHU Weiping.A preamble蛳aided symbol and fre－quency synchronization scheme for OFDM Systems[J].Circuits and Systems，2005，3（5）：2627蛳2630.[6]YAN Yanxin，TOMISAWA M，GONG Y，et al.Joint timing and frequency synchronization for IEEE802.16OFDM systems[J]. Mobile WiMAX Symposium，2007，5：17蛳21.[7]DONG Guojun，DAI Jufeng，WEI Zhicheng.Robust joint tim－ing and frequency synchronization algorithm for IEEE802.16e OFDM system[J].Transaction of Tianjin University，2007，13（10）：360蛳364.[8]高音，焦李成，马凤国.802.11a WLAN系统的帧同步检测方法[J].计算机工程，2005，31（19）：120蛳122.[9]PARK B，CHEON H，KANG C，et al.A novel timing estima－tion method for OFDM systems[J].Communications Letters，IEEE，2003，7（5）：239蛳241.[责任编辑：张晓京]（上接第25页）。
探讨中频数字接收机的设计与实现
甜技凰探讨中频数字接收机的设计与实现陈春霞(91982部队13分队，海南三亚572000)c}商要】中频数字接收杌是随着数字信号处理技术不断成熟的。
笔者研究了中频数字接牧机的设计方案，并进一步探计了数据采集、数字成形滤波以及控制器的实现，很好地实现了在节约成本基础上的性能完善。
p翱】中频数字接牧机；软件无线电；数据采集；成形滤波软件无线电作为未来无线通信的发展方向，世界各国都在进行深入的研究。
基本结构主要有三种：射频低通采样数字化结构、射频带通采样数字化结构和宽带中频采样数字化结构。
其中宽带中频数字化结构既降低了中频之前模拟滤波放大处理的难度，也使其较之传统的中频数字化缕收机具有更好的波形适应性，信号带宽灵活性及可扩展性。
1中频数字接收机的设计方案随着数字信号处理技术的发展，接收机设计经历了从模拟到数字的演变过程，并且因A D C器件水平的提高，数字化程度越来越来高。
如伺j哿模拟信号变换为数字信号变成了实聊超越以往接收机系统的关键之一圈l中颏数字化方案示意图经过下变频，将射频信号变换为中频l F信号，在宽带A D C前可用～个中心频率固定的高性能抗混叠滤波器滤除带外无用信号并可在中放级实现自动增益控制，获得最大信号增益，减轻带内信号过载的可能性。
同时，A D C后用数字滤波代替了模拟滤波，提高了系统的灵活性和滤波器的选錾i性。
而且，就系统的可编程性而言，宽带中频数字化接收机与射频数字化方案相当。
2中频数字接收机的实现2．1数据采集的实现为了能采样10M H z的中频信号，高速数据采集部分采样时钟选定为f s=40M H zo此外，带通采样有可能避开带外的谐波，杂散混叠到带内来，在设计过程中只要精心选择采样频率和l F频率就能避免，因此在系统设计时I F和F s的选取是关键。
本文选用了A N LO G D E—V I C E公司的A D6640021．1模拟输入电路一般A D变换器之前要用运算放大器来驱动。
零中频宽带数字接收机方案的设计
第２５卷第４期增刊仪器仪表学报２００４年８月零中频宽带数字接收机方案的设计＋靳明林明秀宋建中（中国科学院长春光学精密机械与物理研究所长春１３００３３）摘要通过应用软件无线电的思想，搭建了一个用于宽带中频（射频）信号接收的硬件平台，将处于中频（射频）段的高速宽带的模拟信号以下变频的方式变成处于基带的数字信号，同时以正交Ｉ，Ｑ信号的形式输出，以便于后续的ＤＳＰ对其进行软件算法的调解和处理。
该接收机设计输出的单通道带宽可达２０ＭＨｚ，适合宽带中频（射频）信号的接收，是目前硬件条件受到限制的情况下，宽带中频（射频）信号接收方法中一个可行的实施方案。
关键词软件无线电零中频数字下变频器宽带数字接收机ＤｅｓｉｇｎａｎｄＩｍｐｌｅｍｅｎｔａｔｉｏｎｏｆＺｅｒｏ—ＩＦＷｉｄｅｂａｎｄＤｉｇｉｔａｌＲｅｃｅｉｖｅｒＪｉｎＭｉｎｇＬｉｎＭｉｎｇｘｉｕＳｏｎｇＪｉａｎｚｈｏｎｇ（ＣｈａｎｇｃｈｕｎＩｎｓｔｉｔｕｔｅｏｆＯｐｔｉｃｓ，ＦｉｎｅＭｅｃｈａｎｉｃｓａｎｄＰｈｙｓｉｃｓ，ＣｈｉｎｅｓｅＡｃａｄｅｍｙｏｆＳｃｉｅｎｃｅｓ，Ｃｈａｎｇｃｈｕｎ１３００３３，Ｃｈｉｎａ）ＡｂｓｔｒａｃｔＡｈａｒｄｗａｒｅｓｔｒｕｃｔｕｒｅｕｓｅｄｔＯｒｅｃｅｉｖｅｔｈｅｗｉｄｅｂａｎｄＩＦ（ＲＦ）ｓｉｇｎａｌｓｗａｓｂｕｉｌｔｂｙｕｓｉｎｇｔｈｅｉｄｅａｏｆｓｏｆｔ—ｗａｒｅｒａｄｉｏ．ＩｔｃａｎｄｏｗｎｃｏｎｖｅｒｔｔｈｅＩＦ（ＲＦ）ａｎａｌｏｇｗｉｄｅｂａｎｄｓｉｇｎａｌｓｔｏｄｉｇｉｔａｌｂａｓｅｂａｎｄｏｎｅｓ．Ｉｎｏｒｄｅｒｔｏｄｅｍｏｄ—ｕ｜ａｔｅｔｈｅｓｉｇｎａｌｓｂｙＤＳＰｓｏｆｔｗａｒｅａｌｇｏｒｉｔｈｍｉｃ，ｔｈｅｓｉｇｎａｌｗａｓｏｕｔｐｕｔｔｅｄｗｉｔｈｔｈｅｆｏｒｍａｔｏｆＩＱ．Ｔｈｅｄｅｓｉｇｎｅｄｓｉｎ—ｇｌｅｃｈａｎｎｅｌｗｉｄｔｈｏｆｔｈｅｒｅｃｅｉｖｅｒｉｓ２０ＭＨｚａｎｄｉｔｉｓａａｖａｉｌａｂｌｅｓｃｈｅｍｅｏｆｗｉｄｅｂａｎｄＩＦ（ＲＦ）ｓｉｇｎａｌｒｅｃｅｉｖｅｍｅｔｈ—ｏｄｓｐｒｅｓｅｎｔｌｙｔｈａｔｔｈｅｈａｒｄｗａｒｅｃｏｎｄｉｔｉｏｎｉｓｃｏｎｆｉｎｅｄ．ＫｅｙｗｏｒｄｓＳｏｆｔｗａｒｅｒａｄｉｏＺｅｒｏ—ＩＦＤｉｇｉｔａｌｄｏｗｎｃｏｎｖｅｒｔｅｒＷｉｄｅｂａｎｄｄｉｇｉｔａｌｒｅｃｅｉｖｅｒ１引言软件无线电由天线，射频前端，宽带Ａ／Ｄ、Ｄ／Ａ转换器，通用和专用数字信号处理器及配套软件组成。
一种双正交零中频接收机的设计和电路实现
且大的直流偏移可能使 混频 器后 的各级 放 大器饱 和 ，无法 放大 有用 信 号 ， 外还 有相 位误 差 导致 的 Ｉ 另 Ｑ小平
衡 ．在文献［ —８ 中 ， ５ ］ 作者讨论 了加性高斯 白噪声信 道下 １ 不平衡 的数字 补偿 方法．特 别地 ，文献 ［ —７ 中 Ｑ ５ ］ 提 出了 自适 应的补偿方法 ， 但是这些方法不适用 于频 率 选择性 衰落 信道．目前 很少有 人讨论 在频 率选 择性衰 落信道环境 下的 Ｉ 不平衡校 正方 法 ， Ｑ 而无线通信 的信道多为频率选择性衰 落信道．在频 率选择性衰落 信道环 境下 ， 信道失真 和 １ Ｑ不平衡会引 入镜像 十扰 ， 并且 信道失 真和 Ｉ Ｑ不 平衡 的效 果相 乘输 出 ，要想将二 者分 开 是很 困难 的．为了克服单 正交 零 中频接 收 机存 在 的问 题 ，有 人提 “ ＿ 种交 义混频 的 双正 交零 中频 接 收机结 ｝一 ＿ 构。 ．然而 ， 。 它仅 限于启 发性 的设 汁 ， 没有具体 的分析 、 算机 仿真 和电路 实现．本 文改进 、仿真并 电路实现 计
图 １ 传 统 的 单 正 交 零 中频 接 收 机
收 稿 日期 ：２ ０ ０ ０ ９ቤተ መጻሕፍቲ ባይዱ ８一ｌ ４
基 金项 目 ：广 西 白然科 学 基 金 （ ８ ２ ４ ） 教 育 厅科 研 项 目（ ０ ７ ８ ０ ５ ． ０ ３ ２ ５ ；广 西 ２ ０ ０ ＭＳ ０ ）
作 者 简介 ： 田克 纯 （９ ０一 ，男 ，广 西 桂 林 人 ，教 授 ，硕 士生 导 师 ，主 要从 事 无线 通 信系 统 和 移 动通 信 系 统 的研 究 １５ ）
向 ， 能克 服零 中频 接 收机 固有 存 在 的 直 流 漂 移 和 Ｉ 不 平 衡 问题 ］ 它 Ｑ ．单 正 交 零 中频 接 收 机 采 用 一 次 混
中频数字接收机的设计
（ ｃＯｌ ｆ ｎＯ ａ。 ｎ 、Ｔ ｎ ａ。 ｎｉｅｒ ｇ Ｈａｂ ｎｉｅｒ ｇＵｎｖ ｉ ， ｒｉ ５ ０ １Ｃ ｉａ Ｓ ｈ０ 。 ｆｍ１ｉｎａｄ（ ｌｍｕ ｉ ｔ ｎＥ ｇｎｅｉ ， ｒｉ Ｅ ｇ ｅｉ ｉ ｔ Ｈａｂ １０ ０ ， ｈｎ） Ｉ ｔ ０】 ｃｉ ｎ ｎ ｎ ｎ ｙ ｎ
ｐ ｏ ｅ ｓｎ ｐ ｅ ｆｔ ｉ ｓ ｓ ｅ ｗｉｈ ｈ ｇ ｎ ｅ ｒ ｔ ｎ，ｇ ｏ ｅ ｉ ｉ ｔ ｎ ｌｘ ｂ ｌ ｙ ｒ ｃ ｓ ｉ ｇ ｓ ｅ ｄ ｏ ｈ ｓ ｙ ｔｍ ｔ ｉｈ ｉ ｔ ｇ ａ ｉ ｏ ｏ ｄ ｒ ｌ ｂ ｌ ｙ ａ ｄ ｆ ｉ ｉ ｔ ．Ｓ ｔｔｘ ｅ ｓ ｓ ｒ ｆ ｒ ｎ ｅ ａ ｉ ｅ ｉ ｏ ｉ ｘ ｓ ｓｅ ｅｅ ｅ ｃ ｓ ｖ ｌ ｅ ｉ ａ ｉｕ ｐ ｌ ａ ｉ ｎ ． ａ ｕ ｖ ｒ ｓａ ｐ ｉ ｔ ｓ ｎ ｏ ｃ ｏ Ｋｅ ｗｏ ｄ ： ｉ ｉ ｌｒ ｃ ｉ ｅ ； ｆｗａ ｅ ｒ ｄ ｏ ｉ ｅ ｎ ｅ ｅ ｉｔ ｒ ｑ ｅ ｃ ｙ ｒ ｓ ｄ ｇ ｔ ｅ ｅｖ ｒ ｓ ｔ ｒ ａ ｉ ；ｆ ｄ ｉ ｔ ｒ ｄ ａ ｅ ｆｅ ｕ ｎ ｙ ａ ｏ ｘ ｍ
ａ ｄ ｍｅｈ ｄ ａｅ ｉｔｏ ｕ ｅ ｎ ｃ ｎｕ ｃｉｎ ｗｉ ｈ ｈ ｏ ｙ ａ ｄ ｍｅｈ ｆｓ ｆｗａｅ ｒｄｏ ｎ ｔ ｏ ｒ ｎ ｒ ｃ ｄ ｉ ｏ ｊ ｎ ｔ ｔ ｔ ｅ ｔｅ ｒ ｎ ｔ ｏ ｏ ｏ ｔ ｒ ａ ｉ．Ｔｈ ｏ ｃｅｅ ｉ ｌ— ｄ ｏ ｈ ｄ ｅ ｃ ｎ ｒｔ ｍｐｅ
于 固定 中频数 字下变频 的中频数 字化接 收机 ， 最 并且 终能够用硬件 实 现其 基本 功能 ． 本设 计 首先 ， 出一 提 种对 固定 中频进 行数字下变频 的实现方法 ， 通过 简要
一种TD-SCDMA中频数字接收机设计
＝
在其中的一个频带（ ＋））ｎ＝０ ，…） 枷 １ （ ，２ 上 ｌ
存 在信号 ， 而不允许 在不 同的频 带上同时存在 信 号 ， 则将 会 引起信 号混 叠 。 否 １ ２软 件无 线 电框 架 ． 软件无 线电采 用一个通 用硬件平 台 ， 对 无 线 电信号 进 行 接 收 、 采样 、 波 和 下变 滤 频 ， 完成 后 续 的解 调 、 道均 衡 、 并 信 自动 增益 控 制 、 扩 、 道 解 码 、 源 解码 等信 号处 解 信 信 理 工作 。 因此 ， 件 无线 电框 架 可以 用 图ｌ 软 所 示框架表示 。 图 １ 示 的 软 件 无 线 电框 架 由射 频 处 所 理 、 带Ａ／ Ｄ Ａ 换 以 及Ｄ Ｐ 理 ｉ ｅ ｅ Ｔｅｃｈ ｏｇｙ ｎｎｏｖ ｉ ｎ ｒ ｄ ｎｄ ｎｏｌ Ｉ ａｔ ｏ Ｈｅ ａｌ
接收机中频数字化处理设计
根据 Ｎ ｙ ｑ ｕ ｉ ｓ ｔ 带通采样定理 ， 采样 速率在满足大于信号带宽 （ Ｂ ＝ ） 两倍 的情况下 ， 选取远远低于信号最 高频率 的两倍 速率就能正确 地 反映带通 信号 的特性 日 ． 与低 通采样相 比 ． 带通 采样降低 了采样 速 率． 极大地减小 了后续数字信号处理负担。 由带通采样定理可知 ．带通采样率 ｆ ｓ 满足下式 即可实 现无混叠 采样 ： ／ （ ｎ ＋ １ ） ≤ ≤ ／ ｎ ， １ －ｎ ＜ －ｌ ＜ ￣ Ｉ ｆ ， ／ Ｂ ］ （ １ ） ［ ・ ］ 表示取不 大于括号内数值的整数 。不难看 出， 式（ １ ） 将采样 频率划分成若干个区间 ， 并且 由 ｎ 值确定 。 ｎ 值越小 ． 频率区间范 围越 大， 也就是说对输入信号频 率或采样频率偏差 的要求越小。 并且随着 １ １ 值 的下降 ， 采样频率会越高 ， 量化信 号的频谱重复 间距越 大 ， 对抗 混叠 滤波器带外能量抑制特性要求降低 ： 在设计 时应 当根据系统 电路结构 和应用场合折衷确定 ｎ 的取值 ２ ． ２ 数字下变频 （ Ｄ ＤＣ 、 由于数字信号处理 的速度有 限 ． 往往难 以对 Ａ Ｄ Ｃ采样得到 的高 速率数字中频信号直接 进行各种类别 的实时处理 为 了解 决这个 问 题． 需要采用数字下 变频技术 ． 将采样 得到的高速率数 字中频信号 变 成低 速率基带信号 ， 以便进行下一步的信号处理 。 数 字下变频功能包 括数 字正交混频 、 低通滤波和数字重采样 ， 如图 ４ 所示 。
软件无线电接收机的基本思想 是数据采 集环 节尽可能靠近天线 。 中频和射频级的接收信号直接数字化 ． 将 由模 拟器件实现部分信号前 端处理 （ 例如信道切换 、 下变频 、 滤波 、 解调等） 转换为 由可编程数字处 理芯片实现 ． 通过将不 同的数字处理模块下载到芯片 即可灵活切换信 道接人方式 ， 接收来 自不 同发射系统的信号【 １ ］ 。 目前软件无线 电接收机 的实现集中在数字化 的基 础上 。 本文 运用软件无线 电理论 ． 结合 目前 可实现 的中频软件无线 电接收机 ． 给 出了一种可行 的接 收机 中频 数字 化处理结 构 ． 并系统 阐述 了相关 的数字信号处理技术 。
基于DSP和FPGA的中频数字接收机的设计
式中：
为采 样 频 率 ； ０为 带 通 信 号 的 中心 频 ｆ
ｌ 引 言
传统 的接 收 机 采 用 超 外差 方 式 混 频 到 基 带
率 ； 取大 于 １的整数 。 上式选 定 采样频 率 ， Ｍ 用 可
以保 证信 号 的有用频 谱 不产生 混 叠 ， 从而 得 到正
确 的 ＩＱ信号 。 ／ 经过 Ａ／ Ｄ变换 后形 成 的数字信 号 Ｘ（ ， ＮＣ 数 控 振 荡 器 ）产 生 的 正 交 信 号 ） 与 Ｏ（
Ａ ｂ ｔａ ｔ Ｔ ｈｓ ｐａ ｒｉ ｒ ｓｒ ｃ ： ｉ ｐｅ ｎｔｏｄｕ ｅ ｈｅ ｔ ｏｒ ｄ ｄｅ ｉ ｅ ｈｏ ｉ ｉａ ｉ ｅ ｍ ｅ ａ ｅ ｆ ｅ ｕｅ ｙ ｒ ｃ ｉ ｒ ａ ｄ ａ ｅ ｃ ｓ ｔ ｈｅ ｙ ａｎ ｓｇｎ ｍ ｔ ｄ ｏｆｄ ｇ ｔ ｌ ｎｔ ｒ ｄｉｔ ｒ ｑ ｎｃ ｅ ｅｖｅ ． ｎ ｂ ｓ ｄ ｏｎ ｈｉ ｐ ｅ ｇｈ ｓ ｅ ｄ ＤＳＰ ｎｄ ＦＰＧＡ ｓａ ｉ ｈ ｈ ｒ ｗ ａ ｅ ｐｒ ｅ ｓ ｐｌｔｏｒ ． Ｔ ｈ ｙｓ ｅ ’ ｃ ｅ ｉ ｏｆｗａｒ ｎｄ ｐ ｉ ｓｔ ａ ｒ ａ ｅ ｔｂｌｓ ａ ｄ ｒ ｏｃ ｓ ａ ｆ ｍ ｅ ｓ ｔｍ Ｓ ｏｒ ｓ ｓ ｔ ｅ ａ ａ ｐｌｅ Ｏ ａ ｒ ｄａ
一
．
（）ｏ （ ｏ＋ （） ， ｔｃｓＷ ｔ ） 当以时 间间隔 一 １ 采样 ／ 后， 一 （Ｍ一 １７ ２ 一般 Ｍ 取为 １ ２ ）／ ， ｒ 或者 ２若 ，
取 Ｍ 一 １则 ： ，
（ ｒ ）一 Ｊ ７ ｃ ｓ， ／ ］一 Ｑ（ ｓ ［ ２ ， （ ）ｏ ［ ｒ２ ２ ￣ ）ｉ ， ］一 ｎ ￣／
ｃ ｓபைடு நூலகம்。 ）和 ｓ （ 。 到 数 字 混 频 器 。 混 频 后 ｏ（ ７ ２ ｉ Ｗ ） ｎ 经
接收机中频数字化模块设计
的采 用率 。
模 主 Ｉ 叫 ｔ ｉ丝二■ 拟 Ｉ Ｊ 生 ３ ｉ Ｌ． 皇 ｉ 童 中顿
取通 过 数 字 信 号 处 理 器 （ Ｐ） ＴＭ ｓ ２ ＶＣ５ ０ ＤＳ ３Ｏ ４９
图 １ 数字接收机构成 如 图 １所 示 ，来 自天 线 的 射 频 信 号 经 带 通 滤 波
器 选 出 需 要 的 工 作 频 道 信 号 １ ８ ． Ｍ Ｈｚ 同 时 抑 ６ ７５ ，
实 现 。５ ０ ４ ９的程序 通 过 Ｆ ＡＳ 存储 器 ２ Ｌ ０ Ｂ Ｌ Ｈ ９ Ｖ８ ０
器 ＨＳ ０ Ｐ５ １ ０进 行 数 字 下 变 频 ，下 变 频 之 后 的 数 据 １
１ 数 字 接 收 机 总体 设 计
由两路 １ Ｏ位 并 行 总 线 输 入 到 数 字 科 斯 塔 斯 锁 相 环
ＨＳ ５ ２ ０ ５ １ ０ 的 同 步 信 号 由 ５ ２ ０ 给 出 。 Ｐ ０１， ０１ ０１ ５ １ ０和 ５ ２ ０的初始 设 置 、监 控 和某 些 参数 的读 ０１ ０１
ｓ ｔｉ ｄ ｃ ｎ ｒｌｉｇ ｏ ｉｉ ｌ ｉｎ ｌｐｏ ｅ ｓ ｒ ｅｔ ａ ｏ ｔｏｌ ｆ ｄｇ ｔ ｇ ａ ｒ ｃ ｓｏ ．Ｔｈｓｓ ｓｅ ｃ ｎ ｂ ｓ ｄｉ ａｅｌ ｅｄｇｔｌ ｅ ｅｖ ｒ Ｉ ｉ ａｓ ｒｖｄ ｄａ ｇ ｎ ｎ ｎ ａ ａｓ ｉ ｙ ｔｍ ａ ｅｕ ｅ ｓ ｔｌｔ ｉｉａ ｃ ｉｅ． ｔ ｓ ｌｏｐ ｏ ｉｅ ｓａ ｎ ｉ ｒ ｃ ｍｍｏ ｏｕ ｉｎ ｏ ｉｉ ｚｎ ｉｔｒ ｅ ｉｔ ｒｑ ｅ ｃ ｆｒ ｃ ｉｅ． ｏ ｎ ｓ ｌ ｔ ｆｄｇｔ ｉ ｎ ｅ ｏ ｉ ｇ ｍ ｄａ ｅｆｅ ｕ ｎ ｙ ｏ ｅｅｖ ｒ
一种数字化中频接收机的与实现
软件无线电（Software Radio ）的概念自上世纪末提出以来，最近几年取得了引人注目的进展。
数字化中频接收机是软件无线电的重要部分。
软件无线电的主要原理是将数字化推向前端，即是把模数/数模转换器（ADC/DAC ）尽量放在射频端，这是数字化接收机的发展方向，也是软件无线电的理想实现方法。
早期的数字化接收机受ADC 发展水平的限制，采用正交双通道零中频的实现方案，即将射频通过变频变换到零中频（基带），正交解调得到模拟的正交信号之后再进行数字化。
该方案的频率变换主要都在模拟部分实现，数字化较少，不是真正意义上的数字化接收机。
而且，此方案实现起来设备量较大，方案中的正交混频器是模拟器件，得到的正交I ，Q 信号也难以保证幅相正交的精度[1]。
目前比较成熟的数字化接收机理论和实现方案是中频数字化接收机，即将射频信号经一次或二次下变频后，在中频（或高中频）直接采样，再数字下变频到基带，得到正交I ，Q 信号。
软件无线电技术的迅猛发展，使其在航天测控领域的应用成为了可能。
在我国当前的C 频段微波统一测控系统中，中频接收机主要由模拟电路构成，这种结构已经逐渐不能达到测控系统的精度要求。
数字化已经成为中频接收机的必然发展趋势，关于这方面的研究，已经开展了很多[2-6]。
文中设计了一种数字化中频接收机，该方案采用软件无线电思想，并给出了采用FPGA 和DSP 实现该接收机的方法。
1系统工作原理软件无线电的目标和思路是在标准化、完全可编程的硬件平台上，用不同的软件适应通信、测控等业务的各种体制，并实现尽可能多的无线功能，其原理框图如图1所示。
在理想的软件无线电中，系统的所有功能都在一个通用的处理器上用软件实现，原则上允许同一硬件平台支持任何物理层和更高的协议层。
文中所设计的数字化中频接收机的应用了软件无线电的设计思路，在中频70MHz 上进行带通采样。
输入的信号有和路和差路，其中和路信号包含有测距、遥测等信息，而差路信号则含有角误差信息。
风廓线雷达中频数字接收机设计研究
干扰、 杂波以及 机 内的噪声 ， 信号保 持尽可能多 使
的目标信 息， 以进行进 一步 的信号 处理 和数据 用
处理。
本设计中的中频数字接收机系统框图如图 １ 所 示 ， 采样过程是带通采 ， 通过带通采样后 ， 信号的
谱平均
台， 以算法和软件来进行信号处理的中频数字接收
机技 术近 年来发 展迅 速 Ｊ 。
１ 中频 数字接收机 系统 的设计
雷达接 收机 是 雷达 系 统 的 重要 组 成 部 分 ， 的 它
图 １ 中频数字接 收机 系统框 图
风廓线雷达的发射信号 ， 一般是等幅、 单色（ 频 谱很窄） 的脉冲波 ， 称为载波 ， 以表示为 ： 可
＠
２１ Ｓｉ ｅ ． ｎ ｇ ０２ ｃ Ｔｃ Ｅ ｇ ． ． ｈ ｒ
风 廓线雷达中频数字接收机设计研究
侯武威 袁安 民 赵颖辉 汪筱 阳
（ 空军工程大学电讯工程学 院， 西安 ７ ０ ７ ） １０ ７
摘
要
风廓 线雷达是用于大 气风场探测 的无线 电遥感系统 ， 的雷达接收机采 用模 拟接 收机 ， 传统 结构 繁琐 且信号处理 精度
ｓ ＝口 ￡ ｅ ０ （ ）ｊ ｔ ｗ （） １
主要功能是对雷达天线接收到的微弱信号进行 放 大、 变频、 滤波及数字化处理 ， 同时抑 制来 自外部的
２ １ 年 ４月 ５日收到 ０２ 第一作者 简介 ： 侯武威 （ ９ ８ ） 男 ， １８ 一 ， 陕西渭 南人 ， 军工程 大学 电 空 讯工程学 院硕士研究 生， 研究方 向： 无线 电导航 。Ｅｍ ｌｗ ｗ ｉ ２ － ｍ ： ｕ ｅ １４ ｌ
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一种实用的中频数字接收机设计一种实用的中频数字接收机设计???摘要：针对后三代移动通信系统研究所需硬件平台的要求，提出了一种灵活性强的可扩展中频接收机设计方案。
这种方案可以在较高的中频频率上实现信号的数字化接收，且适用于多种输入信号。
该方案以自顶向下的思路，吸取其它方案的优点，完成了基于软件无线电思想的数字化接收机设计。
该系统结构简单，成本低，有良好的实用性和通用性。
???关键词：带通带通采样?采样速率采样速率?数字下变频????近年来，移动通信的发展十分迅速。
应对更高速率业务的要求，我国对于后三代移动通信系统（B3G）的研究也逐渐兴起，但是目前多局限于对仿真数据进行理论研究和模拟阶段，有必要建立一个硬件实验平台，以便寻找研究成果的应用方法。
此硬件平台应具有适合于软件无线电的体系，在硬件结构上与无线通信的通用功能模块相一致：不仅可以接收现存通信标准规定的信号，还可以处理由用户自定义的信号，为未来研究提供可靠的实测数据。
该平台还应具有高度的灵活性、开放性以支持多种通信体制和不同的QoS（Quality of Service）要求。
???从软件无线电的观点来看，受宽带天线、高速A/D转换器及数字信号处理器等发展水平的限制，实现一个理想的软件无线电平台[1]的条件目前还不具备。
因此，本文根据系统提出的中频频率为70MHz、信号带宽为10MHz的设计要求，在分析比较了几个方案优缺点的基础上，着重研究了在现有器件情况下最大限度地实现中频数字化这一关键问题，最终设计了一种可用于所述实验平台的中频数字化接收机。
在使用该方案的实际系统上，可以对新一代蜂窝移动通信系统中的关键技术进行研究和实验评估。
1初步设计方案???站在系统灵活性的角度，本文暂不考虑使用模拟解调器的中频接收方案，而采用数字化的处理,先提出两种方案。
1.1单路带通采样方案???根据系统的中频频率和带宽两项参数指标，若进行低通采样，由Nyquist定理知，采样速率至少要150Msps才能保证频谱不会发生混迭。
但以目前芯片的制作水平来看，采样速率大于150Msps且分辨率在10bit以上的ADC成本会很高；此外，后级接口电路必须使用超高速逻辑电路，基带数字信号处理的压力很大，还增加了整个电路板的布线、制版工艺难度，从而带来许多问题。
观察系统的中频接收信号：最高截止频率为75MHz，但信号带宽只有10MHz；若低通采样此信号，则默认信号分布在0～75MHz整个频带范围内，对此频带不再加以利用，因而频谱利用率较低。
可以运用带通采样机制，按远低于2倍信号最高截止频率的采样速率进行欠采样，将中频信号频谱无混迭地搬移至基带[1]。
此方案的示意图。
????例如，当发送端的基带信号基带信号是实信号时，选择接收机的采样速率fs=35Msps，频谱周期性复制到：fI±kfs（k为整数），采样前后信号频谱的变化。
?????从图中可以看到，带通采样利用ADC作为近似理想的混频器对信号进行变频。
采样后相当于信号的中心频率从70MHz搬移到基带，实现了中频到基带的频率变换，频谱利用率也比较高。
可见，带通采样是比较合适的高速中频采样方案。
此方案的优点是不再要求ADC有很高的采样速率，而只要采样速率选取得合适，后端可以直接得到基带数据进行相应的处理，大大简化了系统。
此方案的缺点是当发送的基带信号为复数形式时，正负频谱关于虚轴不对称，若仍用35Msps的采样速率，频谱会发生混迭。
因此要在采样前将信号先分别通过两个模拟边带滤波器得到两路有用的边带信息，再分别进行带通采样，要求此模拟滤波器的截止特性必须十分陡峭，否则会损失通带内的低频分量。
但模拟滤波器有两个缺点：首先，过渡带宽窄的滤波器由于相位对频率的非线性会导致信号失真；其次，过渡带窄意味着高阶滤波器需要大量高质量的储能元件，代价很高。
由此，该模拟边带滤波器不仅昂贵，还会使有用信号产生失真。
1.2两路正交化采样方案???笔者又提出了适用于发送端是复基带信号的两路正交化采样方案：借鉴正交采样的基本思想，使用两路ADCs以起始采样时间相距个中频信号周期、同样的采样速率对中频信号进行带通采样。
由于相位是以2π为周期的，所以这种方法得到的两路采样信号相位相差，可以把它们分别看作一个复数信号的I、Q两路，对于每一路数据都按照前一种方案的思路将频谱搬移到基带。
此方案示意图，其中NCO（Numberically Controlled Oscillator）表示数控振荡器。
????这种方案用两路正交信号恢复基带复信号，若仍用原来的采样速率就能获得比第一种方案好的信噪比信噪比，而且方案二所适用的范围更广。
此方案最大的缺点是需要两片ADCs，系统的复杂度成倍增长，且两路ADCs采样的起始时刻要满足相隔约3.57×10-9秒，采样过程中它们之间的相位差要保持不变，这对采样时钟的相位和两路ADCs的参数一致性要求很高，一般的系统难以实现。
???综合上述方案，根据对其优缺点的分析，在具体设计中权衡利弊，对系统复杂度和系统性能折衷考虑，形成了下面的数字化接收方案。
2数字化接收方案2.1系统结构???基于以上分析，笔者设计了一种基于软件无线电的全数字化接收机。
系统的实现框架。
????此设计在前两种方案的基础上，结合各自优势，尽可能抑制了它们的缺点：一方面由于应用了带通采样机制，此方案具有第一种方案效率高、所用器件少的优点，同时又比第一种方案的适用范围广，它可恢复复数形式的基带信号，而单路带通采样方案实现的实信号情况仅为其中的一个特例而已。
另一方面，采用数字下变频器下变频器，解决了第二种方案使用两路ADCs所遇到的由于ADCs电路参数不一致及双通道幅度、相位失配，使系统性能急剧下降的问题。
因此本方案具有一定的工程应用价值，这一点在后面会进一步说明。
???系统工作过程为：将接收的中频信号经过中心频率为70MHz的声表面波SAW（Surface Acoustic Wave）带通滤波器BPF(Bandpass filter)后得到信号r(t)，输入到ADC进行带通采样，采样速率为fs，产生的数字信号r[n]送入数字下变频器DDC（Digital Down Converter）处理，输出I、Q两路基带数据到后端的DSP、FPGA等数字信号r[n]处理器件中，调用不同的软件模块对具体信号进行相应处理。
这种软件化机制使整个系统功能具有可扩展的空间，灵活性大大提高。
???根据本系统相关的设计指标，带通滤波器采用VANLONG公司的BP60190。
其中心频率为70MHz，3dB带宽为10.2MHz，中心频率上的插入损耗典型值为24.7dB。
ADC采用AD公司的AD9214，这是一款10bit的ADC 芯片，最高采样速率为105Msps。
DDC采用AD公司的新一代数字下变频器AD6624A，它代表了目前多通道DDC的最高技术水平，一个突出的优点在于：最高输入数据速率可以达到100Msps。
采用此芯片，系统所要接收的宽带信号就能实现用较高的速率进行采样，最大限度地减少采样速率降低所造成的信噪比恶化。
???AD6624A在本系统中完成的主要功能有下变频、低通滤波和降低采样速率。
其工作流程。
由一片ADC采样得到的实信号r[n]首先通过频率变换器完成下变频，得到I、Q两路信号r1I[n]、r1Q[n]，这样就避免了方案二的不足：因为方案二中的正交信号是用两路ADCs采样得到的，难以克服由于器件参数不一致使信号幅度、相位失配等问题。
下一级是一个可编程的重采样梳状滤波器rCIC2（second order Resampling Cascaded Integrator Comb FIR filters）。
CIC滤波器是一种简单的整系数滤波器，一般综合信号失真程度和运算量的考虑，工程上常应用此类滤波器完成抽取或内插滤波。
然后信号通过一个五级级联的梳状滤波器组CIC5（fifth order Cascaded Integrator Comb FIR filters）。
在该滤波器组中进行抗混迭滤波得到基带信号rI[n]、rQ[n]，并进行数据的抽取，抽取率可以取2～32之间的任意整数。
接下来是AD6624A中的最后一个信号处理单元——可编程RAM系数滤波器RCF（RAM Coefficient FIR filter），在此单元中进一步变换采样速率并对信号波形进行整形。
最后经过输出控制逻辑单元，输出符合系统要求的低速率基带信号。
2.2主要工作参数的确定???设数字下变频器（DDC）内部NCO的工作频率为fL，考虑一般的情况，待发送的基带信号为复数形式，表示成:??? s(t)=I(t)+jQ(t)????????????????????????（1）???则在发送端经上变频得到的中频复信号为s1(t)=取其实部调制到射频发送出去。
理想情况下，接收机收到的中频信号r(t)=Re{s1(t)}。
其中，表示取复数的实部。
???采样后的信号r[n]，通过频率变换器后变为I、Q两路信号r1I[n]、r1Q[n]，这里仅给出I路信号的表示式，Q路信号的分析方法类似。
??????首先要确定数字下变频器中NCO的本振频率。
通常情况下，下变频的本振频率fL取与中频频率fI相等的数值，那么式（2）中的第二项就是基带数据。
但对于本系统，70MHz的中频频率不在AD6624A所能实现的频率范围内。
观察式（2），若fL=fs-fI=23.3MHz（在芯片的正常工作范围内），则式中的第二项为高频分量，可通过低通滤波器滤除，于是得到基带信号这时，只要送入D/A转换器就恢复出了I(t)，同理也能得到Q(t)。
所以这个本振频率的选择是可以实现的。
???然后确定系统的最佳采样速率。
ADC的采样速率即DDC输入数据的速率是全系统一个重要的参数。
它受到器件技术水平的制约，又决定了DDC内部滤波器、抽取率以及输出数据速率的设计与选择，从而影响着整个系统的性能。
???带通采样定理要求采样速率满足下式即可实现无混迭采样[2]：??????式（3）中[·]表示取值不大于括号内的整数。
其中fs为采样速率，fh、fl分别是信号的上下限频率，fh-fl≤fl。
???本系统中fh=75MHz,fl=65MHz,由式（3）可得：??????在式（4）给出的采样速率集合中，n=1时，75Msps≤fs≤130Msps;n=2时，50Msps≤fs≤65Msps。
选取一个最佳采样速率，使采样后频谱间距最大，从而降低对抗混迭滤波器带外抑制的要求。
???另一方面，对于ADC，若只考虑量化噪声，衡量ADC信噪比的表示式[3]为：??????其中，m为ADC分辨率。
可见，保持fh不变时，增大采样速率和A/D分辨率均可提高数字信号的信噪比。