哈工大数字电路实验报告实验二

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

数字逻辑电路与系统上机实验讲义

实验二时序逻辑电路的设计与仿真

课程名称:数字逻辑电路与系统

院系:电子与信息工程学院

班级:1205102

姓名:

学号:1120510

教师:吴芝路

哈尔滨工业大学

2014年12月

实验二时序逻辑电路的设计与仿真3.1实验要求

本实验练习在Maxplus II环境下时序逻辑电路的设计与仿真,共包括6个子实验,要求如下:

节序实验内容要求

3.2同步计数器实验必做

3.3时序电路分析实验必做

3.4移位寄存器实验必做

3.5三人抢答器实验必做

3.6串并转换电路实验选做

3.7奇数分频电路实验选做

3.2同步计数器实验

3.2.1实验目的

1.练习使用计数器设计简单的时序电路

2.熟悉用MAXPLUS II仿真时序电路的方法

3.2.2实验预习要求

1.预习教材《6-3计数器》

2.了解本次实验的目的、电路设计要求

3.2.3实验原理

计数器是最基本、最常用的时序逻辑电路之一,有很多品种。按计数后的输出数码来分,有二进制及BCD码等区别;按计数操作是否有公共外时钟控制来分,可分为异步及同步两类;此外,还有计数器的初始状态可否预置,计数长度(模)可否改变,以及可否双向等区别。

本实验用集成同步4位二进制加法计数器74LS161设计N分频电路,使输出信号CPO的频率为输入时钟信号CP频率的1/N,其中N=(学号后两位mod 8)+8。下表为74LS161的功能表。

CLR

N

LDN ENP ENT CLK D C B A QD QC QB QA CO 0----------------00000 10----↑D C B A D C B A0 1111↑--------加法计数0 1111↑--------11111

110------------QD

n

QC n QB n

QA

n

11--0----------

3.2.4实验步骤

1.打开MAXPLUS II,新建一个原理图文件,命名为EXP3_

2.gdf。

2.按照实验要求设计电路,将电路原理图填入下表。

3.新建一个波形仿真文件,命名为EXP3_2.scf,加入时钟输入信号CP及输出信号CPO,并点击MAXPLUS II左侧工具条上的时钟按钮,将CP的波形设置为周期性方波。

4.运行仿真器得到输出信号CPO的波形,将完整的仿真波形图(包括全部输入输出信号)附于下表。

3.3时序电路分析实验

3.3.1实验目的

练习用MAXPLUS II进行时序逻辑电路的分析。

3.3.2实验预习要求

1.预习教材《6-3-1异步二进制计数器》

2.了解本次实验的目的、电路分析要求

3.3.3实验原理

分析如下时序电路的功能,并判断给出的波形图是否正确。

3.3.4实验原理

1.打开MAXPLUS II,新建一个原理图文件,命名为EXP3_3.gdf。

2.将给出的电路图输入MAXPLUS II的原理图中,其中JK触发器在

MAXPLUSII中的符号位JKFF。

3.新建一个波形仿真文件,命名为EXP3_3.scf,加入所有输入输出信号,并按照给出的波形图绘制输入信号CP、R D的波形。

4.运行仿真器得到输出信号Q

0,Q

1

,Q

2

的波形,将完整的仿真波形图(包括全部

输入输出信号)附于下表。

5.对比实验原理中给出的波形与MAXPLUS II仿真得出的波形,指出两者的异同,并分析原因。

答:可以发现实验仿真图和书本上的不一样,主要体现在归零信号产生之。因为当归零信号到来的时候,第二个触发器会被清零,第一个触发器由于有延迟,使得输出延迟,从而开始的“1”输出将被清零后的第二个触发器获得,从而最后结果为2。

3.4移位寄存器实验

3.4.1实验目的

练习使用移位寄存器设计简单的时序电路。

3.4.2实验预习要求

1.预习教材《6-4移位寄存器》

2.了解本次实验的目的、电路设计要求

3.4.3实验原理

数据的移位寄存是一种常见的算数和逻辑动作,例如在进行算数的乘法或除法过程中,就需要将部分积进行先移位,再相加或相减的操作。移位寄存器从结构上看,是将若干个触发器级联起来,按数据输入方式来分,有串行和并行两种,而移位方向则有左移和右移之区别,同时数据输出也有并出和串出之分。

请用4位双向通用移存器74LS194设计一个序列检测器,功能为:在时钟CP的驱动下,数据输入端D每个时钟周期输入1bit二进制数,形成一个二进制序列,当序列中出现’1011’时,输出端F输出一个时钟周期的高电平,否则为低电平。

3.4.4实验步骤

1.打开MAXPLUS II,新建一个原理图文件,命名为EXP3_4.gdf。

2.按照实验要求设计电路,将电路原理图填入下表。

3.新建一个波形仿真文件,命名为EXP3_

4.scf,加入所有输入输出信号,并绘制输入信号CP、D的波形。

4.运行仿真器得到输出信号F的波形,将完整的仿真波形图(包括全部输入输出信号)附于下表。

3.5三人抢答器实验

3.5.1实验目的

练习使用触发器设计简单的时序电路。

3.5.2实验预习要求

1.预习教材《第五章触发器》

2.了解本次实验的目的、电路设计要求

3.5.3实验原理

设计一个如下图所示的抢答器。

其中A、B、C为三个抢答按键,ST为起始信号,X、Y、Z分别为A、B、

C对应的输出。在ST的一个负脉冲后,ABC中最先按下(由’0’变为’1’)的按键对应的输出端变为有效(由’0’变为’1’),其它输出端不变。

3.5.4实验步骤

1.打开MAXPLUS II,新建一个原理图文件,命名为EXP3_5.gdf。

2.按照实验要求设计电路,将电路原理图填入下表。

相关文档
最新文档