两级运放设计与仿真报告

CMOS两级运放设计与仿真

本设计采用Tanner软件中的S-Edit组件设计CMOS两级运放原理图，并使用T-Spice 组件对其电路生成的Spice文件进行设定仿真，以便进一步掌握Tanner软件的使用方法。

操作流程如下：编辑两级运放的原理图->生成Spice文件->进行模拟仿真->查看结果。

一、两级运放的原理图

两级CMOS运放的基本结构如图一所示。该电路的第一级为差分放大器，由V1~V4组成。第二级由V5、V6组成，其中V5为该级的放大管，V6为负载管，输出为高阻型。恒流源由V7、V8、V9组成。Cc为相位补偿电容，以防止电路产生自激。

图一两级CMOS运放

本设计采用1.25um工艺，取最小尺寸，即管子长L=2*1.25=2.5um，并要求电压增益大于等于5000，单位增益带宽等于3MHz，压摆率为2，补偿电容为5pF管子开启电压为1V，直流电源电压为5V，差分电源电压为3V，高频正弦小信号，NMOS和PMOS的沟道调制系数分别为0.01和0.015。各个管子的宽长比如下表所示。

表格 1 两级运放放大器设计参数

二、编辑运放原理图

1）打开S-Edit组件，在其中调入PMOS模块（*4）、NMOS模块（*5）、直流电源模块（*3）、正弦电压源模块（*1）、电容模块（*1）和GND模块（*1）。最后将各个模块按图一所示放置好，并连线。

2）按照上述参数要求修改PMOS和NMOS的参数，以及正弦信号、电源电压的参数。

3）加入输出接点：单击工具栏中的输出接点按钮，再单击电容右端节点，在弹出的对话框中输入节点名“OUT”，再单击ＯＫ即可。如图二所示。

图二加入输出接点

按照上述要求和操作后的两级CMOS运放电路图如图三所示。

图三运放原理图

４）重命名模块为“两级运放”，生成Spice文件，并在其中插入命令：单击命令工具条中的T-Spice按钮，自动生成Spice文件，并自动打开Ｔ－Spice组件程序。在Spice文件中插入包含文件“ｍ12_125.md”，和以下命令行：.include "D:\Tanner\tanner\TSpice70\models\ml2_125.md"，.tran/op 1n 400n method=bdf，.print tran v(N42) v(OUT)。最后将此文件重命名为“两级运放_0.01V”，以区分其他的仿真。仿真后的结果如图四所示。

5）分析结果：有以上两图可以知道，CMOS两级运放对高频小信号有很好的放大效果。