实验十七、移位寄存器74164的逻辑功能测试
实验七 移位寄存器
实验七寄存器移位寄存器一、实验目的1掌握常用寄存器、移位寄存器的使用方法。
2掌握中规模移位寄存器的应用。
二、实验设备和元器件1SAC-2电工电子实验台；SS-01数字实验模块。
2DL-4330示波器；EM-1463函数信号发生器。
374LS37374LS16474LS59574LS0074LS2074LS86三、实验原理寄存器（Register）和移位寄存器（ShiftRegister）1、寄存器（Register）:在数字系统中，常需要一些数码暂时存放起来，这种暂时存放数码。
一个触发器可以寄存1位二进制数码，要寄存几位数码，就应具备几个触发器，此外，寄存器还应具有由门电路构成的控制电路，以保证信号的接收和清除。
移位寄存器2、移位寄存器除了具有寄存数码的功能外，还具有移位功能，即在移位脉冲作用下，能够把寄存器中的数依次向右或向左移。
它是一个同步时序逻辑电路,根据移位方向，常把它分成左移寄存器、右移寄存器和双向移位寄存器三种；根据移位数据的输入－输出方式，又可将它分为串行输入－串行输出、串行输入－并行输出、并行输入－串行输出和并行输入－并行输出四种电路结构。
如图所示由D触发器构成的简单移位寄存器，从CP上升沿开始到输出新状态的建立需要经过一段传输延迟时间，所以当CP上升沿同时作用于所有触发器时，它们输入端的状态都未改变。
于是，FF0按DI原来的状态翻转，FF1按Q0原来的状态翻转，FF2按Q1原来的状态翻转，FF3按Q2原来的状态翻转，同时，输入端的代码存入F0，总的效果是寄存器的代码依次右移一位。
可见，经过4个CP信号后，串行输入的四位代码全部移入了移位寄存器，并在四个输出端得到并行输出代码。
利用移位寄存器可实现代码的串行—并行转换。
若再加4行个CP信号，寄存器中的四位代码还可以从串端依次输出。
四、实验步骤1、74ls373逻辑功能测试（1）74ls373引脚说明74ls373为三态输出的八D透明锁存器，共有54S373和74LS373两种形式。
移位寄存器模块功能测试2014
时钟 CLOCK X ↑ ↑ ↑ ↑
QAQBQCQD
功能 描述
移位寄存器的逻辑功能及测试
实验内容
2、右移位寄存器的Verilog程序 for (i=0;i<3;i=i+1) q[i+1]<=q[i]; end end endmodule
module lsr4(q,d,clk,cr); input d,clk,cr; output q; reg [0:3]q; integer i;
时钟 CLOCK X ↑ ↑
QAQBQCQD
0000
功能 描述
清零 左移 右移
{QBQCQD (SL) }(n） {(SR)QAQBQC}(n）
4
5
1
1
11
00
XX
XX
0101
0101
↑
↑
ABCD {QAQBQCQD}(n）
置数
保持
移位寄存器的逻辑功能及测试
实验内容
1.测试移位寄存器模块74194的逻辑功能
实验目的
学习移位寄存器的工作原理； 掌握移位寄存器的功能的测试方法。 掌握移位寄存器Verilog语言实现法。
移位寄存器的逻辑功能及测试
实验原理
移位寄存器
移位寄存器是一种具有移位功能的寄存器， 是指寄存器中所存的代码能够在移位脉冲的作 用下依次左移或右移。既能左移又能右移的移 位寄存器称为双向移位寄存器，只需要改变左 、右移的控制信号便可实现双向移位。
移位寄存器的逻辑功能及测试
实验原理
实验原理-74LS194芯片介绍
• A、B、C、D为并行输入端；QA、QB、 QC、QD为并行输出端；SR为右移串行 输入端，SL为左移串行输入端； • S1、S0为操作模式控制端； • CR为异步清零端； • CP为时钟脉冲输入端。
74HC164
164 为8 位移位寄存器,其主要电特性的典型值如下：54/74164 185mW 54/74LS164 80mW当清除端（CLEAR）为低电平时，输出端（QA－QH）均为低电平。
串行数据输入端（A，B）可控制数据。
当A、B任意一个为低电平，则禁止新数据输入，在时钟端（CLOCK）脉冲上升沿作用下Q0 为低电平。
当A、B 有一个为高电平，则另一个就允许输入数据，并在CLOCK 上升沿作用下决定Q0 的状态。
引脚功能：CLOCK ：时钟输入端CLEAR：同步清除输入端（低电平有效）A，B ：串行数据输入端QA－QH：输出端图1 74LS164封装图图2 74LS164 内部逻辑图极限值电源电压7V输入电压……… 5.5V工作环境温度54164………… -55～125℃74164………… -0～70℃储存温度……-65℃～150℃图3 真值表H－高电平L－低电平X－任意电平↑－低到高电平跳变QA0,QB0,QH0 －规定的稳态条件建立前的电平QAn,QGn －时钟最近的↑前的电平图4 时序图建议操作条件符号参数最小值典型值最大值单位VCC 电源电压 4.75 5 5.25 V VIH 输入高电平电压ViH 2 --VVIL 输入低电平电压ViL --0.8 V IOH 输出高电平电流IOH---0.4 mA IOL 输出低电平电流IOL --8 mA fCLK 时钟频率fCP 0 -25 MHztW 脉冲宽度时钟20 --ns 清除20 --tSU 数据设置时间17 --nstH 数据保持时间 5 --ns tREL 建立时间30 --nsTA 工作温度0 -70 ℃电气特性符号参数测试条件最小值典型值最大值单位VI 输入钳位电压VCC = Min, II = -18 mA - - -1.5 V VOH 输出高电平电压VCC = Min, IOH = Max VIL = Max, VIH = Min 2.7 3.4 -VVOL 输出低电平电压VCC = Min, IOL = Max VIL = Max, VIH = Min -0.35 0.5V IOL = 4 mA, VCC = Min -0.25 0.4II 最大输入电压时输入电流VCC = Max, VI = 7V --0.1 mAIIH 输入高电平电流VCC = Max, VI = 2.7V --20 μA IIL 输入低电平电流VCC = Max, VI = 0.4V ---0.4 mA IOS 输出短路电流VCC = Max (Note 4) -20 - -100 mA ICC 电源电流VCC = Max (Note 5) -16 27 mA 动态特性(TA=25℃)符号参数To (Output)RL = 2kΩ单位CL = 15 pF CL = 50 pF最小值最大值最小值最大值fMAX 最大时钟频率-25 - - - MHz tPLH 低到高电平输出传递延迟时间时钟输出- 27 - 30 ns tPHL 高到低电平输出传递延迟时间时钟输出- 32 - 40 ns tPHL 传递延迟时间时钟输出- 36 - 45 ns。
Multisim之移位寄存器
D 触发器构成的移位寄存器一、实验目的1、熟悉Multisim 软件的使用方法。
2、加深对触发器工作原理的理解。
3、掌握D 触发器逻辑功能的应用。
4、了解触发器的两种触发方式（脉冲电平触发和脉冲边沿触发）及触发特点。
二、虚拟实验仪器及器材直流电源、信号发生器、逻辑分析仪等仪器等。
74LS74引脚图 74LS74逻辑图三、实验原理D 触发器在时钟脉冲CP 的前沿（正跳变0到1）发生翻转，触发器的次态取决于脉冲上升沿到来之前D 端的状态，即=D 。
因此，它具有置0、置1两种功能。
由于CP=1期间电路具有维持阻塞作用，所以在CP=1期间，D 端的数据状态变化，不会影响触发器的输出状态。
和分别是决定触发器初始状态的直接置0、置1端。
当不需要强迫置0、置1时，和端都应置高电平（如接+5V 电源）。
74LS74、74LS175等均为上升沿触发的边沿触发器。
触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生器等。
U1A74LS74D1D21Q5~1Q6~1CLR11CLK 3~1PR4四、实验内容：1、逻辑功能验证。
在仿真平台画出如下电路图：2、仿真运行分析逻辑分析仪显示的波形如图所示。
图中，“1”为Q1端输出信号的波形，“2”为Q2端输出信号的波形，“3”为Q 3输出信号的波形，“4”为Q4输出信号的波形。
由图可知，4个D触发器一次输出输入数据，高位触发器与地位触发器的输出波形只差一个脉冲周期。
过4个时钟脉冲后,4个触发器的输出状态Q4Q3Q2Q1与输入数码D4D3D2D1相对应。
四、收获与感想在本次实验中我清楚的认识到软件仿真的快捷与方便，使用软件仿真可以快捷迅速的对电路进行查错，修正。
省时省力。
尤其对较复杂的电路，搭建电路进行硬件仿真比较困难耗时，而且还会浪费资源，如果在软件调试成功后，在进行硬件电路的搭建就比较方便快捷，而且硬件电路的功能也比较容易实现。
刚开始使用Multisim的时候，有很多次仿真结果与实际差很多，不过仿真终究是在理想情况下对电路进行的模拟，与现实的结果会有较大的差距，但并不能否认它的用处，因为在熟悉之后就可以根据经验由仿真数据进行实际电路的评估与制作。
数电实验报告 移位寄存器功能测试及设计
实验报告实验六移位寄存器功能测试及设计2.6.1实验目的（1）掌握移位寄存器的工作原理与逻辑功能。
（2）掌握集成移位寄存器74LS74的逻辑功能及应用。
2.6.2实验仪器设备与主要器件实验箱一个；双踪示波器一台；稳压电源一台；函数发生器一台。
74LS74两块；74LS194两块；74LS283两块。
2.6.3实验原理1.双向移位寄存器双向移位寄存器是指在控制信号作用下，既能左移又能右移的多功能移位寄存器。
此外它还有并行输入置数、保持和异步清零等功能。
74LS194是一个典型的4位双向移位寄存器，其中，Rd为异步清零输入端，S1、S0为工作方式选择端。
D0、D1、D2、D3是数据输入端，Q0、Q1、Q2、Q3为并行数据输出端，D1L、D1R分别为左移、右移数据输出端，CP上升沿触发。
2.双向移位寄存器74LS194的应用（1）形成计数器电路，其中D1R=Q3。
0000——1000——1100——1110——1111——0111——0011——0001——0000（2）组成模12计数器电路。
000000——100000——110000——111000——111110——111111——011111——001111——000111——000011——000001——000000。
（3）形成并串转换电路。
2.6.4实验内容(2)如简图2-6-6所示，两个二进制数A(a0a1a2a3)、B（b0b1b2b3）分别存入74LS194（A）、74LS194（B），然后对它们按位相加，其和放入74LS1949（A）的移位输入中。
试才用全加器74LS283和D触发器74LS74组成能实现上述功能的电路，在74LS194（A）输出端Q0、Q1、Q2、Q3用发光二极管指示。
完善图2-6-6并依此图线调试电路，以表格的形式记录四个脉冲后的结果。
cp S0S1 B A Q0 1 0 0010 0011 00111 1 0 1001 1001 10012 1 0 1100 0100 01003 1 0 1110 1010 10104 1 0 1111 0101 0101(3)按单向移位寄存器的电路图2-6-1接线，实现串入-并出，并入-串出两种工作方式的输出序列。
数字电路实验报告
目录实验一四位海明校验码的逻辑设计2实验二十六进制译码计数器的设计 6 实验三脉冲分频逻辑电路的设计10 实验四八位数据串入并出逻辑设计16 实验五十六位运算器的逻辑设计20 实验六4Kx8bit存储器的设计25实验一四位海明校验码的逻辑设计实验目的：掌握海明校验的编码原理以及设计、调试方法，巩固提高组合逻辑知识，培养实际动手能力。
掌握总线的应用方法。
掌握总线信息出错时发现错我和纠正错我的原理，掌握奇偶校验的原理，掌握海明校验编码原理以及设计、调试方法。
实验要求：(1)设计信息位为4位的内存的海明校验逻辑电路,在读内存储器时,具有一位出错报错和纠正一位错误的功能。
(2)为了难其正确性,在读出信息的通路上,要串入造错用逻辑,位数自定。
(3)奇偶发生器与海明校难器对同一位用一块奇偶校验集成块实验原理：检错和校错由编码理论，任何一种编码是否具有检测和纠错能力，都与编码的最小距离有关，即任何两组合法代码间最少的二进制位数的差异，L-1=D+C（D>=C）L为编码的最小距离，D 表示检测错误的位数；C表示纠正错误的位数。
故，8421码不具备检错能力，这是因为它的最小码距为1，当8421码的码字中有一位出错，而产生的错误代码就有可能是另一个码字，这样，无法判断它是否已出错。
8421海明校验码8421海明校验码由8421码加三位校验码组成.设8421码为I1 I2 I3 I4,三位校验码为：P3 P2 P1，则8421码为下列七位代码：校验码的值由下式确定：P3I4I3I2=⊕⊕ P2I4I3I1=⊕⊕ P1I4I2I1=⊕⊕由此可得8421海明码的最小码距为3 ，故D=1,C=1,可检测并纠正一位错误。
输出时在输出端先求出校验和：S3I4I3I2P3=⊕⊕⊕ S2I4I3I1P2=⊕⊕⊕ S1I4I2I1P1=⊕⊕⊕然后判断S3S2S1，如果代码不出错，则S3S2S1=000,否则由S3S2S1构成的二进制数为1位指出出错位。
数字电路课程_移位寄存器功能测试实验报告
实验报告
一、实验名称：移存器功能测试
二、实验内容：
1、利用两块74HC（LS）74（四个触发器）构成一个单向的
移位寄存器
由于在MULTISIM中未找到双D触发器，如图1为用两
个D触发器代替双D触发器，连线大致相同。
图1
2、测试74HC（LS）194的功能
S S=00保持
（1）
10
图2 S S=01右移
（2）
10
图3
S S=10左移
（3）
10
图4
S S=11并行送数
（4）
10
图5
3、用两片74HC（LS）194做出模16的扭环计数器
利用两片74HC （LS ）194级联，将第一片74HC （LS ）194的Q 3输出端接到第二片74HC （LS ）194的D 0,再按31SR D Q 将第二片Q 3输出端和高电平+5V 共同输入与非门74LS00，把与非门的输出接到第一片的SR D ，连接电路如图
6。
图6
三、注意事项
1、集成电路要轻插轻拔。
四、收获
1、 实际操作中，74LS74双列直插式元件每列为8个引脚，
和实验指导书中不同，应使每列的第8个引脚闲置；
2、 实验接线时，可采用按功能分块连线，比如先接输入、
输出端，再接控制端，最后接地和电源，既提高准确率又提高效率；
3、做实验之前应检查实验装置是否完好，我们试验中就遇
到一个LED不亮的情况，最后影响实验现象观察；
4、通过实验对 74LS194移存器的原理有了更进一步的了
解，对第三个实验部分电路稍作调整用可实现模为其他数的扭环计数器。
寄存器的测试与调试实验
寄存器的测试与调试实验寄存器是计算机中非常重要的组成部分之一，它能够存储和传输数据，是实现计算和控制的关键。
为了确保计算机系统的正常运行，寄存器的测试与调试是不可或缺的实验过程。
本文将介绍寄存器的测试和调试方法以及实验步骤。
一、测试方法1. 寄存器的功能测试功能测试是对寄存器进行基本功能验证的过程，主要包括以下几个方面：（1）读写功能测试：通过向寄存器写入数据，再从寄存器中读出数据，验证寄存器的读写功能是否正常。
（2）位操作功能测试：使用位操作指令对寄存器的各个位进行测试，检查每个位是否能够正确置位或清零。
（3）运算功能测试：通过对寄存器进行运算，例如加法、减法等，验证寄存器的运算功能是否正常。
2. 寄存器的边界测试边界测试是对寄存器在最大值和最小值边界情况下的表现进行测试，以验证寄存器能否正确处理边界条件。
例如对于一个8位寄存器，可以测试它在最大值255和最小值0的情况下是否能够正确地进行溢出和下溢处理。
3. 寄存器的异常测试异常测试是对寄存器在异常情况下的表现进行测试，以验证寄存器是否能够正确地检测和处理异常。
例如对于一个标志寄存器，可以测试它在某些特定条件下能否正确地置位或清零。
二、调试方法1. 寄存器的读写调试寄存器的读写调试主要是通过调试工具或者软件模拟器来实现的，可以逐步执行指令并观察寄存器的读写情况，检查是否存在读写错误或者异常。
在调试过程中，可以通过设置断点来暂停程序的执行，以便观察寄存器的值是否满足预期。
2. 寄存器的位操作调试位操作调试可以通过逐个操作寄存器的位来观察寄存器的变化情况，以确定位操作是否正确。
在调试过程中，可以使用调试工具提供的位操作命令来进行调试，例如设置位、清零位、翻转位等。
3. 寄存器的运算调试运算调试是通过在寄存器中执行运算指令并观察结果来验证寄存器的运算功能是否正常。
在调试过程中，可以逐步执行运算指令，并观察运算结果是否满足预期，同时还可以通过设置断点来逐步跟踪运算过程，以便更好地进行调试。
数电6实验报告--移位寄存器及其应用
学生实验报告系别电子信息学院课程名称电子技术实验班级 12通信A 实验名称移位寄存器及其应用姓名实验时间2014年4月29 日学号 20120101010 指导教师陈卉成绩教师签名陈卉批改时间2014年月日报告内容一、实验目的1. 掌握四位双向移位寄存器的逻辑功能与使用方法。
2. 了解移位寄存器的使用—实现数据的串行，并行转换和构成环形计数器。
二、实验原理1、移位寄存器是一个具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。
既能左移又能右移的称为双向移位寄存器，只需要改变左右移的控制信号便可实现双向移位要求。
根据寄存器存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。
本实验选用的4位双向通用移位寄存器，型号为74LS194或CC40194，两者功能相同，可互换使用，其逻辑符号及引脚排列如图15-1所示。
图15-1 74LS194(或CC40194)的逻辑符号及引脚排列表14-1 74LS194的功能表其中SR为右移串行输入端，SL为左移串行输入端；功能作用如表15-1所示。
2、移位寄存器应用很广，可构成移位寄存器型计数器、顺序脉冲发生器和串行累加器；可用作数据转换，即把串行数据转换为并行数据，或把并行数据转换为串行数据等。
（1）环形计数器把移位寄存器的输出反馈到它的串行输入端，就可以进行循环移位，如下图所示。
图14-2 环形计数器示意图将输出端Q3与输入端SR相连后，在时钟脉冲的作用下Q0Q1Q2Q3将依次右移。
同理，将输出端Q0与输入端SL相连后，在时钟脉冲的作用下Q0Q1Q2Q3将依次左移。
（2）实现数据串、并转换1 串行/并行转换器串行/并行转换是指串行输入的数据，经过转换电路之后变成并行输出。
下面是用两片74LS194构成的七位串行/并行转换电路。
图14-3 七位串行/并行转换电路示意图电路中S0端接高电平1，S1受Q7控制，两片寄存器连接成串行输入右移工作模式。
移位寄存器实验报告
移位寄存器实验报告移位寄存器实验报告引言移位寄存器是数字电路中常用的模块，它能够将输入的数据按照一定的规则进行移位操作。
本次实验旨在通过实际搭建移位寄存器电路，并通过观察输出结果来验证其功能和性能。
实验目的1. 掌握移位寄存器的工作原理和基本结构；2. 了解不同类型的移位寄存器，并能够根据需求选择合适的类型；3. 熟悉移位寄存器的应用场景和使用方法。
实验器材1. 移位寄存器芯片；2. 电路连接线；3. 示波器；4. 信号发生器。
实验步骤1. 将移位寄存器芯片连接到电路板上，并根据实验要求进行电路连接；2. 使用信号发生器产生输入信号，并将其输入到移位寄存器中；3. 通过示波器观察移位寄存器的输出信号，并记录下观察结果；4. 根据实验要求调整输入信号的频率和幅度，并观察移位寄存器的响应情况；5. 分析实验结果，总结移位寄存器的特性和应用。
实验结果在本次实验中，我们使用了一个4位移位寄存器芯片，并将其连接到电路板上。
通过信号发生器产生的输入信号，我们观察到移位寄存器的输出信号按照一定的规则进行了移位操作。
当输入信号的频率较低时，移位寄存器的输出信号可以清晰地观察到每一位的变化；而当输入信号的频率较高时，移位寄存器的输出信号则呈现出连续的变化。
通过实验结果的观察和分析，我们可以得出以下结论：1. 移位寄存器的工作原理是将输入信号按照一定的规则进行移位操作；2. 移位寄存器的输出信号与输入信号的频率和幅度有关；3. 移位寄存器可以用于数据的平移、扩展、压缩等操作；4. 不同类型的移位寄存器具有不同的特性和应用场景。
讨论与总结移位寄存器作为数字电路中的重要模块，在各种电子设备中都有广泛的应用。
它不仅可以用于数据的移位操作，还可以用于数据的存储、传输和处理。
在计算机系统中，移位寄存器常常用于数据的输入和输出，以及数据的处理和控制。
本次实验通过实际搭建移位寄存器电路，并观察其输出结果，使我们更加深入地了解了移位寄存器的工作原理和应用。
实验6-移位寄存器功能测试及应用-(实验报告要求)
实验六 移位寄存器功能测试及应用--实验报告要求一. 实验目的（０.5分)1. 熟悉寄存器、移位寄存器的电路结构和工作原理。
2. 掌握中规模4位双向移位寄存器逻辑功能及使用方法。
3. 熟悉移位寄存器的应用。
二. 实验电路D ０、D １ 、D2 、D3为并行输入端；Q0、Q1、Q2、Q3为并行输出端;S Ｒ 为右移串行输入端,SL 为左移串行输入端；S １、S ０ 为操作模式控制端；R C 为直接无条件清零端；CP 为时钟脉冲输入端。
三图2 CC40194/74LS194逻辑功能测试图1 CC40194/74LS194的逻辑符号及引脚功能图3 环形计数器四. 实验原理 (０.5分)1.移位寄存器是一个具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。
既能左移又能右移的称为双向移位寄存器，只需要改变左、右移的控制信号便可实现双向移位要求。
根据移位寄存器存取信息的方式不同分为:串入串出、串入并出、并入串出、并入并出四种形式。
本实验选用的4位双向通用移位寄存器,型号为ＣC40194或74LS194，两者功能相同，可互换使用。
７４ＬS1９4有5种不同操作模式：即并行送数寄存，右移(方向由Q0-－>Q3),左移（方向由Ｑ3→Q0）,保持及清零。
2.移位寄存器应用很广,可构成移位寄存器型计数器：顺序脉冲发生器；串行累加器;可用数据转换,即把串行数据转换为并行数据，或把并行数据转换为串行数据等。
本实验研究移位寄存器用作环形计数器和数据的串、并行转换。
（１)环行计数器把移位寄存器的输出反馈到它的串行输入端,就可以进行循环移位。
(2)实现数据、并行转换器a)串行∕并行转换器串行∕并行转换器是指串行输入的数码,经转换电路之后变换成并行输出。
ｂ）并行∕串行转换器并行∕串行转换器是指并行输入的数码经转换电路之后,换成串行输出。
五. 实验内容与步骤（共1分)1.测试74LＳ194的逻辑功能(0.5分）(1）在实验箱上选取一个16Ｐ插座,按定位标记插好74ＬＳ194集成块。
实验47 验证性实验——移位寄存器逻辑功能测试和应用
实验47 验证性实验——移位寄存器逻辑功能测试和应用一．实验目的l ．验证移位寄存器的逻辑功能；2．掌握集成电路4位双向移位寄存器的使用方法；3．学会应用移位寄存器实现数据的串行、并行转换和构成环形计数器。
二．实验原理l ．移位寄存器的特点寄存器中所存的数据在CP 脉冲作用下能依次左移或右移。
有些集成移位寄存器同时设有左移或右移控制端，可根据左移或右移信号实现双向移位的要求。
根据移位寄存器存取信息方式的不同分为串入串出、串入并出、并入串出、并入并出这4种形式。
本实验选用的4位双向通用移位寄存器CD40194或74LS194，两者功能和引脚相同，可互换使用。
逻辑符号及引脚排列如图47-1所示。
其中，D 0、D 1、D 2、D 3为并行输入端；Q 0、Q 1、Q 2、Q 3为并行输出端：D IR 为右移串行输入端，D IL 为左移串行输入端；S 1、S 0为操作模式控制端；¯¯R d为异步(亦称为无条件)清零端；CP 为时钟脉冲输入端。
CD40194有5种不同操作模式：即数据在D 3、D 2、D 1、D 0端并行送入寄存、右移(数据由Q 0→Q 3移动)、左移(数据由Q 3→Q 0移动)、保持及清零。
S 1、S 0和¯R d 端的控制作用如表47-1所示。
表47-1 S、S 和¯R的控制作用 2．移位寄存器的用途 移位寄存器除了可以作为寄存器外，通过适当的连接，还可以成为移位寄存器型计数器、顺序脉冲发生器、串行累加器等，还可用作数据转换，即把串行数据转换为并行数据、并行数据转换为串行数据等。
本实验研究移位寄存器如何成为环形计数器和数据的串、并行转换。
其他用途自行参考有关资料。
(1)环形计数器环形计数器如图47-2所示，是把移位寄存器的输出反馈到它的串行输入端，利用循环移位实现计数。
把输出端Q 3与右移输入端D IR 相连，设初始状态Q 0Q 1Q 2Q 3=1000，则在时钟脉冲CP 的作用下，Q 0Q 1Q 2Q 3将依次变为0100→0010→0001→1000→……，如表47-2所示。
移位寄存器74LS164中文资料
移位寄存器74LS164中文资料
164为8位移位寄存器,其主要电特性的典型值如下：
54/74164 185mW 54/74LS164 80mW
当清除端（CLEAR）为低电平时，输出端（QA－QH）均为低电平。
串行数据输入端（A，B）可控制数据。
当 A、B任意一个为低电平，则禁止新数据输入，在时钟端（CLOCK）脉冲上升沿作用下Q0 为低电平。
当A、B 有一个为高电平，则另一个就允许输入数据，并在CLOCK 上升沿作用下决定Q0 的状态。
71LS164引脚图及引脚功能：
CLOCK ：时钟输入端
CLEAR：同步清除输入端（低电平有效）
A，B ：串行数据输入端
QA－QH：输出端
图1 74LS164封装图
74LS164内部结构图
图2 74LS164 内部逻辑图
74LS164电气参数:
极限值
电源电压7V
输入电压……… 5.5V
工作环境温度54164………… -55～125℃ 74164………… -0～70℃
储存温度…… -65℃～150℃建议操作条件
74LS164真值表及时序图
图3 真值表H－高电平 L－低电平 X－任意电平
↑－低到高电平跳变
QA0,QB0,QH0 －规定的稳态条件建立前的电平
QAn,QGn －时钟最近的↑前的电平
图4 时序图。
移位寄存器74164
1
01
01
01
1
00
00
11
1
00
00
00
Q3
0
11
00
01
C 清零 置数
计数
保持
20
集成同步十进制计数器74162
符号：
Q0 Q1 Q2 Q3 C
Q0 Q1 Q2 Q3 C
CP
74 163
LD
Q 0Q 1Q 2Q 3 R d S 1 S 2
Rd：同步复位信号，其它同 74163。74162是十进制计数器， 当计到9时进位输出变为高电平。
D1
F2 S1 S 0 D3 D0
D2
F3 S1 S 0 D3 D0
DSL
D3
3
双向移位寄存器T4194功能
电路由四个RS触发器、四个4-1MUX和一些门电路组成。
DIL：左移输入
DIR：右移输入
S1S0：功能选择 CP：时钟，上升沿触发
Cr：清零
D0D1D2D3：并行输入 Q0：左移位输出
Q0Q1Q2Q3：并行输出 Q3：右移位输出
功能表： （74160功能 表与此相同）
CP Rd S1 S2 LD 功能 C X 0 X X X 清零 0 X 1 0 1 1 保持 保持 X 1 X 0 1 保持 0 1 1 1 0 置数 1 1 1 1 计数
11
74161时序图
Rd LD
D0 0 D1 0 D2 1 D3 1
CP
S1
S0
15
74191时序图
LD
D0 D1 D2 D3 CP D/U
EN
Q0
10101001010101
Q1
实验十七移位寄存器74164的逻辑功能测试
实验十七、移位寄存器74164的逻辑功能测试一、实验目的1、掌握中规模8位移位寄存器逻辑功能。
2、认识74LS164及其引脚封装。
二、实验预习要求1、复习有关寄存器的内容。
2、查阅74LS164及逻辑电路，熟悉其逻辑功能及引脚排列。
三、实验设备1、+5V直流电源2、单次脉冲源3、逻辑电平开关4、DM74LS164四、实验原理1、移位寄存器是一个具有移位功能的寄存器，是指寄存器中锁存的代码能够在移位脉冲的作用下一次左移和右移。
既能左移又能右移称为双向移位寄存器，只需要改变左、右移的控制信号可实现双向移位要求。
根据移位寄存器取存信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。
本实验选用的8位移位寄存器，型号可为74LS164，其逻辑符号及引脚排列如图所示。
其中A、B为串行输入端；CLR为异步清零端；QH—QA为输入端；CLK为移位脉冲输入端；74164是一种串行输入、并行输出的器件，时钟高电平有效，没有时钟使能端，该器件用低电平复位图1 74LS164的逻辑符号及引脚功能表其中QAO、QBO、QHO为在暂稳态输入条件建立之前QA、QB和QH相应的电平；QAN、QGN为在最近的时钟上升沿转换前QA或QG的电平，表示移一位。
移位寄存器应用很广，可构成移位寄存器型计数器；属虚脉冲发生器；串行累加器；可用作数据转换，即把串行数据转换位并行数据，或把并行数据转换位串行数据等。
五、实验内容1、测试74LS164的逻辑功能按图所示接线，A、B、CLK分别接至逻辑电平显示输入端。
QA—QH分别接至逻辑电平显示输出端。
14脚接+5V电源、7脚接地。
（1）清除：令CLR=0,其它输入均为任意态，这时寄存器输出QA—QH应均为0。
清除后，置CLR=1。
（2）置数：令CLR=1，送入任意2位二进制数，加CLK脉冲，CLK由0→1、CLK由1→0两种情况下寄存器输入状态的变化，观察寄存器输出状态变化是否发生在CLK脉冲的上升沿。
实验七 集成触发器的逻辑功能测试及应用 已改
实验七 集成触发器的逻辑功能测试及应用一实验目的1．熟悉JK 触发器的基本原理及逻辑功能。
2．熟悉D 触发器的基本原理及逻辑功能，并掌握其寄存器移位功能。
3．触发器应用。
二、实验仪器及器件仪器：逻辑箱，示波器，数字万用表器材： 74LS74、74LS76、74LS00 三、实验基本原理：JK 触发器有J 输入端和K 输入端，而其R D 端和S D 端则具有置“0”置“1”功能，逻辑功能如下：当J=K=1时，CP 脉冲作用下，触发器状态翻转，写成Q n+1=n Q 当J=K=0时，CP 脉冲作用下，触发器保持原状态，写成O n+1=Q n 。
当J=1，K=0时，在CP 脉冲作用下，触发器置“1”，写成Q n+1=1。
当J=0，K=1时，在CP 脉冲作用下，触发器置“0”，写成Q n+1=0。
四、触发器的逻辑功能测试：1．JK 触发器（选择74LS76） （1）触发器置“0”“1”的功能测试： 表7—1 JK 触发器S D 、R D 功能表Q 将S D 、R D 分别接开关K i+1、K i ，Q 、Q 分别接发光二极管L i+1，L i ，按表7—1要求改变S D ，R D （J ，K ，CP 处于任意状态），并在S D R D 作用期间，任意改变J 、K 、CP 的状态，观察Q 和Q 的状态，将结果记录于 表7—1。
（2）J 、K 触发器逻辑功能的测试：将J 、K分别接开关，而上述实验中的SD 、R D 所接开关保持，并置于S D =1，R D =1的状态，时钟CP 接单脉冲信号源的输出P+，按表7—2要求，将结果记录于表7—2。
（3）将JK 触发器J=K=“1”，构成计数电路，用双踪示波器观察CP 、Q 的波形图7—12．D触发器：（选择74LS74）（1）触发器置“0”置“1”功能的测试：将S D、R D分别接开关，Q、Q分别接发光二极管，按表7—3要求改变SD、R D（D及CP处于任意状态）并在S D、R D作用期间，任意改变D与CP的状态，测试S D、R D的功能，并将测试结果记录于表7—3。
移位寄存器实验报告doc
移位寄存器实验报告篇一：移位寄存器实验报告移位寄存器实验报告（一）实验原理移位寄存器是用来寄存二进制数字信息并且能进行信息移位的时序逻辑电路。
根据移位寄存器存取信息的方式可分为串入串出、串入并出、并入串出、并入并出4种形式。
74194是一种典型的中规模集成移位寄存器，由4个RS触发器和一些门电路构成的4位双向移位寄存器。
该移位寄存器有左移，右移、并行输入数据，保持及异步清零等5种功能。
有如下功能表（三）实验内容1. 按如下电路图连接电路十个输入端，四个输出端，主体为74194. 2. 波形图参数设置：End time：2usGrid size:100ns 波形说明：clk:时钟信号；clrn：置0 s1s0:模式控制端 sl_r:串行输入端 abcd：并行输入 qabcd：并行输出结论：clrn优先级最高，且低有效高无效；s1s0模式控制，01右移，10左移，00保持，11置数重载；sl_r控制左移之后空位补0或补1。
3. 数码管显示移位（1）电路图（2）下载验证管脚分配：a,b,c,d:86,87,88,89 bsg[3..0]:99,100,101,102 clk:122 clk0:125 clrn:95 q[6..0]:51,49,48,47,46,44,43 s0,s1:73,72 sl_r:82,83 结论：下载结果与仿真结果一致，下载正确。
一、实验日志1.移位寄存器的实验真的挺纠结的，本来想用7449的，但是下载结果出现了错误，想到它在这个电路图中的功能比较单一，就自己写了一个my7449，终于对了。
五、思考题（1）简单说明移位寄存器的概念及应用情况？概念：移位寄存器是用来寄存二进制数字信息且能进行信息移动的时序逻辑电路。
根据移位寄存器存取信息的方式不同可以分为串入串出，串入并出，并入串出，并入并处4种形式。
应用：移位寄存器可以构成计数器，顺序脉冲发生器，串行累加器，串并转换，并串转换等。
实验十七移位寄存器74164的逻辑功能测试
实验十七、移位寄存器74164的逻辑功能测试一、实验目的1、掌握中规模8位移位寄存器逻辑功能。
2、认识74LS164及其引脚封装。
二、实验预习要求1、复习有关寄存器的内容。
2、查阅74LS164及逻辑电路，熟悉其逻辑功能及引脚排列。
三、实验设备1、+5V直流电源2、单次脉冲源3、逻辑电平开关4、DM74LS164四、实验原理1、移位寄存器是一个具有移位功能的寄存器，是指寄存器中锁存的代码能够在移位脉冲的作用下一次左移和右移。
既能左移又能右移称为双向移位寄存器，只需要改变左、右移的控制信号可实现双向移位要求。
根据移位寄存器取存信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。
本实验选用的8位移位寄存器，型号可为74LS164，其逻辑符号及引脚排列如图所示。
其中A、B为串行输入端；CLR为异步清零端；QH—QA为输入端；CLK为移位脉冲输入端；74164是一种串行输入、并行输出的器件，时钟高电平有效，没有时钟使能端，该器件用低电平复位图1 74LS164的逻辑符号及引脚功能表其中QAO、QBO、QHO为在暂稳态输入条件建立之前QA、QB和QH相应的电平；QAN、QGN为在最近的时钟上升沿转换前QA或QG的电平，表示移一位。
移位寄存器应用很广，可构成移位寄存器型计数器；属虚脉冲发生器；串行累加器；可用作数据转换，即把串行数据转换位并行数据，或把并行数据转换位串行数据等。
五、实验内容1、测试74LS164的逻辑功能按图所示接线，A、B、CLK分别接至逻辑电平显示输入端。
QA—QH分别接至逻辑电平显示输出端。
14脚接+5V电源、7脚接地。
（1）清除：令CLR=0,其它输入均为任意态，这时寄存器输出QA—QH应均为0。
清除后，置CLR=1。
（2）置数：令CLR=1，送入任意2位二进制数，加CLK脉冲，CLK由0→1、CLK由1→0两种情况下寄存器输入状态的变化，观察寄存器输出状态变化是否发生在CLK脉冲的上升沿。
数电实验七寄存器的功能验证
CLK CLRN D1Q3[PS20•冲40 9皿60 9ns80.0 nsII90.((EC )t聲r~实验七：寄存器的功能验证一、实验目的和要求：1、了解并掌握寄存器的工作原理。
2、使用EDA软件验证寄存器的功能。
二、实验内容：1.试用一片4位数据寄存器74175设计一个简单的单向4位移位寄存器，画出电路原理图，并通过仿真验证。
原理图：仿真图:Value at90.0 nsU 0U 0U DU 0V 0V 02.8位单向移位寄存器74164的功能测试。
（通过仿真分析A, B 引脚的功能） 画一张功能测试的原理图，并通过仿真列出其功能表，请分析 A 、B 引脚的功能。
原理图:74164QAQB I ■Jan imiwiimiBaii rai ■■■■■■nm ■■«■■*■■ raimiirai ■■;■■■■■■■ mmum ■■■ ■■■■■■!■ ■■■■QD■ ■■■■■■■■ I aJa 1 ■«' a 1QE〉QFQG CLK ra SHfTREGQC QFCLRNQHValue 出110,0 n〕MCLK UO:Trr CLF2I U 1[>4A UO L1UO LQA UOQB U 0QC U QQD U 0E>e QE UOQF U 0E>10QG UOE>119H UO仿真图:20.0 ns40. 0 nsDC60.0 ns100.0 u110.3.4位双向移位寄存器74194的功能测试。
(1)通过仿真分析S1, SO引脚的功能，列出其功能表。
(2)分析左移和右移的方向分别为什么(例如Q心QD或QA-QD,通过仿真波形证明，并画出其波形。
原理图：■+讥………………T 1.i A |—、,.: ____________ xHLl.Fo IH-!IHIH!!-«|U|U!!HIM|U!!-74194 -"sisi-SRSI-A-B-C•芒____ —_____ ^65•側匚J CLK 5051CLRNICLKQAQBQCQD! i ....................................................................... -n-!!-4IHII«4IMIMIt«4IMII-!li-ei-^i!-ii-ii —ii-ii-ili-iifviHi-IMiHia亠益一I --- >QA i-jwwMHWMiWMMMaMMHWMVwwnmMvwmwmvKmwl pg I_\朗], y j\*/,~,*,v *** *" * * " ■ ■ - - ■- - - ■> - - ”. ■ ■ ■ ■ .« . . >. . .*" ■ p—; U ............................................................ ■仿真图:鬧SHIFT REG..lpl.r.ll..n l.^ll a.l r.r..l..^l.^l...l^..r..r.^lD2^ ________ 旳兀旳9出九9朋里°2! 切屮皿弧9115血2 网8D.C三、实验小结：本次实验主要是对一些移位寄存器的功能是仿真与实现。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验十七、移位寄存器74164的逻辑功能测
试
一、实验目的
1、掌握中规模8位移位寄存器逻辑功能。
2、认识74LS164及其引脚封装。
二、实验预习要求
1、复习有关寄存器的内容。
2、查阅74LS164及逻辑电路，熟悉其逻辑功能及引脚排
列。
三、实验设备
1、+5V直流电源
2、单次脉冲源
3、逻辑电平开关
4、DM74LS164
四、实验原理
1、移位寄存器是一个具有移位功能的寄存器，是指寄存器中锁存的代码能够在移位脉冲的作用下一次左移和右移。
既能左移又能右移称为双向移位寄存器，只需要改变左、右移的控制信号可实现双向移位要求。
根据移位寄存器取存信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。
本实验选用的8位移位寄存器，型号可为74LS164，其逻辑符号及引脚排列如图所示。
其中A、B为串行输入端；
CLR为异步清零端；
QH—QA为输入端；
CLK为移位脉冲输入端；
74164是一种串行输入、并行输出的器件，时钟高电平有效，没有时钟使能端，该器件用低电平复位
图1 74LS164的逻辑符号及引脚功能表其中QAO、QBO、QHO为在暂稳态输入条件建立之前QA、QB和QH相应的电平；QAN、QGN为在最近的时钟上升沿转换前QA或QG的电平，表示移一位。
移位寄存器应用很广，可构成移位寄存器型计数器；属虚脉冲发生器；串行累加器；可用作数据转换，即把串行数据转换位并行数据，或把并行数据转换位串行数据等。
五、实验内容
1、测试74LS164的逻辑功能
按图所示接线，A、B、CLK分别接至逻辑电平显示输入端。
QA—QH分别接至逻辑电平显示输出端。
14脚接+5V电源、7脚接地。
（1）清除：令CLR=0,其它输入均为任意态，这时寄存器输出QA—QH应均为0。
清除后，置
CLR=1。
（2）置数：令CLR=1，送入任意2位二进制数，加CLK脉冲，CLK由0→1、CLK由1→0两种
情况下寄存器输入状态的变化，观察寄存器输
出状态变化是否发生在CLK脉冲的上升沿。
附：
实验报告
一、实验步骤
1、按图1的引脚功能表接好电路。
2、按如下步骤测试功能：
（1）异步清零功能：当=0时，这时Q3Q2Q1Q0=0000，双向移位寄存器清零。
其它输入信号都不起作用，与CP无关，故称为异步清零。
（2）保持功能：当=1，且CP=0或M1 =M2=0时，双向移位寄存器保持状态不变。
（3）同步并行送数功能：当=1，M1 =M2=1时，在CP上升沿操作下，并行输入数据d3 d2 d1 d0送入寄存器。
（4）右移串行送数功能：当=1，M1 =0、M2=1时，在CP上升沿操作下，可依次把加在端的数据从时钟触发器行送入寄存器中。
（5）左移串行送数功能：当=1，M1 =1、M2=0时，在CP上升沿操作下，可依次把加在DS L端的数据从时钟触发器串行送入寄存器中。
二、实验结果
根据实验可得到如下状态图：
三、实验注意事项
1、按图接好电路；
2、接电源时注意电源和地之间不要短接；
3、注意各个控制端不要接反了或接错了；
4、在检查电路没有问题后，再接通电源。
四、实验小结
通过本实验，让我进步的了解了74LS164的功能，为以后的使用提供了基础。
实验人：陈俊先。