触发器功能测试及应用
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
基础部
一、实验目的： 1、掌握触发器功能验证方法； 2、学习触发器构成的实际应用电路； 3、时序逻辑电路故障排除方法。
二、重点、难点： 重点：触发器构成实际应用方法； 难点：时序逻辑电路故障排除。
三、实验器材、设备：
1、数字逻辑实验箱
2、74LS112、74LS74 3、数字万用表
VCC CLR1 CLR2 CP2 K2 J2 PR2 Q2
四、器件介绍： 1、74LS112—双下降
74LS112
沿J-K触发器（预置、清零、
互补输出）
CP1 K1 J1 PR1 Q1 Q1 Q2 GND
74LS112功能表
wk.baidu.com
输
入
PR CLR CP
J
K
L
H
Χ
Χ
Χ
H
L
Χ
Χ
Χ
L
L
Χ
Χ
Χ
H
H
L
L
H
H
H
L
H
H
L
H
H
H
H
H
H
H
H
Χ
Χ
输出
Qn+1 Qn+1
H
L
L
H
H
H
1、D触发器
状态方程： Qn1 Dn
D=1
D触发器状态图：
D=0 0
2、J-K触发器
D=0
状态方程： Qn1 JQn KQn
J-K触发器状态图：
J=0 0 K=X
J=1 K=X
J=X K=1
1 D=1 1 J=X
K=0
五、实验内容 1、验证D触发器功能 2、验证J-K触发器功能 3、用J-K触发器设计模4计数器
且以i表示触发器的位序，并规定号码越大，
位序越高，则CP1=CP(外加计数脉冲），其余各 位的接法是 加法： CPi=Qi-1, CPi=Qi-1,减法则相反。
Χ
Χ
L
H
L
L
Χ
Χ
H
H
H
H
H
H
L
H
H
L
L
H
H
H
L
Χ
Qn
Qn
四、实验原理 触发器是具有记忆功能的二进制信息存储器件，是时
序逻辑电路的基本单元之一，触发器按逻辑功能可分为RS， JK，D，T触发器。按电路触发方式可分为主从型触发器和 边沿型触发器两大类。
主从触发器要求触发器的状态在每个CP脉冲作用期间， 只改变一次状态。边沿触发器就是触发器的次态即Qn+1 ， 仅仅取决于CP脉冲的下降沿（或上升沿）到达时刻输入信 号的状态，在此时刻之前和之后，输入状态的变化对触发 器的次态没有影响。这种触发器工作可靠，抗干扰能力强。
CP J1 Q1 CP J2 Q2
K1 Q1
K2 Q2
模4异步加法计数器
CP J1 Q1 CP J2 Q2
K1 Q1
K2 Q2
模4异步减法计数器
CP
Q1 CP
Q2
D1 Q1
D2 Q2
模4异步减法计数器
CP
Q1 CP
Q2
D1 Q1
D2 Q2
模4异步加法计数器
异步二进制计数器的组成规律： 1、组成：模2k计数器由k个T'触发器串联而成， T'触发器可用JK或D触发器构成。 2、连接方式：若以触发器Q端作为状态输出端，
Qn
Qn
H
L
L
H
触发
Qn
Qn
四、器件介绍： 2、74LS74-双上升沿 D触发器(预置、清零、 互补输出）
VCC CLR2 D2 CP2 PR2 Q2 Q2
74LS74
CLR1 CP1 D1 PR1 Q1 Q1 GND
74LS74功能表
输
入
输出
PR CLR CP
D
Qn+1
Qn+1
L
H
Χ
Χ
H
L
H
L
一、实验目的： 1、掌握触发器功能验证方法； 2、学习触发器构成的实际应用电路； 3、时序逻辑电路故障排除方法。
二、重点、难点： 重点：触发器构成实际应用方法； 难点：时序逻辑电路故障排除。
三、实验器材、设备：
1、数字逻辑实验箱
2、74LS112、74LS74 3、数字万用表
VCC CLR1 CLR2 CP2 K2 J2 PR2 Q2
四、器件介绍： 1、74LS112—双下降
74LS112
沿J-K触发器（预置、清零、
互补输出）
CP1 K1 J1 PR1 Q1 Q1 Q2 GND
74LS112功能表
wk.baidu.com
输
入
PR CLR CP
J
K
L
H
Χ
Χ
Χ
H
L
Χ
Χ
Χ
L
L
Χ
Χ
Χ
H
H
L
L
H
H
H
L
H
H
L
H
H
H
H
H
H
H
H
Χ
Χ
输出
Qn+1 Qn+1
H
L
L
H
H
H
1、D触发器
状态方程： Qn1 Dn
D=1
D触发器状态图：
D=0 0
2、J-K触发器
D=0
状态方程： Qn1 JQn KQn
J-K触发器状态图：
J=0 0 K=X
J=1 K=X
J=X K=1
1 D=1 1 J=X
K=0
五、实验内容 1、验证D触发器功能 2、验证J-K触发器功能 3、用J-K触发器设计模4计数器
且以i表示触发器的位序，并规定号码越大，
位序越高，则CP1=CP(外加计数脉冲），其余各 位的接法是 加法： CPi=Qi-1, CPi=Qi-1,减法则相反。
Χ
Χ
L
H
L
L
Χ
Χ
H
H
H
H
H
H
L
H
H
L
L
H
H
H
L
Χ
Qn
Qn
四、实验原理 触发器是具有记忆功能的二进制信息存储器件，是时
序逻辑电路的基本单元之一，触发器按逻辑功能可分为RS， JK，D，T触发器。按电路触发方式可分为主从型触发器和 边沿型触发器两大类。
主从触发器要求触发器的状态在每个CP脉冲作用期间， 只改变一次状态。边沿触发器就是触发器的次态即Qn+1 ， 仅仅取决于CP脉冲的下降沿（或上升沿）到达时刻输入信 号的状态，在此时刻之前和之后，输入状态的变化对触发 器的次态没有影响。这种触发器工作可靠，抗干扰能力强。
CP J1 Q1 CP J2 Q2
K1 Q1
K2 Q2
模4异步加法计数器
CP J1 Q1 CP J2 Q2
K1 Q1
K2 Q2
模4异步减法计数器
CP
Q1 CP
Q2
D1 Q1
D2 Q2
模4异步减法计数器
CP
Q1 CP
Q2
D1 Q1
D2 Q2
模4异步加法计数器
异步二进制计数器的组成规律： 1、组成：模2k计数器由k个T'触发器串联而成， T'触发器可用JK或D触发器构成。 2、连接方式：若以触发器Q端作为状态输出端，
Qn
Qn
H
L
L
H
触发
Qn
Qn
四、器件介绍： 2、74LS74-双上升沿 D触发器(预置、清零、 互补输出）
VCC CLR2 D2 CP2 PR2 Q2 Q2
74LS74
CLR1 CP1 D1 PR1 Q1 Q1 GND
74LS74功能表
输
入
输出
PR CLR CP
D
Qn+1
Qn+1
L
H
Χ
Χ
H
L
H
L