五邑大学数电第4次课前作业答案
数字电路_第四章答案
解：
Q （a）
图 P4.4
（b）
［P4.5］ 有一简单时序逻辑电路如图 P4.5 所示，试写出当 C=0 和 C=1 时，电路的状 态方程 Qn+1，并说出各自实现的功能。
PDF 文件使用 "pdfFactory Pro" 试用版本创建
4 时序逻辑电路习题解答
5
图 P4. 5
4 时序逻辑电路习题解答
13
Q2 Q1 Q0
（6）逻辑功能 同步六进制加法计数器
（7）自启动校验 可以自启动 ［P4.18］同步时序电路如图 P4.18 所示。 （1）试分析图中虚线框电路，画出 Q0、Q1、Q2 波形，并说明虚线框内电路的逻辑功
能。
（2）若把电路中的 Y 输出和置零端 RD 连接在一起，试说明当 X0X1X2 为 110 时，整个
J1 = Q2nQ0n
K1 = Q0 n
J 2 = Q2 nQ0 n
K 2 = Q0 n
Y = Q2 nQ0 n
（2）写出状态方程
（4）列出状态转换真值表
Q n+1 0
=
Q0 n
Q n+1 1
=
Q2 n
Q1nQ0 n
+ Q1n Q0 n
Q n+1 2
=
Q2 n
Q1nQ0 n
+ Q2 n Q0 n
Q2 n
（3）列出状态转换真值表
Q2 n
Q1 n
Q0 n
Q2 n+1 Q1n+1 Q0 n+1 Q2 n
Q1 n
Q0 n
Q2 n+1 Q1n+1 Q0 n+1
0
数字电子技术第四节课后习题答案(江晓安等编)
第四章组合逻辑电路1. 解：(a)(b)是相同的电路，均为同或电路。
2. 解：分析结果表明图(a)、(b)是相同的电路，均为同或电路。
同或电路的功能：输入相同输出为“1”；输入相异输出为“0”。
因此，输出为“0”(低电平)时，输入状态为AB＝01或103. 由真值表可看出，该电路是一名二进制数的全加电路，A为被加数，B为加数，C为低位向本位的进位，F1为本位向高位的进位，F2为本位的和位。
4. 解：函数关系如下：SF++⊕=+ABSABS BABS将具体的S值代入，求得312F值，填入表中。
AA FB A B A B A A F B A B A A F A A F AB AB F B B A AB F AB B A B A B A AB F BA A AB F B A B A B A F B A AB AB B A B A F B B A B A B A B A B A B A F ABBA A A B A A B A F F B A B A F B A B A F A A F S S S S =⊕==+==+⊕===+⊕===⊕===⊕===+⊕===+=+⊕===⊕==+==⊕==Θ=+=+⊕===+++=+⊕===+=⊕===⊕==+=+⊕==+=+⊕===⊕==01111111011010110001011101010011000001110110)(01010100101001110010100011000001235. （1）用异或门实现，电路图如图(a)所示。
(2) 用与或门实现，电路图如图(b)所示。
6. 解因为一天24小时，所以需要5个变量。
P变量表示上午或下午，P＝0为上午，P=1为下午；ABCD表示时刻数值。
真值表如表所示。
利用卡诺图化简如图(a)所示。
化简后的函数表达式为DC A PD B A P C B A P A P D C A P D B A P C B A P A P F =+++=用与非门实现的逻辑图如图(b)所示。
五邑大学数电第4次课前作业
2-3-1 如图所示，试说明怎样将与非门、或非门、异或门当做反相器使用？各输入端应如何连接？
2-3-3 已知图中的门电路为74系列TTL 门电路，试指出各门电路的输出是什么状态（高电平、低电平、高阻态）?
2-2-4在图题所示的TTL 门电路中，要求实现下列规定的逻辑功能时，其连接有无错误？如有错误请改正。
Y=AB
A Y
B
2-3-5 图所示，已知OC门G1~G3输出高电平时集电极开路三极管的漏电流最大值为I OH（max）=0.25mA；低电平最大输出电流I OL（max）=16mA。
门电路G4~G6的高电平输入电流最大值为I IH（max）=40μA，低电平输入电流最大值I OL（max）=-1.6mA。
要求OC门输出的高、低电平满足V OH≥3.6V、V OL≤0.2V。
试计算当V CC=5V时外接电阻R P的取值范围。
2-3-6电路如图题所示，试用表格方式列出各门电路的名称，输出逻辑表达式以及当ABCD=1001时，各输出函数的值。
五邑大学数电第5次课前作业
第2章 逻辑门电路习题
2-4-2 已知图中的门电路为74HC 系列CMOS 门电路，试指出各门电路的输出是什么状态（高电平、低电平、高阻态）?
2-4-3-1求图1所示电路Y 的表达式。
2-4-3-2在图题所示的CMOS 门电路中，要求实现下列规定的逻辑功能时，其连接有无错误？如有错误请改正。
K
C
B
C AB Y =1A Y C B A Y C ==+==2201时，时，A Y C B A Y C ==⊕==3310时，时，
图1
2-5-3在图由74系列或非门组成的电路中，试求门能驱动多少同样的或非门。
要求输出的高、低电平满足，。
或非门每个输入端的输入电流为
时输出电流的最大值为，时输出电流的最大值为。
的输出电阻可忽略不计。
数字电子技术基础(第四版)课后习题答案_第四章
第4章触发器[题4.1]画出图P4.1所示由与非门组成的基本RS触发器输出端Q、Q的电压波形，输入端S、R的电压波形如图中所示。
图P4.1[解]见图A4.1图A4.1[题4.2]画出图P4.2由或非门组成的基本R-S触发器输出端Q、Q的电压波形，输出入端S D，R D的电压波形如图中所示。
图P4.2[解]见图A4.2[题4.3]试分析图P4.3所示电路的逻辑功能，列出真值表写出逻辑函数式。
图P4.3 [解]由真值表得逻辑函数式01=+=+SR Q R S Q nn[题4.4]图P4.4所示为一个防抖动输出的开关电路。
当拨动开关S 时，由于开关触点接触瞬间发生振颤，D S 和D R 的电压波形如图中所示，试画出Q 、Q 端对应的电压波形。
图P4.4[解]见图A4.4图A4.4[题4.5]在图P4.5电路中，若CP 、S 、R 的电压波形如图中所示，试画出Q 和Q 端与之对应的电压波形。
假定触发器的初始状态为Q =0。
图P4.5[解]见图A4.5图A4.5[题4.6]若将同步RS触发器的Q与R、Q与S相连如图P4.6所示，试画出在CP信号作用下Q和Q端的电压波形。
己知CP信号的宽度t w = 4 t Pd 。
t Pd为门电路的平均传输延迟时间，假定t Pd≈t PHL≈t PLH，设触发器的初始状态为Q=0。
图P4.6图A4.6[解]见图A4.6[题4.7]若主从结构RS触发器各输入端的电压波形如图P4.7中所给出，试画Q、Q端对应的电压波形。
设触发器的初始状态为Q=0。
图P4.7[解] 见图A4.7图A4.7R各输入端的电压波形如图P4.8所示，[题4.8]若主从结构RS触发器的CP、S、R、DS。
试画出Q、Q端对应的电压波形。
1D图P4.8[解] 见图A4.8图A4.8[题4.9]已知主从结构JK触发器输入端J、K和CP的电压波形如图P4.9所示，试画出Q、Q端对应的电压波形。
设触发器的初始状态为Q = 0。
数字电子技术基础(第4版)课后习题答案详解
(9)Y = BC + AD + AD
1.9 (a) Y = ABC + BC
(10)Y = AC + AD + AEF + BDE + BDE (b) Y = ABC + ABC
(c) Y1 = AB + AC D,Y2 = AB + AC D + ACD + ACD
(d) Y1 = AB + AC + BC,Y2 = ABC + ABC + ABC + ABC 1.10 求下列函数的反函数并化简为最简与或式
(1)Y = AC + BC
(2)Y = A + C + D
(3)Y = (A + B)( A + C)AC + BC 解：Y = ( A + B)(A + C)AC + BC = [( A + B)( A + C) + AC]⋅ BC = ( AB + AC + BC + AC)(B + C) = B + C
= 0.05mA <
I
，
B
∴
T饱和，
v o＝0.2V
(0
~
0.3V都行）
2.3 解：
s 闭合时，输入低电平，此时
VIL = R2 × 5I I′L ≤ 0.4V
R2
≤
0.4 5I I′L
=
0.4V 2mA
= 200Ω
s 断开时，输入为高电平，此时
R2的最大允许值为200Ω
VIH = Vcc − (R1 + R2 ) × 5I IH ≥ 4V ∴ R1最大允许值为10K－R 2
数字电子技术基础-课后习题答案第4章组合逻辑电路
第四章习题答案4-1(a)100A A F ⊕=,211A A F ⊕=,322A A F ⊕=,33A F =(b) 000B A C =,011111)()(C B A B A C ⊕+=,000B A S ⊕=,0111)(C B A S ⊕⊕= (c) B A AB F +=（同或）(d) B A AC F +=1,B A BC F +=2,C A BC F+=3, 4-2，F ，F ，F∑=)9,8,7,6,5(3m F ，∑=)9,4(2m F ，∑=)8,7,3,2(1m F ，∑=)8,6,3,1(0m F卡诺图化简D F =3,AD D C B F +=2,D A C B CD F ++=1,D B A D A F +=0，F ，F ，F∑=)9,8,7,6,5(3m Y ，∑=)9,4,3,2,1(2m Y ， ∑=)8,7,4,3,0(1m Y ，∑=)8,6,4,2,0(0m Y用4-16线译码器实现987653F F F F F Y =,943212F F F F F Y =,874301F F F F F Y =,864200F F F F F Y =4-3将四片138译码器级联，ST 接高电平，ST 接低电平，ST 由译码控制3442A A ST =,3432A A ST =,3432A A ST =,3432A A ST =4-4113471347(1,3,4,7)F m m m m m F F F F ===∑ 2046046(0,4,6)F m m m m F F F ===∑4-51）一片8选1，输入A 、B 、C 分别接8选1的地址A 2,A 1,A 00,,1,17563420========D D D D D D D D D D2）两片8选1，输入A 、B 、C ，D 分别接4选1的地址012,,,A A A E1,01413121197651151084320================D D D D D D D D D D D D D D D D4-6A S SB A S S B A S S AB S S F 01010101)()(+⊕+++= A S S B A S S B A S S B S S A S S AB S S F 010*********+++++=将A S S ,,01分别接8选1的地址012,,A A A ，则输入端分别是0,1,,70635421========D D D D B D B D D D4-71) 输入A,B,C,D 分别接加法器的A 3,A 2,A 1,A 0, 加法器的B 3B 2B 1B 0=0011,CI=0 2) 输入A,B,C,D 分别接加法器的A 3,A 2,A 1,A 0, 加法器的B 3B 2B 1B 0=1101,CI=04-8假设四位被加数为ABCD ，加数为EFGH 输入A,B,C,D 分别接加法器的A 3,A 2,A 1,A 0, 加法器的B 3,B 2,B 1,B 0如下：M CI M H B M G B M F B M E B =⊕=⊕=⊕=⊕=,,,,01234-9真值表∑=)15,14,13,11,7(m F1)8选1数据选择器，将B A M ,,分别接8选1的地址012,,A A A ，则输入端分别是0,1,42107653========D D D D D C D D D2)用3-8译码器151413117151413117F F F F F m m m m m F ==4-10设三个开关分别为A,B,C ，开关的关闭为1，打开为0；灯的输出为F ，灯的亮为1，灭为0真值表C B A F =输入ABCD 分别接4-16译码器的地址段A 3,A 2,A 1,A 0 1) a 端：0158421=====D D D D D , 其余数据端接1 2) b 端：所有数据端均接1，1150=D D3) c 端：012109653======D D D D D D ,其余数据端接1 4) d 端：0158421=====D D D D D ,其余数据端接15) e 端：01514131187421=========D D D D D D D D D ,其余数据端接1 6) f 端：1150==D D ,其余数据端接07) g 端：08421====D D D D ,其余数据端接1设输出灯亮为1，灭为0真值表如下：1)4-16输入ABCD 分别接4-16译码器的地址段A 3,A 2,A 1,A 0（1) F 1端：143210=====D D D D D , 其余数据端接0 （2) F 2端：198765=====D D D D D , 其余数据端接0 （3) F3端：1151413121110======D D D D D D , 其余数据端接0 2）4位数据比较器实现用两片数据选择器，输入端ABCD 分别接两个比较器的A 3A 2A 1A 0,第一片比较器的B 3B 2B 1B 0=0101，第二片的B 3B 2B 1B 0=1001，两片的级联端0,1===<>=B A B A B A I I I ，则:B A I F <=11，B A I F >=23，212F F F =用4-16输入A 1A 0B 1B 0分别接4-16译码器的地址段A 3,A 2,A 1,A 0 （1) F 0端：1151375====D D D D , 其余数据端接0（2) F 1端：1141311976======D D D D D D , 其余数据端接0 （3) F 2端：1141110===D D D , 其余数据端接0 （4) F 3端：115=D , 其余数据端接04-141）只要把两片的B A I =直接相连就可以判断三个输入数据是否相等，假定输入为ABCD 四门课程，及格为1，不及格为0；输出F 为能否毕业，能够毕业为1，不能毕业为0。
数字电子技术基础. 第四版. 课后习题答案详解
解：YA BCACB CA BCA(BB)C(AA)B C
A BCABCAB CAB CABCA BCABCAB CABC
（2）YABC DA BCDห้องสมุดไป่ตู้BCDAB CDAB CDA BC D
1
数字电路习题答案（第一章）
（3）YABCD
解：YA(BC DBCDB CDB CDBC DBC DBCDBCD)
(3)Y(AB)(AC)ACBC
(2)Y
ACD
解：(AB)(AC)ACBC[(AB)(AC)AC]⋅BC
(ABACBCAC)(BC)BC
(5)YADACBCDC
解：Y(AD)(AC)(BCD)CAC(AD)(BCD)
ACD(BCD)ABCD
(4)YABC
(6)Y0
1.11
将函数化简为最小项之和的形式
1.12
将下列各函数式化为最大项之积的形式
(1)Y(ABC)(ABC)(ABC)
(3)YM0⋅M3⋅M4⋅M6⋅M7
(5)YM0⋅M3⋅M5
(2)Y(ABC)(ABC)(ABC)
(4)YM0⋅M4⋅M6⋅M9⋅M12⋅M13
1.13
用卡诺图化简法将下列函数化为最简与或形式：
B(AC DACDA CDA CDAC DAC DACDACD)(ABA BABAB)CD
ABC DABCDAB CDAB CDABC DABC DABCD
ABCDABC DABCDA BCDA BCDABCD(13)
(4)YABCDABCDABCDABC DABCDABCDABCDABCD
(5)YLM NLMNL MNLMNL M NL MN
数字电路习题答案（第一章）
“数字电子技术”作业及答案
第1章作业1.1为了将600份文件顺序编码，如果采用二进制代码，最少需要用几位？如果改用八进制或十六进制代码，则最少各需要用几位？答：二进制代码最少需要10位，八进制最少需要4位，十六进制最少3位.1.4将下列二进制数转换为等值的十进制数。
（1）（101.011）2 ；（3）（1111.1111）2。
答：1、5.375 ; 3、15.93751.5将下列二进制数转换为等值的八进制数和十六进制数。
（2）（1001.1101）2；（4）（101100.110011）2。
答：2、11.64, 9 ; 4、54.63, 261.6将下列十六进制数转换为等值的二进制数。
（1）（8.C）16；（3）（8F.FF）16。
答：1、（10001100）2 ；3、（10001111.11111111）21.9将下列十进制数转换为等值的二进制数和十六进制数。
要求二进制数保留小数点以后4位有效数字。
（2）（188.875）10；（4）（174.06）10。
答：2、10111100.111 B=BC.EH ；4、10101110.0001 B=AE.1H1.14用二进制补码运算计算下列各式。
式中的4位二进制数是不带符号位的绝对值。
如果和为负数，请求出负数的绝对值。
（提示：所用补码的有效位数应足够表示代数和的最大绝对值。
）（2）1101+1011；（4）1101-1011；（6）1011-1101；（8）-1101-1011。
答: 2、补码取5位有效数字和1位符号位001101+001011=0110004、补码取4位有效数字和1位符号位01101+10101=000106、1011-11018、-1101-1011第2章作业2.4已知逻辑函数的真值表如表P2.4（a）、（b）所示，试写出对应的逻辑函数式。
表P2.4（a ） 表P2.4（b ）2.7写出图P2.7（a ）、（b ）所示电路的输出逻辑函数式。
图P2.72.8已知逻辑函数Y 的波形图如图P2.8所示，试求Y 的真值表和逻辑函数式。
《数电》教材习题答案第4章习题答案.docx
思考题与习题4-1 触发器的主要性能是什么？它有哪几种结构形式？其触发方式有什么不同？触发器是一种存储电路，具有记忆功能。
在数字电路系统中起着重要作用。
依据不同的标准，触发器可以划分为多种不同类型。
从结构上来分，触发器分为基本触发器，时钟触发器，主从触发器以及边沿触发器。
基本触发器为异步（或直接）触发，时钟触发器为 CP电平触发，主从和边沿触发器为边沿触发。
4-2 试分别写出 RS触发器、 JK 触发器、 D触发器、 T 触发器和 T′触发器的状态转换表和特性方程。
（略）4-3 已知同步 RS触发器的 R、S、CP端的电压波形如图T4-3 所示。
试画出 Q、Q端的电压波形。
假定触发器的初始状态为 0。
图 T4-34-4 设边沿 JK 触发器的初始状态为0，CP、J 、K 信号如图 T4-4 所示，试画出触发器输出端 Q、Q的波形。
图 T4-414-5 电路如图 T4-5(a) 所示，输入波形如图 T4-5(b) 所示，试画出该电路输出端G 的波形，设触发器的初始状态为0。
图 T5-24-6 试画出图 T4-6 所示波形加在以下两种触发器上时，触发器输出Q的波形：(1)下降沿触发的触发器(2)上升沿触发的触发器图 T4-64-7 已知 A、B 为输入信号，试写出图T4-7 所示各触发器的次态逻辑表达式。
2图 T4-7Q n 1D A B( a )n 1Q( b )J Q n KQ nAQ n BQ n Q nAQ n BQ n Q nB Q n B Q n4-8 设图 T4-8 所示中各 TTL 触发器的初始状态皆为0，试画出在 CP信号作用下各触发的输出端 Q1- Q6的波形。
图 T4-84-9 试对应画出图T4-9 所示电路中 Q1、 Q2波形。
（初始状态均为0）3图 T4-94-10一逻辑电路如图T4-10 所示，试画出在CP作用下 Y0、Y1、Y 2、Y 3的波形。
（CT74LS139为 2 线— 4 线译码器。
五邑大学-2021-2021-数字电路与逻辑设计--A卷+答案
五邑大学-2021-2021-数字电路与逻辑设计--A卷+答案试卷编号命题人审核人：试卷分类（A卷或B卷）五邑大学试卷学期： 2021 至 2021 学年度第 1 学期课程：数字电路与逻辑设计课程代号： 0700280 使用班级：信息工程学院2021级姓名：学号：题号得分一二三四五六七八九十总分一、填空题（15分，每空1分）得分1. 时序逻辑电路按照其触发器是否由统一的时钟控制分为异步时序逻辑电路和同步时序逻辑电路。
2. 当数据选择器的数据输入端的个数为8时，其地址代码应有 3 位。
3. 两个1位二进制数字A和B相比较，可以用 AB 作为A>B的输出信号Y(A>B)。
4. 寻址容量为256k×4的RAM需要 18 根地址线。
5. 欲设计一个47进制的计数器至少需要 2 片74LS160。
6. JK触发器的特性方程为Qn?1?JQn?KQn。
7. 当TTL与非门的输入端悬空时相当于输入接入高电平。
8. 模数转换器（ADC）两个最重要的指标是转换精度和速度。
9. A/D转换通常经过采样、保持、量化、编码四个步骤。
10. TTL 门电路中，输出端能并联使用的有 OC门和三态门。
二、选择题（11分，每空1分）得分1. 下列各式中哪个是三变量A、B、C的最小项？ C 。
A. ABB. A?B?CC. ABCD. B?C 2. 下列公式中哪个是错误的？C 。
A. 0?A?AB. A?A?AC. A?B?A?BD.A?BC?(A?B)(A?C) 3. 采用集电极开路的OC门主要解决了 B 。
A. TTL门不能相“与”的问题B. TTL门的输出端不能“线与”的问题C. TTL门的输出端不能相“或”的问题 4. 触发器有两个稳态，，存储4位二进制信息需要 B 个触发器。
A.2 B. 4 C. 8 D. 165. 欲使D触发器按Qn?1?Qn工作，应使输入端D= D 。
第 1 页共 6 页A. 0B. 1C. QD. Qn6. 要构成容量为4k×8的RAM，需要 D 容量为256×4的RAM。
五邑大学-2013-2014-数字电路与逻辑设计--A卷+答案
命题人 审核人： 试卷分类（A 卷或B 卷）五邑大学 试 卷学期： 2013 至 2014 学年度 第 1 学期课程： 数字电路与逻辑设计 课程代号： 0700280 使用班级： 信息工程学院2011级 姓名： 学号：一、填空题（15分，每空1分）1. 时序逻辑电路按照其触发器是否由统一的时钟控制分为 异步 时序逻辑电路和 同步时序逻辑电路。
2. 当数据选择器的数据输入端的个数为8时，其地址代码应有 3 位。
3. 两个1位二进制数字A 和B 相比较，可以用 B A 作为A>B 的输出信号Y (A>B)。
4. 寻址容量为256k ×4的RAM 需要 18 根地址线。
5. 欲设计一个47进制的计数器至少需要 2 片74LS160。
6. JK 触发器的特性方程为n n n Q K Q J Q +=+1。
7. 当TTL 与非门的输入端悬空时相当于输入接入 高 电平。
8. 模数转换器（ADC ）两个最重要的指标是转换精度和 速度 。
9. A/D 转换通常经过 采样 、 保持 、 量化 、 编码 四个步骤。
10. TTL 门电路中，输出端能并联使用的有 OC 门 和 三态门 。
二、选择题（11分，每空1分）1. 下列各式中哪个是三变量A 、B 、C 的最小项？ C 。
A. B AB. C B A ++C. C B AD. C B + 2. 下列公式中哪个是错误的？ C 。
A. A A =+0B. A A A =+C. B A B A +=+D. ))((C A B A BC A ++=+ 3. 采用集电极开路的OC 门主要解决了 B 。
A. TTL 门不能相“与”的问题B. TTL 门的输出端不能“线与”的问题C. TTL 门的输出端不能相“或”的问题 4. 触发器有两个稳态，，存储4位二进制信息需要 B 个触发器。
A. 2 B. 4 C. 8D. 16A. 0B. 1C. QD. n Q6. 要构成容量为4k ×8的RAM ，需要 D 容量为256×4的RAM 。
数电教材习题答案习题答案
思考题与习题5-1在如图5-1所示的四位移位寄存器中，假定开始时Q3Q2Q1Q0为1101状态。
若串行输入序列101101与CP脉冲同步地加在D SR串行输入端时，请对应画出各触发器Qf^Q。
端的输出波形。
1 2 3 4 5 6 7 8 9 10cp JLrLrLrLrLrLrLTLrLrLI I I ! I I I I I_rrL-nru-r^^I I I I I I I~L n L n L_~I I I I 1 I I I I5-2图T5-2电路中各触发器的初始状态均为0,发器Q 端的输出波形。
SiQiIN —ID J ID -J — IDpX'lp>ciI —>ClA >CP —। ---------- ----------图 T5-2请对应输入CP 和IN 的波形，画各触用 ajirLrmnJ1 || 1 III \ \ \11111乌4^JirLTLTLTLII I I II ■ Illi AV Tn ；；；；I I I I I I I I I IIIIgi-n i i i & ! r~H IIIIII4」！ I~l I5-3试用两片74LS194电路构成一个八位移位寄存器，并画出逻辑电路图。
5-4请用上升沿触发的D 触发器构成一个异步三位二进制加法计数器。
并对应CP 画出Q 「Q 2、Q 3的波形。
什-TLTLFLrLrLrLrLTL会 乌图 T5-4w "TLrLTLrLrLrLrLrL I I I I I I I I e 0_rt^^^TLIIIIIIIIQo Qi Qz Q3Q-i Q5 Q G Q7CPD§RDSL0二^u n^LIII I I I I Ii ij । ij QiJ_:_!_II —5-5请用JK 触发器构成一个脉冲反馈式异步六进制加法计数器，并画出对应于CP 脉 冲的工作波形。
cf unj _Ljnjnjn_ri_j_i_rL图 T5-5“ J V L AAA J V La I i r-i_IL用三位JK 触发器构成八进制计数器，然后在状态110时利用与非门反馈至清零 端构成六进制计数器，图略。
五邑大学数电第10次课前作业答案
5-2-1 分析图所示时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电 路的状态转换图和时序图。
解：从给定的电路图写出驱动方程为：
D0 (Q0n Q1n ) ⊙ Q2n
D1 Q0n
D2 Q1n
将驱动方程代入 D 触发器的特征方程 Q n1 D ，得到状态方程为：
D1 Q1n
（2）将各驱动方程代入 D 触发器的特性方程，得各触发器的次态方程：
-3-
Q n1 0
D0
Q0n
（CP由0→1时此式有效）
Q n1 1
D1
Q1n
（3）作状态转换表
现 Q1 n 0 1 1 0
态 Q0 n
0 1 0 1
（Q0由0→1时此式有效）
次态
Q1 n+1 Q0 n+1
答案（1）驱动方程：
J
1
Q2n Q1n X
Q2n Q1nΒιβλιοθήκη XK1 1
J 2 Q1n K 2 Q1n
（2）电路的状态方程和输出方程为
QQ21nn11
X Q1n Q1n Q2n
Q2n Q1n Q2nQ1n
Z Q1n Q2n CP
（2）X=0 和 X=1 两种情况下的状态转换表如表所列，其逻辑功能：当 X=0 时，为 2 位二 进制减法计数器；当 X=1 时，为三进制减法计数器。
1
1
1
0
0
1
0
0
输出 Z 1 0 0 0
时钟脉冲
CP1
CP0
↑
↑
《数字电路》作业参考答案.
23．随时间连续变化的模拟电压，随时间离散变化的数字
24．EPROM，E2PROM，FLASH MEMORY
25．SRAM , DRAM
《数字电路》作业参考答案
一．填空题
１．53.375D 35.6H 65.5H
２．饱和、截止
３．与或非
４．辑表达式真值表逻辑图
５．0 1高阻
６．集电极开路门—OC门，三态门—TSL门
7．MOS，NMOS
８．时序逻辑逻辑门触发器
９．具有多个输入端具有多个输出端
10．
11．电源VCC正极，地
12．接地，接电源VDD正极
13．代表某种信息的电平信号，二进制代码，二进制代码，控制信号
14．8，28＝256
15．反馈清零法，反馈置数法
16．2n≥N，M＝2n
17．1，6
18．8421BCD计数器，5421BCD计数器
19．2，3，2n (n=0,1,…)
20．保持、量化和编码，时间上连续变化，时间上离散的，
21．并联，Βιβλιοθήκη 联
数字电子技术第4章习题解答
第4章习题解答4-1 写出图T4-1电路的输出函数式，证明a 、b 有相同的逻辑功能。
B(a)A(b)BA 图T4-1 习题4-1的图解4-1 Y 1= A B ' +A ' B ' ； Y 2=( A+B)(A ' +B ' )= AB ' +A ' B ' =Y 14-2 试写出图T4-2所示逻辑电路的输出函数式并化简，指出电路的逻辑功能。
A BMBA图T4-2习题4-2的图图T4-3习题4-3的图解4-2 由图T4-2写电路的输出函数式并化简得AB B A B A AB Y +''='''''=))()(( (JT4-2)由JT4-2式可知，电路实现的是二变量同或功能。
4-3 图T4-3是一个选通电路。
M 为控制信号，通过M 电平的高低来选择让A 还是让B 从输出端送出。
试写逻辑电路的输出函数式并化简，分析电路能否实现上述要求。
解4-3 由图T4-3写电路的输出函数式并化简得M B AM M B M A Y '+='''=)((( (JT4-3)由JT4-3式可知，电路能够实现选通要求，当M=1时，Y=A ；当M=0时，Y=B 。
4-4．用与非门设计一个四人表决逻辑电路，结果按“少数服从多数”的原则决定。
解4-4（1）列真值表设四个人的意见为变量A 、B 、C 、D ，表决结果为函数Y 。
按正逻辑给变量赋值：同意为“1”，不同意为“0”；提案通过为“1”，没通过为“0”，所列真值表如表JT4-4所示。
表JT4-4输 入输 出A B C D 0 0 0 0 0 00 0 0 1 0 1 0 1 0 10 0 0 1 1 0 1 1 0 0 0 1 1 01 1 Y000000001 0 1 0 1 0 1 01 1 1 1 1 11 1 0 0 0 1 1 0 1 1 0 00 1 1 0 1 100000000输 入输 出A B C D Y（2）写输出逻辑函数式由表JT4-4可写输出逻辑函数式ABCD D ABC D C AB CD B A BCD A Y +'+'+'+'= (JT4-4a)（3）化简填卡诺图，如图JT 4-4(a)所示合并最小项，得最简与—或式BCD ACD ABD ABC Y +++= (JT4-4b)（4）画逻辑电路图将式JT4-4(b)转换成与非—与非式)()()()(('''''=D BC ACD ABD ABC Y (JT4-4c)按式JT4-4(c)用与非门画逻辑电路图，如图JT4-4(b)所示。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第2章逻辑门电路习题
2-3-1 如图所示，试说明怎样将与非门、或非门、异或门当做反相器使用？各输入端应如何连接？
如下图所示
2-3-3 已知图中的门电路为74系列TTL门电路，试指出各门电路的输出是什么状态（高电平、低电平、高阻态）?
Y1为低电平；Y2为高电平；Y3为高电平；Y4为低电平；Y5为低电平；Y6为高阻态；Y7为高电平；Y8为低电平；
2-2-4在图题所示的TTL 门电路中，要求实现下列规定的逻辑功能时，其连接有无错误？如有错误请改正。
Y=AB
答案解：
（a ）有错误。
普通门电路不允许输出端直接相连，应将图中的逻辑门改为O C 门。
（b ）正确。
图中第二个门是同或门，同或表达式：。
当同或门一端接
V CC 时，相当于输入1，这时输出信号与另一输入信号是相等的。
由下图可见，它可以实现。
（c ）有错误。
正确的连接请见图解。
（d ）有错误。
正确的连接请见图解。
2-3-5 图所示，已知OC 门G 1~G 3输出高电平时集电极开路三极管的漏电流最大值为I OH （max ）
=0.25mA ；低电平最大输出电流I OL （max ）=16mA 。
门电路G 4~G 6的高电平输入电流最大值为I IH （max ）=40μA ，低电平输入电流最大值I OL （max ）=-1.6mA 。
要求OC 门输出的高、低电平满足V OH ≥3.6V 、V OL ≤0.2V 。
试计算当V CC =5V 时外接电阻R P 的取值范围。
CC V c
R A Y
B
&
CC V b1R c
R EE
V b2R A Y
B
&
参考答案： Ω>>Ω4294.1P R K
2-3-6电路如图题所示，试用表格方式列出各门电路的名称，输出逻辑表达式以及当ABCD=1001时，各输出函数的值。
答案解答见表解。
门电路的名称 输出逻辑表达式
ABCD=1001时，各输出函数值 同或门
L 1=0 与或非门 L 2=0 OC 门
L 3=0
三态与非门
B=0时
B=1时
B=0 L 4=1。