实验七 触发器的仿真
(Multisim数电仿真）JK触发器
实验3.8JK触发器一、实验目的：1. 熟悉JK触发器的功能和触发方式，了解异步置位和异步复位的功能。
2. 掌握用示波器观察触发器输出波形。
3. 了解触发器之间的转换，并检验其逻辑功能。
二、实验准备：触发器具有记忆功能，它是数字电路中用来存贮二进制数字信号的单元电路。
触发器的输出不但取决于它的输入，而且还与它原来的状态有关。
触发器接收信号之前的状态叫初态，用nQ表示；触发器接收信号之后的状态叫次态，用n1Q表示。
为了从根本上解决电平直接控制问题，人们在同步触发器的基础上设计了主从RS触发器。
但主从R S触发器中R、S之间仍存在约束的缺点，为了克服它，人们又设计出主从JK触发器。
图3.8.1为主从JK触发器74LS76的内部电路图；在看出，JK 触发器具有异步置位端D S 和异步复位端D R 。
表3.8.1： 无论CP 处于高电平还是低电平，都可以通过在D S 或D R 端加入低电平将触发器置1或置0。
JK 触发器的特征方程为：n n n Q K Q J Q +=+1................................................................3.8.1三、计算机仿真实验内容：1. 异步置位PR (即D S )及异步复位CLR (即D R )功能的测试：(1). 从电子仿真软件Multisim7基本界面左侧左列真实元件工具条的“TTL ”元件库中调出JK 触发器74LS76D ；从“Basic ”元件库中调出单刀双掷开关SPDT 两只；从“Source ”元件库中调出电源Vcc 和地线，将它们放置在电子平台上。
(2). 从电子仿真软件Multisim7基本界面左侧右列虚拟元件工具条的指示元件列表中选取红(1X )、蓝(2X )两种颜色指示灯各一盏，将它们放置在电子平台上。
(3). 将所有元件连成仿真电路如图3.8.3所示。
图3.8.3(4). 打开仿真开关，按表3.8.2分别按A 键或B 键，观察1X 、2X 的变化情况，并填好表3.8.2。
触发器实验报告
触发器实验报告一、实验目的本次实验的主要目的是深入了解触发器的工作原理和功能，通过实际操作和观察，掌握触发器在数字电路中的应用，以及如何利用触发器实现特定的逻辑功能。
二、实验原理触发器是一种具有存储功能的基本逻辑单元，能够在时钟信号的控制下，根据输入信号的变化改变其输出状态，并保持该状态直到下一个时钟脉冲的到来。
常见的触发器类型包括 D 触发器、JK 触发器、SR 触发器等。
D 触发器是在时钟脉冲上升沿或下降沿时，将输入数据（D 端）传输到输出端（Q 端）。
JK 触发器则根据输入的 J、K 信号和时钟脉冲来决定输出状态的翻转。
SR 触发器则由置位（S）和复位（R）信号控制输出状态。
三、实验设备与材料1、数字电路实验箱2、 74LS74（D 触发器）芯片、74LS112（JK 触发器）芯片、74LS279（SR 触发器）芯片3、示波器4、逻辑笔5、杜邦线若干四、实验内容与步骤1、 D 触发器实验按照实验箱的引脚说明，将 74LS74 芯片正确插入插座。
连接时钟信号源，将其频率设置为适当的值。
将 D 输入端分别接高电平和低电平，用逻辑笔观察 Q 和 Q'输出端的状态变化，并记录在表格中。
使用示波器观察时钟信号和 Q 输出端的波形，分析其关系。
2、 JK 触发器实验插入 74LS112 芯片，按照引脚连接电路。
设置不同的 J、K 输入组合，观察并记录 Q 输出端的状态变化。
同样使用示波器观察相关波形。
3、 SR 触发器实验安装 74LS279 芯片，连接电路。
改变 S、R 输入端的电平，观察 Q 输出端的状态。
五、实验数据记录与分析1、 D 触发器实验数据｜ D 输入｜ Q 输出（上升沿）｜ Q 输出（下降沿）｜｜｜｜｜｜ 0 ｜ 0 ｜ 0 ｜｜ 1 ｜ 1 ｜ 1 ｜从数据可以看出，在时钟上升沿或下降沿时，D 触发器能够准确地将 D 输入端的电平传输到 Q 输出端。
2、 JK 触发器实验数据｜ J ｜ K ｜ Q 输出（上升沿）｜ Q 输出（下降沿）｜｜｜｜｜｜｜ 0 ｜ 0 ｜保持｜保持｜｜ 0 ｜ 1 ｜ 0 ｜ 0 ｜｜ 1 ｜ 0 ｜ 1 ｜ 1 ｜｜ 1 ｜ 1 ｜翻转｜翻转｜分析可知，JK 触发器的输出状态根据 J、K 输入和时钟脉冲的组合进行相应的变化。
实验七 触发器
学号
姓名
规定时间
20分钟
成绩
教师签名
触发器
一、实验目的及要求：
1、熟悉并验证触发器的逻辑功能。
2、掌握RS和JK触发器的使用方法和逻辑功能的测试方法。
二、实验仪器：
数字电子技术实验板、数字万用表
三、实验内容及步骤
1、测试双JK触发器74LS73逻辑功能（20分）。
图174LS73引脚图
表1JK触发器的逻辑功能
0
1
CP=1时，T=1，触发器Q端为1翻为0， 端由0翻为1，翻转一次；CP=0时，T触发器处于维持状态
1
1
J
K
CP
Qn
Qn+1
功能说明
0
0
↓
0
0
保持
1
1
0
1
↓
0
0
置“0”
1
0
1
0
↓
0
1
置“1”
1111来自↓01
必翻
1
0
2.触发器的转换
1将JK触发器转化成D触发器，画出改造电路图（30分），并完成表2（10分）。
K连接非门 =K
J、K连接J=K
表2D触发器的逻辑功能
D
CP
Qn
Qn+1
功能说明
0
10
0
0
D=0，与非门D输出为1，与非门C输出为0，则Qn+1=0
CP=0是触发器不工作
1
1
1
10
0
1
D=1,与非门D输出为0，与非门C输出为1，则Qn+1=1
CP=0时，触发器不工作
1
1
触发器集成电路设计Cadence软件模拟仿真
专业综合技能训练报告——JK触发器的设计一、实验目的：1、熟悉UNIX的概念与基本操作;2、掌握Cadence软件的基本操作;3、了解Schematic设计环境4、掌握原理图的设计方法5、熟悉前仿真参数设置和仿真步骤6、学会验证仿真结果二、实验原理1、JK触发器的构造及功能：触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元。
本次是用MOS器件设计一个JK触发器，通过JK 触发器的功能设计电路图，再转换为MOS 器件的电路。
触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元。
触发器具有两个稳定状态，即"0"和"1"，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。
由于采用的电路结构形式不同，触发信号的触发方式也不一样。
根据触发方式触发器可分为电平触发、脉冲触发和边沿触发。
电平触发方式结构简单、触发速度快。
在时钟信号有效电平期间（CLK=1 或CLK=0），触发器总是处于可翻转状态，输入信号的变化都会引起触发器状态的变化。
在时钟信号无效电平期间，触发器状态保持不变。
因此，在时钟信号有效电平宽度较宽时，触发器会连续不停地翻转。
如果要求每来一个CLK 脉冲触发器仅翻转一次的话，则对时钟脉的有效电平的宽度要求极为苛刻，所以实际中应用并不广泛。
边沿触发方式的特点是：触发器只在时钟跳转时刻发生翻转，而在C=1 或C=0 期间，输入端的任何变化都不影响输出。
主从型JK 触发器:由主从型JK 触发器转换的各种功能的触发器都属于主从触发方式。
这种触发方式的工作特点是：克服了在CLK 有效电平期间多次翻转现象，具有一次翻转特性。
就是说，在CLK 有效电平期间，主触发器接受了输入信号发生一次翻转后，主触发器状态就一直保持不变，也不再随输入信号J.K的变化而变化。
一次翻转特性有利有弊：利在于克服了空翻现象；弊是带来了抗干扰能力差的问题。
Quartus实验讲义
《数字电路与逻辑设计》实验指导书实验一Quartus软件的基本操作一、实验内容1．熟悉Quartus软件的基本操作，了解各种设计方法（原理图设计、文本设计、波形设计）2．用逻辑图和VHDL语言设计一个异或门。
二、电路要求1．进实验室前，请写一份预习报告；进实验室时经指导老师检查后，才可上机操作。
2．预习报告内容有：异或门的逻辑图；用VHDL语言设计异或门；3．实验结束前，要填写实验卡，将异或门的仿真波形画在实验卡上。
三、电路功能介绍异或门（XOR）用途：异或门是一种用途广泛的门电路。
典型应用是作为加法器的单元电路。
逻辑图真值表VHDL程序数据流描述：波形图实验二素数检测器的设计与仿真一、实验内容1．用逻辑图和VHDL语言设计素数检测器。
2．用逻辑图和VHDL语言设计一个OC门（集电极开路门）。
二、电路要求1．进实验室前，请写一份预习报告；进实验室时经指导老师检查后，才可上机操作。
2．预习报告内容有：素数检测器的逻辑图；用VHDL语言设计素数检测器，用尽量多的方法来描述；3．实验结束前，要填写实验卡，将以上2种电路的仿真波形画在实验卡上。
三、电路功能介绍对于4位输入组合N＝N3N2N1N0，当N＝1、2、3、5、7、11、1 3时该函数输出为1，其他情况输出为0”逻辑图四位素数检测器的标准和设计四位素数检测器最小化后的设计真值表VHDL程序参考教材实验三三态门，OC门的设计与仿真一、实验内容1．用逻辑图和VHDL语言设计三态门，三态门的使能端对低电平有效。
2．用逻辑图和VHDL语言设计一个OC门（集电极开路门）。
二、电路要求1．进实验室前，请写一份预习报告；进实验室时经指导老师检查后，才可上机操作。
2．预习报告内容有：三态门、OC门的逻辑图；用VHDL语言设计三态门、OC门，用尽量多的方法来描述；3．实验结束前，要填写实验卡，将以上2种电路的仿真波形画在实验卡上。
三、电路功能介绍1．三态门，又名三态缓冲器（Tri-State Buffer）用途：用在总线传输上，有效而又灵活地控制多组数据在总线上通行，起着交通信号灯的作用。
触发器的创建---实验报告7
运行结果如图所示：
1-3查询学生档案
select * from学生档案
运行结果如图所示：
2-1建立课程信息表
create table课程信息表
(课程ID char(6) primary key
insert into学生档案values ('02006002','林云燕','F','1985-2-9','山东','工商管理','3')
insert into学生档案values ('02006003','刘畅','M','1984-9-8','湖北','工商管理','2')
insert into学生档案values ('02006004','陈曦','F','1984-4-15','浙江','会计学','1')
insert into课程信息表
values('JB0003','大学英语A','基础必修',4,64)
insert into课程信息表
values('JB0004','高等数学A','基础必修',4,64)
触发器实验报告
触发器实验报告一、实验目的本次触发器实验的主要目的是深入理解触发器的工作原理和功能，通过实际操作和观察，掌握触发器在数字电路中的应用，以及其对信号的存储和转换作用。
二、实验原理1、触发器的定义与分类触发器是一种具有记忆功能的基本逻辑单元，能够存储一位二进制信息。
常见的触发器类型包括基本 RS 触发器、JK 触发器、D 触发器等。
2、基本 RS 触发器由两个与非门交叉连接而成，具有置 0 和置 1 功能，但存在输入约束条件。
3、 JK 触发器在时钟脉冲的作用下，根据输入的 J、K 信号进行状态翻转。
4、 D 触发器在时钟脉冲上升沿或下降沿时，将输入的 D 信号存储到触发器中。
三、实验设备与器材1、数字电路实验箱2、集成电路芯片：74LS00（四 2 输入与非门）、74LS74（双 D 触发器）、74LS112（双 JK 触发器）3、示波器4、导线若干四、实验内容及步骤1、基本 RS 触发器实验（1）按照电路图在实验箱上连接好 74LS00 芯片，组成基本 RS 触发器。
（2）通过改变输入 R、S 的电平，观察输出 Q 和 Q'的状态变化，并记录在表格中。
2、 JK 触发器实验（1）将 74LS112 芯片插入实验箱，按照电路图连接好 JK 触发器。
（2）设置不同的 J、K 输入组合和时钟脉冲，观察并记录 Q 和 Q'的输出状态。
3、 D 触发器实验（1）使用 74LS74 芯片搭建 D 触发器电路。
（2）改变 D 输入和时钟信号，记录 Q 和 Q'的输出。
五、实验数据记录与分析1、基本 RS 触发器数据记录｜ R ｜ S ｜ Q ｜ Q' ｜｜｜｜｜｜｜ 0 ｜ 0 ｜保持｜保持｜｜ 0 ｜ 1 ｜ 1 ｜ 0 ｜｜ 1 ｜ 0 ｜ 0 ｜ 1 ｜｜ 1 ｜ 1 ｜不定｜不定｜分析：当 R=0、S=1 时，触发器被置 1；当 R=1、S=0 时，触发器被置 0；当 R=S=0 时，触发器保持原状态；当 R=S=1 时，输出状态不定，不符合正常工作条件。
(完整word版)实验7：使用触发器加强完整性 实验报告
CREATETRIGGERtri6
ONToys
AFTERUPDATE
AS
DECLARE@avgrateMONEY
DECLARE@maxrateMONEY
SELECT@avgrate=AVG(mToyRate)FROMToys
SELECT@maxrate=MAX(mToyRate)FROMToys
1.创建触发器，当修改Orders表中某行数据的mShippingCharges和mGiftWrapCharges时，要修改相应行的总价mTotalCost，以保证结果的正确性。
2.创建after触发器，禁止删除ToysBrand表中的记录。
3.创建Instead of触发器，禁止删除ToysBrand表中的记录。
ROLLBACKTRAN
END
8.
--创建视图
er(
cCandidateCode,vFirstName,vLastName,siTestScore,
cContractRecruiterCode,cName)
AS
andidateCode,vFirstName,vLastName,siTestScore,
IFUPDATE(mShippingCharges)ORUPDATE(mGiftWrapCharges)
BEGIN
DECLARE@change1MONEY
DECLARE@change2MONEY
SELECT@change1=mShippingCharges+mGiftWrapCharges
FROMinserted
7.对Shipment表进行插入操作或者修改操作时，应保证dShipmentDate小于当前日期。
8.对于Recruitment数据库，创建一个视图名为vwCandidateContractRecruiter，其中包含了外部候选人（ExternalCandidate表）的代码，姓名，测试成绩，以及其对应的合同招聘人员（ContractRecruiter表）的代码和名称。并对该视图进行更新，修改外部候选人代码为‘000049’的候选人，更改其测验成绩为87分，并更改相对应的合同招聘人员的名称为‘Roger Federal’。通过创建一个触发器使得能对该视图直接通过下面的Update语句进行更新。
利用Multisim实现RS触发器功能仿真测试
发 及 应 用 研 究 （ＸＴＺＹ０８Ｇ０５）
输 入／输 出 的 波 形 图 。
２ 仿 真 软 件 的 特 点
Ｍｕｌｔｉｓｉｍ 仿真软件是一 种 专 门 用 于 电 子 电 路 设 计 与 仿 真 的 工 具 软 件 ，它 能 完 成 从 电 路 的 仿 真 设 计 到 电 路 版图生成的全过程，从 而 为 电 子 系 统 的 设 计、电 子 产 品 的开发和电子系统工程提供一种全新的手段和便捷的 方法。
３．１ 基本 ＲＳ触发器功能仿真测试 基本 ＲＳ触发 器 可 以 由 两 个 与 非 门 或 两 个 或 非 门
交叉 构 成。 如 果 是 由 两 个 与 非 门 构 成 的 基 本 ＲＳ 触 发 器，如图１（ａ）所示，输出 Ｑｎ＋１＝珔Ｓ＋ＲＱｎ，输 入 ＲＳ 均 为 低电平 有 效，Ｒ 使 输 出 Ｑｎ＋１ 置 “０”，Ｓ 使 输 出 Ｑｎ＋１ 置 “１”。当 ＲＳ＝１１时 触 发 器 的 输 出 Ｑｎ＋１状 态 保 持 不 变； 当 ＲＳ＝０１ 时 触 发 器 的 输 出 Ｑｎ＋１状 态 为 ０；当 ＲＳ＝１０ 时触发器的输出 Ｑｎ＋１状态为 １；当 ＲＳ＝００ 时 触 发 器 的 输出 Ｑｎ＋１状态不能确定。互补 输 出 同 时 为 高 电 平 “１”， 违反了触 发 器 两 个 输 出 始 终 相 反 的 规 定，如 图１（ｂ）， 图１（ｃ）所示，破坏了触发器 的 功 能，使 触 发 器 无 法 有 序 有效地进行状态转换和正常工作。
１９２
现代电子技术
２０１１ 年 第 ３４ 卷
３．２ 同步 ＲＳ触发器功能仿真测试 利用 Ｍｕｌｔｉｓｉｍ 虚拟仿真软件，有效地检测到基本 ＲＳ
007-实验七存储过程与触发器(实验报告内容)
实验七存储过程与触发器（实验报告）一、目的1．掌握存储过程和触发器的基本概念和功能。
2．掌握创建、管理存储过程的方法。
3．掌握创建、管理触发器的方法。
二、实验内容（1）完成下列操作1．利用SQL Server Management Studio创建一个查询过程ProNum,查询每个班级中学生的人数，按班级号升序排列。
2．利用Transact-SQL语句创建一个带有参数的存储过程ProInsert,向score表插入一条选课记录，并查询该学生的姓名、选修的所有课程名称、平时成绩和期末成绩。
3．利用Transact-SQL语句创建一个存储过程ProAvg，查询指定班级指定课程的平均分。
班级号和课程名称由输入参数给定，计算出的平均分通过输出参数返回。
若该存储过程存在，则删除后重建。
4．利用SQL Server Management Studio创建一个AFTER触发器trigsex,当插入或修改student表中性别字段sex时，检查数据是否只为‘男’或‘女’。
5．利用Transact-SQL语句创建一个AFTER数据库trigforeign,当向score表中插入或修改记录时，如果插入或修改的数据与student表中数据部匹配，即没有对应的学号存在，则将此记录删除。
6．利用Transact-SQL语句创建一个AFTER触发器trigclassname，当向class表中插入或修改数据时，如果出现班级名称重复则回滚事务。
若该触发器存在，则删除后重建。
（2）完成实验报告三、实验环境SQL2005。
四、实验原理1．理解存储过程。
2．掌握触发器的使用。
五、实验报告将实验内容作为实验报告完成。
六、实验小结。
实验七 存储过程与触发器
实验七存储过程与触发器实验七存储过程与触发器实验七存储过程与触发器一、建立一个名叫“proc_1”的存储过程，用作查阅学生表的所有信息。
然后调用该存储过程。
二、创建一个名为“proc_2”的存储过程，用于向学生表的所有字段添加一条记录，记录内容由调用时同意。
然后调用该存储过程。
三、创建一个名为“proc_3”的存储过程，用于删除学生表中指定学号的记录，具体学号由调用时同意。
然后调用该存储过程。
四、修改存储过程“proc_3”，用于查询不小于指定成绩的学生的基本信息，具体成绩由调用时同意。
五、选做题：建立一个名叫“proc_4”的存储过程，用作谋一个3十一位整数的反序数。
比如123的反序数为321。
createprocproc_4@aintasdeclare@bint,@cint,@tint,@sintbeginset@t=@a%10select@b=@a/10,@b=@b%10set@c=@a/100set@s=@t*100+@b*10+@cselect@sendgoexecproc_4123六、建立一个名叫“trig_1”的触发器，当向学生表中嵌入记录时，该触发器自动表明学生表的所有信息。
七、修正名叫“trig_1”触发器，当企图向学生表中嵌入、修正或删掉记录时，该触发器自动显示如下信息：“对不起，你无权进行更新操作！”。
八、修正“trig_1”的触发器，当向学生表中修正记录时，该触发器自动表明修正前(deleted)和修改后(inserted)的记录。
九、选做题：建立一个名叫“trig_4”的触发器，当向成绩表嵌入记录时，该触发器自动表明与该记录有关的学生的学号、姓名和班级。
（本题建议建立之前先推论该触发器与否存有）ifexists(selectnamefromsysobjectswherename='trig_4'andtype='tr')droptriggertri g_4gocreatetriggertrig_4on成绩表forinsertasselect学号,姓名,班级from学生表where学号in(select学号frominserted)goinsert成绩表values（“0012”，“02”，80）2、截取图片，填写如下实验过程记录表实验过程记录（特别注意：标示题号）1.2.3.4.。
触发器实验报告
触发器实验报告一、实验目的本次实验的主要目的是深入理解触发器的工作原理和功能，通过实际操作和观察，掌握触发器在数字电路中的应用，以及其对信号的存储和转换作用。
二、实验原理触发器是一种具有记忆功能的基本逻辑单元，能够在时钟脉冲的作用下存储二进制数据。
常见的触发器类型包括 D 触发器、JK 触发器和SR 触发器等。
D 触发器在时钟脉冲的上升沿（或下降沿）将输入的数据传送到输出端。
JK 触发器则根据输入的J、K 信号和时钟脉冲来改变输出状态。
SR 触发器则由置位（S）和复位（R）信号控制输出。
三、实验设备与材料1、数字电路实验箱2、示波器3、集成电路芯片（如 74LS74、74LS112 等）4、导线若干四、实验步骤1、 D 触发器实验将 74LS74 芯片插入实验箱的插槽中。
按照芯片引脚图连接电路，将 D 输入端连接到逻辑电平开关，时钟输入端连接到脉冲信号源，输出端 Q 和 Q'连接到发光二极管。
改变D 输入端的电平，观察在时钟脉冲作用下输出端的状态变化。
2、 JK 触发器实验插入 74LS112 芯片。
连接电路，将 J、K 输入端连接到逻辑电平开关，时钟输入端连接到脉冲信号源，输出端连接到发光二极管。
改变 J、K 输入端的电平组合，观察在时钟脉冲作用下输出端的状态变化。
3、 SR 触发器实验选取合适的 SR 触发器芯片，如 74LS279。
按照引脚图连接电路，将 S、R 输入端连接到逻辑电平开关，输出端连接到发光二极管。
改变 S、R 输入端的电平，观察输出端的状态变化。
五、实验结果与分析1、 D 触发器当 D 输入端为高电平时，在时钟脉冲的上升沿，输出端 Q 变为高电平，Q'变为低电平；当D 输入端为低电平时，在时钟脉冲的上升沿，输出端 Q 变为低电平，Q'变为高电平。
这表明 D 触发器能够在时钟脉冲的控制下，将输入的数据准确地传输到输出端。
2、 JK 触发器当 J=1，K=0 时，在时钟脉冲的作用下，输出端 Q 置位为高电平；当 J=0，K=1 时，输出端 Q 复位为低电平；当 J=K=0 时，输出端保持原状态不变；当 J=K=1 时，输出端在时钟脉冲作用下翻转。
试验七微程序控制器的实现试验
实验七微程序控制器的实现实验一、实验目的和要求1、掌握时序信号发生电路组成原理。
2、掌握微程序控制器的设计思想和组成原理。
3、掌握微程序的编制、写入，观察微程序的运行。
二、实验内容1、实验原理实验所用的时序电路原理如图7-1所示，可产生4个等间隔的时序信号TS1～TS4，其中SP为时钟信号，由实验机上时钟源提供，可产生频率及脉宽可调的方波信号。
学生可根据实验要求自行选择方波信号的频率及脉宽。
为了便于控制程序的运行，时序电路发生器设计了一个启停控制触发器UN1B，使TS1～TS4信号输出可控。
图中“运行方式”、“运行控制”、“启动运行”三个信号分别是来自实验机上三个开关。
当“运行控制”开关置为“运行”，“运行方式”开关置为“连续”时，一旦按下“启动运行”开关，运行触发器UN1B的输出QT一直处于“1”状态，因此时序信号TS1～TS4将周而复始地发送出去；当“运行控制”开关置为“运行”，“运行方式”开关置为“单步”时，一旦按下“启动运行”开关，机器便处于单步运行状态，即此时只发送一个CPU周期的时序信号就停机。
利用单步方式，每次只运行一条微指令，停机后可以观察微指令的代码和当前微指令的执行结果。
另外，当实验机连续运行时，如果“运行方式”开关置“单步”位置，也会使实验机停机。
2、微程序控制电路与微指令格式①微程序控制电路微程序控制器的组成见图7-2，其中控制存储器采用3片E2PROM 2816芯片，具有掉电保护功能，微命令寄存器18位，用两片8D触发器74LS273（U23、U24）和一片4D触发器74LS175（U27）组成。
微地址寄存器6位，用三片正沿触发的双D触发器74LS74（U14～U16）组成，它们带有清“0”端和预置端。
在不进行判别测试的情况下，T2时刻打入微地址寄存器的内容即为下一条微指令地址。
当T4时刻进行测试判别时，转移逻辑满足条件后输出的负脉冲通过强置端将某一触发器置为“1”状态，完成地址修改。
实验七触发器功能测试与仿真
现代电子技术
实验报告
实验名称：
指导老师：
学生班级：
学生：
学生学号：
实验七触发器功能测试与仿真
一、实验目的
1、熟悉和掌握各触发器在Multsim10软件中所处的位置。
2、熟悉和掌握各触发器的作用及功能，以及它们的测试及仿真。
3、进一步熟悉Multisim软件。
二、实验设备
安装有Multsim10软件的个人电脑
三、实验容
1、基本RS触发器逻辑功能测试与仿真
2.5 V 数据如下：
数据分析：
基本RS触发器的特性方程：
2、JK触发器逻辑功能测试与仿真
JK触发器的逻辑功能表：
JK触发器的特性方程：
实验结果分析：
3、T触发器逻辑功能测试与仿真
T触发器的逻辑功能表：
T触发器的特性方程：
Q n+1 =T n Q+T Q n =T⊕Q n
实验结果分析：
当T=0时，J=K=0，触发器保持不变；当T=1时，J=K=1，每来一个CP脉冲，触发器翻转一次，实现了T触发器的逻辑功能。
4、D触发器逻辑功能测试与仿真
+
D触发器的特性方程：
Q n+1=D
实验结果分析：
D触发器是利用维持线和阻塞线，将触发器的触发器翻转控制在CP上升沿瞬间，触发器的输出只与CP上升沿瞬间D的信号有关。
5、T’触发器逻辑功能测试与仿真
T’触发器的逻辑功能表：
T’触发器的特性方程：
Q
Q n+1=n
实验结果分析：。
实验七 触发器及其应用实验
实验七触发器及其应用实验一、实验概述本实验是通过使用74LS00、74LS74和74LS76来实现RS触发器、D触发器、JK 触发器以及T触发器的功能。
二、实验目的1、掌握基本RS、JK、T和D触发器的逻辑功能2、掌握集成触发器的功能和使用方法3、熟悉触发器之间相互转换的方法三、实验预习要求1、复习有关触发器内容，熟悉有关器件的管脚分配2、列出各触发器功能测试表格3、参考有关资料查看74LS00、74LS74和74LS76的逻辑功能四、实验原理在实际的数字系统中往往包含大量的存储单元，而且经常要求他们在同一时刻同步动作，为达到这个目的，在每个存储单元电路上引入一个时钟脉冲（CLK）作为控制信号，只有当CLK到来时电路才被“触发”而动作，并根据输入信号改变输出状态。
把这种在时钟信号触发时才能动作的存储单元电路称为触发器，以区别没有时钟信号控制的锁存器。
触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成多种电路的最基本逻辑单元。
1、RS触发器RS触发器是构成其它各种功能触发器的基本组成部分。
又称为基本RS触发器。
结构是把两个与非门或者或非门G1、G2的输入、输出端交叉连接，如图7.4-1所示。
图7.4-1 RS触发器2、D触发器D触发器是一个具有记忆功能的，具有两个稳定状态的信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路，如图7.4-2所示。
在数字系统和计算机中有着广泛的应用。
触发器具有两个稳定状态，即"0"和"1"，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。
JK触发器是数字电路触发器中的一种基本电路单元，如图7.4-3所示。
JK触发器具有置0、置1、保持和翻转功能，在各类集成触发器中，JK触发器的功能最为齐全。
触发器仿真实验报告
触发器仿真实验报告一、实验目的咱做这个触发器仿真实验呢，就是想搞清楚这触发器到底是咋工作的呗。
就像探索一个神秘小盒子的内部机关一样，看看它怎么根据输入信号做出反应，然后输出啥样的结果。
这对咱理解数字电路里的存储单元和时序逻辑那可老重要了。
二、实验器材1. 电脑：这可是咱的主力军啊，没它啥都干不了。
就像厨师没锅一样，根本没法做菜。
2. 仿真软件：这软件就像一个魔法世界，在里面咱可以随便摆弄这些电路元件，看它们表演。
三、实验原理1. RS触发器- 这个RS触发器啊，就像是两个互相监督的小卫士。
R和S是两个输入端口，就像两个小卫士的耳朵，听着外面的命令。
当R = 0，S = 1的时候，它就像被S 小卫士下了命令，输出Q就变成1了，Q'（Q的反）就变成0了。
反过来，要是R = 1，S = 0呢，Q就变成0，Q'就变成1。
要是R和S都为0呢，它就保持原来的状态，就像两个小卫士都没听到新命令，那就按原来的来呗。
但是R和S不能同时为1啊，这就像两个小卫士不能同时下相反的命令，不然就乱套了。
2. D触发器- D触发器就简单多了，它就像一个听话的小跟班。
只有一个D输入端口，就像小跟班只听一个人的话。
每当时钟信号（CLK）来一个上升沿的时候，它就把D端的信号原封不动地送到输出Q端。
就好像老板（CLK）说“现在把你听到的汇报一下”，小跟班（D触发器）就把听到的（D端的值）汇报出来（送到Q端）。
- JK触发器就比较灵活啦。
J和K是输入端口，就像两个不同的决策选项。
当J = 0，K = 0的时候，它就像一个懒虫，保持原来的状态，啥也不想变。
当J = 0，K = 1的时候，不管原来Q是啥，它都会把Q变成0。
就像被K这个“否定大师”给否定了。
要是J = 1，K = 0呢，Q就会变成1。
最有趣的是当J = 1，K = 1的时候，每来一个时钟脉冲，Q就会翻转一下，就像一个调皮的小精灵，跳来跳去的。
四、实验步骤1. 创建电路- 打开仿真软件，就像打开一个装满电路零件的大仓库。
实验七 触发器的仿真
实验七触发器的仿真实验目的1．用逻辑图和VHDL语言设计D锁存器，并进行仿真与分析；2．参看Maxplus中器件7474（边沿D触发器）的逻辑功能，用VHDL语言设计边沿触发式D触发器，并进行仿真与分析。
3．参看Maxplus中器件7476（边沿JK触发器）的逻辑功能，用VHDL语言设计边沿触发式JK触发器，并进行仿真与分析。
1．D锁存器（D Latch）实验设计思想使能端EN输入为1时，输出Q与输入D值相同；使能端EN输入为0时，输出Q保持不变。
实验原理图实验VHDL源程序LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY ex71 ISPORT( C,D:IN STD_LOGIC;Q,QN:BUFFER STD_LOGIC);END ex71;architecture bhv OF ex71 ISBEGINPROCESS(C,D,Q)BEGINIF (C='1') THEN Q<=D;ELSE Q<=Q;END IF;QN<=NOT Q;END PROCESS;END bhv;实验波形仿真Preset , Clear and Complementary Outputs）实验原理图实验VHDL源程序library ieee;use ieee.std_logic_1164.all;entity ex72 isport(D,CLK,PR_L,CLR_L:IN std_logic;Q,QN:out std_logic);end ex72;architecture vhb of ex72 issignal PR,CLR:STD_LOGIC;BEGINprocess(CLR_L,CLR,PR_L,PR,CLK)beginPR<=not PR_L;CLR<=not CLR_L;if(CLR AND PR)='1'then Q<='1';QN<='1';elsif CLR='1' then Q<='0';QN<='1';elsif PR='1'then Q<='1';QN<='0';elsif (CLK'event and CLK='1')then Q<=D;QN<=not D;end if;end process;end vhb;实验波形仿真3．边沿式JK触发器实验原理图实验波形仿真。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验七触发器的仿真
实验目的
1．用逻辑图和VHDL语言设计D锁存器，并进行仿真与分析；
2．参看Maxplus中器件7474（边沿D触发器）的逻辑功能，用VHDL语言设计边沿触发式D触发器，并进行仿真与分析。
3．参看Maxplus中器件7476（边沿JK触发器）的逻辑功能，用VHDL语言设计边沿触发式JK触发器，并进行仿真与分析。
1．D锁存器（D Latch）
实验设计思想
使能端EN输入为1时，输出Q与输入D值相同；使能端EN输入为0时，输出Q保持不变。
实验原理图
实验VHDL源程序
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY ex71 IS
PORT( C,D:IN STD_LOGIC;
Q,QN:BUFFER STD_LOGIC);
END ex71;
architecture bhv OF ex71 IS
BEGIN
PROCESS(C,D,Q)
BEGIN
IF (C='1') THEN Q<=D;ELSE Q<=Q;END IF;
QN<=NOT Q;
END PROCESS;
END bhv;
实验波形仿真
Preset , Clear and Complementary Outputs）
实验原理图
实验VHDL源程序
library ieee;
use ieee.std_logic_1164.all;
entity ex72 is
port(
D,CLK,PR_L,CLR_L:IN std_logic;
Q,QN:out std_logic);
end ex72;
architecture vhb of ex72 is
signal PR,CLR:STD_LOGIC;
BEGIN
process(CLR_L,CLR,PR_L,PR,CLK)
begin
PR<=not PR_L;CLR<=not CLR_L;
if(CLR AND PR)='1'then Q<='1';QN<='1';
elsif CLR='1' then Q<='0';QN<='1';
elsif PR='1'then Q<='1';QN<='0';
elsif (CLK'event and CLK='1')then Q<=D;QN<=not D;
end if;
end process;
end vhb;
实验波形仿真
3．边沿式JK触发器
实验原理图
实验波形仿真。