三人抢答器设计文档

安徽工程大学机电学院课程设计说明书

课程设计名称：电子课程设计

课程设计题目：三人抢答器

***师：**

专业班级：电气2124 班

***名：**

学号：************

起止日期：2014/6/23— 7/2

总评成绩：

课程设计任务书

设计题目：三人抢答器

功能描述：设计一个三人抢答器电路，分为抢答成功和失败的情况；

课程设计要求：

1.抢答成功：在主持人宣布开始抢答的前提下，当有一个人在规定的时间内比其他两个人先按下抢答的按钮后，显示器上显示出抢答者的号码，倒计时停止。

2.抢答失败：在超过规定的时间内，若有人按了抢答的按钮，会发出警鸣声。若规定时间内无人抢答，倒计时结束后蜂鸣器发出警鸣声。

3.一次抢答完成后，主持人按下复位键（即清零键）之后，才可以开始第二次抢答。

指导教师（签名）：

年月日

前言

抢答器是一种应用非常广泛的设备，在竞争日益激烈的当今社会评选优胜知识竞赛类的活动越来越多，针对主持人的各种提问，如果只是让抢答者用举手等原始的方法，在某种程度上难免会造成比赛的不公平性。为了在比赛中更加准确公平的判断出第一抢答者，抢答器就充当了抢答比赛中必备的工具。

在各种竞赛抢答场合中，抢答器可以迅速、充分客观地分辨出最先获得发言权的选手。早期的抢答器只由几个三极管、可控硅发光管组成，现在大多抢答器使用单片机或集成电路，并且增加了许多功能，可以显示选手号码、倒计时、报警等功能。

随着科技的发展，抢答器正向着数字化、智能化的方向发展，可是更加复杂化的设计大大提高了生产成本。市面上的抢答器有的电路复杂不便于制作，可靠性不高，不易实现。有的使用专用集成块制作，制作成本高昂。而数字逻辑电路则很好地解决了这些问题。

目录

第一章概述 (5)

1.1 设计题目 (5)

1.2设计任务与要求 (5)

第二章系统总体方案及硬件设计 (5)

2.1系统设计总体方案 (5)

2.2硬件设计 (6)

2.2.1 7段显示译码器74LS48 (6)

2.2.2优先编码器74LS148 (7)

2.2.3锁存器74LS279 (9)

2.2.4 计数器74LS192 (9)

2.2.5 NE555 (10)

第三章模块电路原理设计 (11)

3.1抢答电路 (11)

3.2定时、报警电路 (13)

3.3时序控制电路 (13)

设计总结 (15)

参考文献 (16)

附录一元件清单列表 (17)

附录二电路设计总图 (18)

附录三仿真电路图 (19)

第一章概述

1.1 设计题目

三人抢答器

1.2设计任务与要求

（1）三个人参赛，编号分别为1,2,3，各控制一个抢答按钮，按钮的编号与选手的编号一致。给主持人设置一个控制开关，用来控制系统的清零和抢答的开始。

（2）抢答器具有数字锁存及显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁定，在数码管上显示选手的编号，同时封锁输入电路，禁止其他选手抢答。最先抢答的选手的编号一直保存到主持人将系统清零为止。

（3）抢答器具有定时抢答的功能，且一次抢答的时间为9秒，当主持人启动开始键后，计时器开始倒计时，并用显示器显示。

（4）参赛选手在规定的时间内抢答有效，其余均视为无效。

（5）确定设计方案，按功能模块的划分选择元器件和中小规模集成电路，设计分电路，画出总体电路原理图，阐述基本原理。

第二章系统总体方案及硬件设计

2.1系统设计总体方案

图（1）系统总体方案

工作原理：接通电源后，主持人将开关拨到“清零”状态，抢答器处于禁止状态，编号显示器灯灭，定时显示器显示设定时间；主持人将开关设置“开始”状态，宣布“开始”抢答器处于工作状态，定时器倒计时，扬声器给出声响提示。当定时时间到，却没有选手抢答时，系统报警，禁止选手超时后抢答。当选手在设定的时间内抢答时，抢答器完成以下四项工作：

（1）优先编码电路立即分辨出抢答者的编号，并由锁存器进行锁存，然后由译码器显示编号

（2）扬声器暂停声响，提醒主持人注意

（3）控制电路要对输入编码电路进行封锁，避免其他选手进行抢答

（4）控制电路要使定时器停止工作，当选手将问题回答完毕时，主持人操控开关，使系统清除禁止工作状态，以便进行下一轮抢答。

2.2硬件设计

本课程设计，采用集成电路74LS148，74LS279，74LS48，74LS192，NE555定时器和其他器件，实现定时抢答功能。

2.2.1 7段显示译码器74LS48

7段显示译码器74LS48是输出高电平有效的译码器，工作电压:5V

图（2） 74LS48/SN74LS48 引脚功能图

74LS48除了有实现7段显示译码器基本功能的输入（DCBA）和输出（Ya～Yg）端外，7448还引入了灯测试输入端（LT）和动态灭零输入端（RBI），以及既有输入功能又有输出功能的消隐输入/动态灭零输出（BI/RBO）端。

由7448真值表可获知7448所具有的逻辑功能：

（1）7段译码功能（LT=1，RBI=1）

在灯测试输入端（LT）和动态灭零输入端（RBI）都接无效电平时，输入DCBA 经7448译码，输出高电平有效的7段字符显示器的驱动信号，显示相应字符。除DCBA = 0000外，RBI也可以接低电平，见表1中1～16行。

（2）消隐功能（BI=0）

此时BI/RBO端作为输入端，该端输入低电平信号时，表1倒数第3行，无论LT 和RBI输入什么电平信号，不管输入DCBA为什么状态，输出全为“0”，7段显示器熄灭。该功能主要用于多显示器的动态显示。

表1：74LS48真值表

2.2.2优先编码器74LS148

74LS148为8线－3线优先编码器。它允许多个输入信号同时有效，但只对一个优先级最高的输入信号进行编码。