计算机组成原理存储器实验报告
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2．按图3-2连接实验线路，仔细检查无误后接通电源。（图中箭头表示需要接线的地方，接总线和控制信号时要注意高低位一一对应，可用彩排线的颜色来进行区分）
图3-2存储器实验接线图
3．从右端口给存储器的00、01、02、03、04地址单元中分别写入数据11、22、33、44、55，具体操作步骤如下：（以向00号单元写入11为例）
3．主要仪器设备（实验用的软硬件环境）
ZY15Comp12BB计算机组成原理教学实验箱一台，排线若干。
4．操作方法与实验步骤
1．形成时钟脉冲信号T3，具体接线方法和操作步骤如下：
①将S信号单元中的TS3和T3用排线相连。
②将控制台单元中的两个二进制开关“SP03”设置为“STEP”状态、“SP04”设置为“RUN”状态（当“SP03”开关设置为“RUN”状态、“SP04”开关设置为“RUN”状态时，每按动一次触动开关START，则T3的输出为连续的方波信号。当“SP03”开关设置为“STEP”状态、“SP04”开关设置为“RUN”状态时，每按动一次触动开关START，则T3输出一个单脉冲，其脉冲宽度与连续方式相同。）
2．实验原理
实验所用的半导体双端口静态存储器电路原理如图2-1所示，实验中的双端口静态存储器的左端口和右端口，它们分别具有各自独立的地址线（A0-A9）、数据线（I/O0-I/O7）和控制线（R/W,CE,OE,BUSY）。它的结构参考附录1中的7130结构图。在实验系统的大多数实验中，该芯片仅使用了右端口的数据线、地址线、控制线，使用方法与通用的单端口静态存储器相同；在做与流水相关的实验中同时用到了它的左、右端口。本节实验中左、右端口数据线接至数据总线，左、右端口地址由地址锁存器（74LS273）给出。地址灯LI01—LI08与地址总线相连，显示地址内容。输入单元的数据开关经一三态门（74LS245）连至数据总线，分别给出地址和数据。
福建农林大学计算机与信息学院信息工程类实验报告
系：计算机系专业：计算机科学与技术年级：2007级
姓名：学号：实验课程：计算机组成原理
实验室号：__实验设备号：1实验时间：2009年5月11日
指导教师签字：成绩：
实验二存储器实验
1．实验目的和要求
1.掌握静态随机存储器RAM工作特性。
2.掌握静态随机存储器RAM的数据读写ห้องสมุดไป่ตู้法。
4．从左端口依次读出第00、01、02、03、04号单元中的内容，在数据总线单元的指示灯上进行显示，观察上述各单元中的内容是否与前面写入的一致。具体操作步骤如下：（以从00号单元读出11数据为例）
其中地址寄存器AR的值在地址总线单元的指示灯上显示，双端口RAM相应单元的值从左端口读出，在数据单元的指示灯上显示。
首先使各个控制电平的初始状态为：SW_G=1，CE=1，WE=1，LDAR=0，CLR= l→0→1，并将控制台单元的开关SP05打在“NORM”状态，然后按下面框图所示步骤进行操作来完成数据的写入。图中方括号中的控制电平变化要按照从上到下的顺序来进行，其中T3的正脉冲是通过按动一次控制台单元的触动开关START来产生的，而WE_R的负脉冲则是通过让开关单元的WE开关做l→0→1变化来产生的。
图2-1存储器实验原理
地址总线为8位，接入IDT7130的地址AL7—AL0与AR0—AR7，将IDT7130的高两位AR8－AR9接地，所以其实际容量为256字节。IDT7130两个端口分别有三个独立的控制线，如右边有：CER（右端口片选线）、OER（右端口读线）、R/WR（右端口写线）。本实验中将左、右端口的读线OER常接地，在此情况下，当CER=0、R/WR=0时进行右端口写操作，CER=0、R/WR=1时进行右端口读操作，其写时间与T3脉冲宽度一致。原理图中右端口的地址线AR8—AR9接地，其访问实际容量为256字节。同时由于左端口的写信号R/WL常接地=高电平，所以左端口的写功能被封锁了，故实验时输入数据从右端口写入，从左端口读出。实验时，将T3脉冲接至实验板上时序电路模块的TS3相应插针中，其它电平控制信号由开关单元的二进制开关给出，其中SW_G为低电平有效，LDAR为高电平有效。
图3-2存储器实验接线图
3．从右端口给存储器的00、01、02、03、04地址单元中分别写入数据11、22、33、44、55，具体操作步骤如下：（以向00号单元写入11为例）
3．主要仪器设备（实验用的软硬件环境）
ZY15Comp12BB计算机组成原理教学实验箱一台，排线若干。
4．操作方法与实验步骤
1．形成时钟脉冲信号T3，具体接线方法和操作步骤如下：
①将S信号单元中的TS3和T3用排线相连。
②将控制台单元中的两个二进制开关“SP03”设置为“STEP”状态、“SP04”设置为“RUN”状态（当“SP03”开关设置为“RUN”状态、“SP04”开关设置为“RUN”状态时，每按动一次触动开关START，则T3的输出为连续的方波信号。当“SP03”开关设置为“STEP”状态、“SP04”开关设置为“RUN”状态时，每按动一次触动开关START，则T3输出一个单脉冲，其脉冲宽度与连续方式相同。）
2．实验原理
实验所用的半导体双端口静态存储器电路原理如图2-1所示，实验中的双端口静态存储器的左端口和右端口，它们分别具有各自独立的地址线（A0-A9）、数据线（I/O0-I/O7）和控制线（R/W,CE,OE,BUSY）。它的结构参考附录1中的7130结构图。在实验系统的大多数实验中，该芯片仅使用了右端口的数据线、地址线、控制线，使用方法与通用的单端口静态存储器相同；在做与流水相关的实验中同时用到了它的左、右端口。本节实验中左、右端口数据线接至数据总线，左、右端口地址由地址锁存器（74LS273）给出。地址灯LI01—LI08与地址总线相连，显示地址内容。输入单元的数据开关经一三态门（74LS245）连至数据总线，分别给出地址和数据。
福建农林大学计算机与信息学院信息工程类实验报告
系：计算机系专业：计算机科学与技术年级：2007级
姓名：学号：实验课程：计算机组成原理
实验室号：__实验设备号：1实验时间：2009年5月11日
指导教师签字：成绩：
实验二存储器实验
1．实验目的和要求
1.掌握静态随机存储器RAM工作特性。
2.掌握静态随机存储器RAM的数据读写ห้องสมุดไป่ตู้法。
4．从左端口依次读出第00、01、02、03、04号单元中的内容，在数据总线单元的指示灯上进行显示，观察上述各单元中的内容是否与前面写入的一致。具体操作步骤如下：（以从00号单元读出11数据为例）
其中地址寄存器AR的值在地址总线单元的指示灯上显示，双端口RAM相应单元的值从左端口读出，在数据单元的指示灯上显示。
首先使各个控制电平的初始状态为：SW_G=1，CE=1，WE=1，LDAR=0，CLR= l→0→1，并将控制台单元的开关SP05打在“NORM”状态，然后按下面框图所示步骤进行操作来完成数据的写入。图中方括号中的控制电平变化要按照从上到下的顺序来进行，其中T3的正脉冲是通过按动一次控制台单元的触动开关START来产生的，而WE_R的负脉冲则是通过让开关单元的WE开关做l→0→1变化来产生的。
图2-1存储器实验原理
地址总线为8位，接入IDT7130的地址AL7—AL0与AR0—AR7，将IDT7130的高两位AR8－AR9接地，所以其实际容量为256字节。IDT7130两个端口分别有三个独立的控制线，如右边有：CER（右端口片选线）、OER（右端口读线）、R/WR（右端口写线）。本实验中将左、右端口的读线OER常接地，在此情况下，当CER=0、R/WR=0时进行右端口写操作，CER=0、R/WR=1时进行右端口读操作，其写时间与T3脉冲宽度一致。原理图中右端口的地址线AR8—AR9接地，其访问实际容量为256字节。同时由于左端口的写信号R/WL常接地=高电平，所以左端口的写功能被封锁了，故实验时输入数据从右端口写入，从左端口读出。实验时，将T3脉冲接至实验板上时序电路模块的TS3相应插针中，其它电平控制信号由开关单元的二进制开关给出，其中SW_G为低电平有效，LDAR为高电平有效。