EDA技术与VHDL程序开发基础教程 教学资料第二章
EDA设计技术教学课件第2章可编程逻辑器件
第3-2页
■
©淮南师范学院电子工程学院
VerilogHDL与CPLD|\FPGA设计 电子教案
2.1 可编程逻辑阵列PLA
第3-3页
■
©淮南师范学院电子工程学院
VerilogHDL与CPLD|\FPGA设计 电子教案
2.2 可编程阵列逻辑
器件PLD
Ø16个输入端（I1~I10和 IO2~IO7）、 Ø8个输出端O1、IO2~IO7和O8， PAL16L8、PAL20L8即PLD的典型 结构。 ØPAL16L8的输出口都增加了一个 带控制端的三态反相器门：当控制 端为0时，三态门处于高阻状态， O1和O8被封锁，IO2~IO7只能作 为输入端使用，此时PAL16L8有16 个输入口，两个输出口；当控制端 为1时，使能三态门，经反相器至 双向口IO2~IO7，此时PAL16L8有 16个输入口、8个输出口。
第3-10页
■
©淮南师范学院电子工程学院
2.4.2 逻辑单元 VerilogHDL与CPLD|\FPGA设计 电子教案
逻辑单元LE是CPLD逻辑器件实现逻辑功能的最小单位
第3-11页
■
©淮南师范学院电子工程学院
2.4.3 用户Flash VerilogHDL与CPLD|\FPGA设计 电子教案
存储器块
➢ 每个乘法器的位数是可编程的 ➢ 可选择并配置为18x18或9x9乘法器 ➢ 将乘法器进行级联
第3-16页
■
©淮南师范学院电子工程学院
嵌入式乘法器 VerilogHDL与CPLD|\FPGA设计 电子教案
第3-17页
■
©淮南师范学院电子工程学院
2.5.2 输入输出口 VerilogHDL与CPLD|\FPGA设计 电子教案
EDA技术_第二章_VHDL语言ppt课件
❖ 2．熟悉：
▪ VHDL语言的其它数据类型、子程序、包集合及配置
❖ 3．了解：
▪ 标示符：扩展标识符；数据类型转换
❖ 合法标示符：Decoder_1 , FFT , Sig_N , Not_Ack , State0 , Idle
❖ 非法标识符： _Decoder_1 , 2FFT , Sig_#N , Not-Ack ,
❖
RyY_RST_ , data_ _BUS , return
2021/6/11
ppt精选版
❖ 具有全局性特性，可以在以下区域定义和使用：
▪ 实体：作用于该实体中所有的结构体 ▪ 结构体：作用于整个结构体 ▪ 包集合：作用于调用此包集合的所有实体
❖ 除了没有方向说明以外，信号与实体的端口(PORT)概念是一致的。
2021/6/11
ppt精选版
16
VHDL语言客体—信号
LOGO
❖ SIGNAL Sys_clk：bit﹕= ‘0’；
▪ S2<=s1 after 10 ns;
2021/6/11
ppt精选版
17
4、信号、变量、常量的比较
LOGO
❖从硬件电路系统来看
▪ 常量相当于电路中的恒定电平，如GND或VCC 接口
▪ 变量和信号则相当于组合电路系统中门与门间 的连接及其连线上的信号值。
❖从行为仿真和VHDL语句功能上看
▪ 信号可以设置延时量，而变量则不能；
存放各设计模块都能共享的数据类型、常数、子 程序和函数。
库： library
VHDL程序基础.ppt
CONFIGURATION 配置名 OF 实体名 IS FOR 选配结构体名
{FOR 元件标号表：元件型号 USE ENTITY 库名.实体名（结构体）；
END FOR；}
END FOR;
END 配置名;
CONFIGURATION decode_1 OF decode IS FOR structural FOR u0,u1,u2,u3 :xnor2 use entity ieee.xnor2(behave) END FOR; FOR u4 :and4 use entity ieee.and4(behave) END FOR; END FOR; END decode_1;
u3
2-4u OF decode IS COMPONENT inv PORT( a : IN STD_LOGIC; b : OUT STD_LOGIC); END COMPONENT; COMPONENT and3 PORT(a1,a2,a3 : IN STD_LOGIC; y : OUT STD_LOGIC); END COMPONENT; SIGNAL na0,na1: STD_LOGIC; BEGIN i0: inv PORT MAP (a0, na0); i1: inv PORT MAP (a1, na1); u0: and3 PORT MAP (na0,na1,en, y0); u1: and3 PORT MAP (a0,na1,en, y1); u2: and3 PORT MAP (na0,a1,en, y2); u3: and3 PORT MAP (a0,a1,en, y3); END stru;
例1 一个2输入的与门的逻辑描述 LIBRARY ieee; --库说明语句 USE ieee.std_logic_1164.ALL; --程序包说明语句 ENTITY and2 IS PORT(a,b : IN STD_LOGIC; 实体部分 y : OUT STD_LOGIC); END and2; ARCHITECTURE and2x OF and2 IS BEGIN 结构体部分 y<=a AND b; END and2x;
EDA技术与VHDL程序开发基础教程课后答案(完整版)
1.8.1填空1.EDA的英文全称是Electronic Design Automation2.EDA技术经历了计算机辅助设计CAD阶段、计算机辅助工程设计CAE阶段、现代电子系统设计自动化EDA阶段三个发展阶段3. EDA技术的应用可概括为PCB设计、ASIC设计、CPLD/FPGA设计三个方向4.目前比较流行的主流厂家的EDA软件有Quartus II、ISE、ModelSim、ispLEVER5.常用的设计输入方式有原理图输入、文本输入、状态机输入6.常用的硬件描述语言有VHDL、Verilog7.逻辑综合后生成的网表文件为EDIF8.布局布线主要完成将综合器生成的网表文件转换成所需的下载文件9.时序仿真较功能仿真多考虑了器件的物理模型参数10.常用的第三方EDA工具软件有Synplify/Synplify Pro、Leonardo Spectrum1.8.2选择1.EDA技术发展历程的正确描述为（A）A CAD->CAE->EDAB EDA->CAD->CAEC EDA->CAE->CADD CAE->CAD->EDA2.Altera的第四代EDA集成开发环境为（C）A ModelsimB MUX+Plus IIC Quartus IID ISE3.下列EDA工具中，支持状态图输入方式的是（B）A Quartus IIB ISEC ispDesignEXPERTD Syplify Pro4.下列几种仿真中考虑了物理模型参数的仿真是（A）A 时序仿真B 功能仿真C 行为仿真D 逻辑仿真5.下列描述EDA工程设计流程正确的是（C）A输入->综合->布线->下载->仿真B布线->仿真->下载->输入->综合C输入->综合->布线->仿真->下载D输入->仿真->综合->布线->下载6.下列编程语言中不属于硬件描述语言的是（D）A VHDLB VerilogC ABELD PHP1.8.3问答1.结合本章学习的知识，简述什么是EDA技术？谈谈自己对EDA技术的认识？答：EDA（Electronic Design Automation）工程是现代电子信息工程领域中一门发展迅速的新技术。
配套课件 EDA技术与VHDL程序设计基础教程
它支持原理图、VHDL和Verilog 语言文本输入方式和波形或EDIF 格式的文件作为输入，且支持这 些文件的混合设计。
Quartus II的GUI界面
EDA技术与VHDL程序开发基础教程
五、EDA集成开发工具
ISE+ModelSim
ispLEVER
EDA技术与VHDL程序开发基础教程
。（b）中三条竖线A、B、C也为输入线，输入到或门的横线为和线。和线与
输入线的交叉点为编程点。
当输入线与和线相连通时，
在编程点处以“×”表示。
Y=AB
可以看出，图中电路表示
Y=A+B+C
的逻辑表达式分别为Y=AB
和Y=A+B+C。
ABC
ABC
(a)
(b)
EDA技术与VHDL程序开发基础教程
三、 CPLD的基本结构和工作原理
EDA技术与VHDL程序开发基础教程
第1章 EDA概述
重点内容：
EDA技术发展和应用 EDA工程设计流程 EDA集成开发工具
EDA技术与VHDL程序开发基础教程
一、EDA工程简介
EDA（Electronic Design Automation）工程是现代电子信息工程领 域中一门发展迅速的新技术。
流程
需求分析
算法设计 （Algorithm Optimization）
构架设计 （Architecture Exploration)
RTL 设计 （RTL Design）
RTL 验证 （RTL Verification)
综合 （Synthesis)
门级验证 （Gate-level Verification)
EDA技术的基础知识
EDA技术在进入21世纪以后，得到了更大的发展， 开始步入一个新的时期，主要表现在： 电子技术各个领域全方位进入EDA领域；电子技 术领域各学科的界限更加模糊、更加相互包容和 渗透； IP（Intellectual Property，知识产权）核在电子 行业的产业领域、技术领域和设计应用领域得到 广泛应用； 在仿真和设计两方面支持标准硬件描述语言的 EDA工具不断推出；系统级、行为验证级硬件描 述语言的出现，使得复杂电子系统的设计和验证 趋于简单； 嵌入式微处理器软核的出现，更大规模的FPGA /CPLD器件不断推出，使得单片电子系统 （System on a Chip，SoC）进入大规模应用阶段。
元器件参数选择对话框 Sheet Properties对话框
5. 基本操作
（1）元器件的选取和放置 执行菜单命令Place|Component…，或单击元器件 图标工具栏中元器件图标按钮，弹出Select a Component【元器件选择】对话框。 （2）元器件的移动、复制 （3）连线 （4）添加连接结点 （5）旋转或翻转元器件 （6）替换已放置的元器件 （7）修改元器件属性参数 （8）修改连线轨迹
EDA技术的发展 EDA技术的发展历程同大规模集成电路设 计、计算机技术、可编程逻辑器件、电子 设计技术及工艺的发展是同步的。就过去 近几十年电子技术的发展历程，EDA技术 的发展大致分为3个阶段。
20世纪70年代到80年代初为CAD阶段。在 这一时期，集成电路制作已广泛采用MOC 工艺，可编程逻辑技术和可编程逻辑器件 已经问世，计算机作为一种运算工具已在 科研领域应用，CAD的概念初步形成。利 用CAD软件，设计人员开始利用计算机代 替手工劳动，进行逻辑仿真、集成电路版 图编辑、印制电路板布局布线等方面的工 作，提高了电子系统设计的效率和可靠性。 但由于计算机的运行速度、存储容量、图 形处理能力等方面的限制，CAD没有形成 系统，仅是一些孤立的软件程序。
EDA技术与VHDL实用教程
FPGA的制造工艺确定了FPGA芯片中包含的LUT和 触发器的数量非常多，往往都是几千上万，PLD一 般只能做到512个逻辑单元，而且如果用芯片价格 除以逻辑单元数量，FPGA的平均逻辑单元成本大 大低于PLD。
第1章 EDA技术概述来自19第19页/共348页
要求
熟悉面向FPGA/CPLD的EDA技术初步理论知识
知识点
理解可编程逻辑器件 掌握面向FPGA/CPLD的EDA设计流程 掌握面向FPGA/CPLD的常用EDA工具 理解硬件描述语言
重点和难点
EDA设计流程 Quartus Ⅱ软件包 硬件描述语言VHDL语言
EDA技术与VHDL实用教程
30
第30页/共348页
1.2 面向 FPGA/CPLD的
EDA设计流程
行为仿真
VHDL 仿真器
功能仿真
时序仿真
文本编辑器 图形编辑器 生成VHDL源程序
VHDL源程序
VHDL综合器 逻辑综合、优化
网表文件 (EDIF,XNF,VHDL…)
FPGA/CP LD 布线/适配器 自动优化、布局、布线/适配
（二）乘积项结构 PLD 的逻辑实现原理 （三）查找表（Look-Up-Table）的原理与结
构 （四）查找表结构的FPGA逻辑实现原理
25
EDA技术与VHDL实用教程
第25页/共348页
例：用PROM完成半加器逻辑阵列
A1
A0
或阵列
（可编程）
F 0 A0 A1 A0A1 F1 A1A0
A1 A1 A0 A0 与阵列（固定）
精品课件-EDA技术应用基础-第4讲 VHDL编程基础(2)
1．PROCESS语句格式
格式如下：
[进程标号：]PROCESS[(敏感信号参数表)][IS
[进程说明部分] - -进程
BEGIN
顺序描述语句
ENPDROCEPSRSO语CE句SS结[进程标号]；
构由三个部分组成：
注:一个结构
①进程说明部分（主要 体中可含有多个
定义一些局部量，可包 PROCESS结构，每一
- -当其中任何一个改变时，都将启动进程的运行 IF CLEAR=‘0’ THEN CNT4<=0； ELSIF CLK'EVENT AND CLK=‘1’ THEN
--如果遇到时钟上升沿，则…… IF STOP=‘0’ THEN --如果
EDA技术
讲授：课题组教师
一、进程语句（PROCESS）
【例】十进制加 【例】十进制时序逻辑加法计数
END IF；
USE WORK.MTYPE.ALL； --打开 END PROCESS SYNC；
程序包
FSM：PROCESS(CURRENT_STATE，
A1，B1) BEGIN
ENTITY S4_MACHINE IS PORT(CLK，INC，A1，B1：
OUT1<=A1； NEXT_STATE<=S0；
讲授：课题组教师
EDA技术
讲授：课题组教师
课题： VHDL并行语句
➢并行语句——出现在结构体中，各语句并行（同步） 运行，与书写的顺序无关。
使用格式如下： ARCHITECTURE 结构体名 OF 实体名 IS
说明语句 BEGIN
并行语句 END ARCHITECTURE 结构体名；
注：并行语句与顺序语句并不是相互对立 的语句，它们往往互相包含、互为依存，它们是一 个矛盾的统一体。例如， 相对于其他的并行语句， 进程属于并行语句，而进程内部运行的都是顺序语 句，而一个单句并行赋值语句，从表面上看是一条 完整的并行语句，但实质上却是一条进程语句的缩 影，它完全可以用一个相同功能的进程来替代。所 不同的是，进程中必须列出所有的敏感信号，而单
精品课件-EDA技术与VHDL设计-第2章
第2章 可编程逻辑器件 表2-1 四人表决器真值表
输入
A
B
C
D
0
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
0
1
0
0
0
1
0
1
0
1
1
0
0
1
1
1
1
0
0
0
1
0
0
1
1
0
1
0
1
0
1
1
1
1
0
0
1
1
0
1
1
1
1
0
1
1
1
1
输出
F
0 0 0 1 0 1 1 1 0 1 1 1 1 1 1 1
A CD
00 01 11
10
图2
4
第2章 可编程逻辑器件
要以下几个步骤。 (1) 根据逻辑功能建立真值表。真值表列出了逻辑的所
有可能输入以及所有输入组合产生的相关输出。 (2) 根据真值表建立逻辑函数表达式，并按照设计要求
进行化简或者变化。当然，也可以采用卡诺图的形式来进行逻 辑表达式的化简或者变化。
2
第2章 可编程逻辑器件 (3) 根据逻辑函数表达式，画出电路图，确定所需元件，
，则可以使用74系 F AB CD BD AD BC AC 列的标准元件来实现。本例可使用两片7400和一片7430完成。 当然，还可以通过寄存器来建立同步输出，电路结构如图2-2 所示，本例浪费了两个与非门和一个寄存器。
6Байду номын сангаас
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2.8.1填空
1.可编程逻辑器件的英文全称是Programmable Logic Device
2.可编程逻辑器件技术经历了PROM 、PLA、PAL 三个发展阶段
3. CPLD的基本结构包括可编程逻辑阵列块、输入/输出块、互联资源三个部分
4.目前市场份额较大的生产可编程逻辑器件的公司有Altera 、Xillinx 、Lattice
5.根据器件应用技术FPGA可分为基于SRAM编程的FPGA、基于反熔丝编程的FPGA
6. 快速通道/互联通道包括行互连、列互联、逻辑阵列块、逻辑单元
7.常用的的FPGA配置方式为主动串行、主动并行、菊花链
8.实际项目中，实现FPGA的配置常常需要附加一片EPROM
9.球状封装的英文缩写为BGA
10.CPLD/FPGA选型时主要考虑的因素有器件逻辑资源、芯片速度、功耗、封装2.8.2选择
1. 在下列可编程逻辑器件中，不属于高密度可编程逻辑器件的是（D）
A EPLD
B CPLD
C FPGA
D PAL
2. 在下列可编程逻辑器件中，属于易失性器件的是（D）
A EPLD
B CPLD
C FPGA
D PAL
3.下列逻辑部件中不属于Altera公司CPLD的是（A）
A通用逻辑块（GLB）
B可编程连线阵列（PIA）
C输入输出控制（I/O）
D逻辑阵列块（LAB）
4.下列逻辑部件中不属于Lattice公司CPLD的是（D）
A通用逻辑块（GLB）
B全局布线区（GRP）
C输出布线区（ORP）
D逻辑阵列块（LAB）
5.下列FPGA中不属于Xilinx公司产品的是（D）
A XC4000
B Virtex
• 2 •
第1章概述
C Spartan
D Cyclong
6. 下列FPGA中不属于Alter公司产品的是（B）
A FLEX 10K
B Virtex
C Stratix
D Cyclone
7.下列配置方式不属于FPGA配置模式的是（D）
A主动串行配置模式
B被动串行配置模式
C主动并行配置模式
D被动从属配置模式
8.下列因素中通常不属于CPLD/FPGA选型条件的是（D）
A逻辑资源
B 功耗和封装
C 价格和速度
D 产地
2.8.3问答
1.结合本章学习的知识，简述CPLD的基本结构？
答：虽然CPLD种类繁多、特点各异，共同之处总结起来可以概括为三个部分：
●可编程逻辑阵列块；
●输入/输出块；
●互联资源；
其中，可编程逻辑阵列块类似于一个低密度的PAL/GAL，包括乘积项的与阵列、乘积项分配和逻辑宏单元等。
乘积项与阵列定义了每个宏单元乘积项的数量和每个逻辑块乘积项的最大容量，能有效的实现各种逻辑功能。
2.结合本章学习的知识，简述FPGA的基本结构？
答：基于SRAM编程的FPGA以Xilinx的逻辑单元阵列（LCA，Logic Cell Array）为例，基本结构如图2-20所示。
第1章 ASP .NET 概述 • 3 •
模块
图2-20 FPGA 的基本机构
反熔丝技术FPGA 器件的逻辑结构采用基于多路选择器的基本逻辑单元，配置数据放在反熔丝开关矩阵中，通过编程使部分反熔丝介质击穿，导通开关从而实现器件的编程。
如图2-21所示
互联资源
逻辑阵列
图2-21 反熔丝技术的FPGA 结构
• 4 •
第1章概述
3.基于SRAM编程的FPGA有哪些特征？优缺点？
答：
FPGA器件的优点：
●可以反复编程，对于一般规模的器件，上电几十毫秒就可以完成配置数据的加载；
●开发设计不需要专门的编程器；
●与CMOS工艺的存储器兼容，价格较低；
FPGA器件的缺点：
●由于器件掉电后SRAM容易丢失配置数据，因而常常在FPGA外部添加一个制
度春初期PROM或EPROM来保存这些配置数据，从而给配置数据的保密带来
了困难；
●器件内部可编程连线和逻辑定义通过大量的传输门开关实现，从而导致电阻变
大，传递信号的速度收到影响，限制工作频率；
4.简述MAX7000器件的结构及特点？
答：
5.简述ispLSI2000器件的结构及特点？
答：
第1章概述• 5 •
6.简述FLEX10K器件的结构及特点？
答：
• 6 •
第1章概述
列互联通道
LAB
7.简述XC4000器件的结构及特点？
答：
8.阐述FPGA配置几种方式？
答：
●主动串行配置模式（AS）；
●被动串行配置模式（PS）；
●主动并行配置模式（AP）；
●被动并行同步配置模式（PPS）；
●被动并行异步配置模式（PPA）；
第1章概述• 7 •
●被动串行异步配置模式（PSA）；
●菊花链配置模式；
●JTAG配置模式；
9.如何选用CPLD和FPGA？
答：
CPLD/FPGA的选择主要根据项目本身的需要，对于规模不大且产量不高的应用，通常使用CPLD比较好。
对与大规模的逻辑设计、AIC设计或单片系统的设计，则多采用FPGA。
从逻辑规模上讲FPGA覆盖了逻辑门书5000～2000000门的大中规模。
目前，FPGA的主要应用有三个方面：
●直接使用与电路系统；
●硬拷贝；
●逻辑验证；
由上可知，FPGA和CPLD的选择需要根据具体系统的性能、成本、安全等需求进行折中，制定一个性价比高的方案具有非常重要的意义。
10.MAX7000S器件的I/O控制块共有几种工作方式？
答：
I/O控制块允许每个I/O引脚单独地配置成输入/输出和双向工作方式。
11.宏单元的触发器有几种时钟控制方式？
答：
触发器完成D型、JK型或T型等逻辑功能。
12.简述EAB的工作原理？
嵌入式阵列块是一种在输入/输出端口带有触发器的RAM电路。
它由可编程设置的RAM、输入/输出D触发器、局部互联通道、控制逻辑电路和输出电路组成。
EAB可以用来实现不同的存储功能和复杂的逻辑功能。