晶体管开关电路详解
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
晶体管开关电路详解
图8.1是一例发射极接地放大电路,这种电路能够通过输入信号(电压)连续地———模拟地控制流过集电极发射极间电流,获得输出电压。但是开关电路,如图8.2所示是一种计数地接通/断开晶体管的集电极发射极间的电流作为开关使用的电路。
图8.3是电压增益(放大倍数)A v=10的发射极接地型放大电路。照片8.1是给这个电路输入1kHz、1VP-P信号时的输入输出波形。这时的输出波形不是通过介入耦合电容取出的,而是集电极电位。由于A V=10,所以输出应该是10VP-P。但是由于电源电压以及发射极电阻上电压降的缘故,如照片所示,波形的上下部分均被截去(输出饱和)。
输出波形的上半周被截去的情况是由于输出电平与电源电压相等,所以集电极电阻上没有了电压降,也就是说晶体管的集电极发射极间没有电流流过(集电极电流为零)。换句话说,晶体管处于截止状态。
相反,输出波形的下半周被截去的情况是因为输出电平处于更接近GND电平的电位(集电极电阻上的电压降非常大),晶体管的集电极电流处于最大值。也就是说,晶体管处于导通状态。
这样的开关电路只要利用输入信号使输出波形被限幅就可以实现(使晶体管处于接通/断开状态就可以),所以可以认为只要放大电路具有非常大的放大倍数,或者加上很大的输入信号就可以。但是,这样的开关电路必须是直流的接通/断开状态(这样的用途非常多),所以必须具有一定的直流的放大倍数。
8.1.2从放大电路到开关电路图
8.4是从发射极放大电路演变到开关电路的示意图。首先为了获得直流增益(放大倍数),从图8.4(a)的一般发射极放大电路中去掉输入输出的耦合电容C1、C2,得到图8.4(b)的电路。进一步为了提高放大倍数,去掉发射极电阻E,变成图8.4(c)的电路。这样一来,也就没有必要加基极偏置电压。当输入信号为0V时,晶体管处于截止状态,所以集电极就没有必要流过无用的电流———空载电流。因此,如图8.4(d)所示去掉偏置用的R1。
为了确保没有输入信号时晶体管处于截止状态,需要保留使基极处于GND电位的电阻R2。但是,图8.4(d)的电路中如果输入信号超过+0.6V,晶体管基极发射极间的二极管将处于导通状态,就开始有基极电流流过。也就是说,这样的状态不能限制电流,会有非常大的基极电流流过。因此,如图8.4(e)所示还需要插入限制基极电流的电阻R3。这样就可以将发射极接地放大电路变形成开关电路。
8.1.3观测开关波形
图8.5是上述电路代入了具体数值的实际开关电路,照片8.2是给这个电路输入1kHz、2VP-P的正弦波时的输入输出波形。输入信号是正弦波。但是由于电路的放大倍数足够大,所以输出波形变成了方波。当输入信号电平在+0.6V以下时体管处于截止状态,输出电平是+5V(电源电压)。当超过+0.6V时,晶体管处于导通状态,输出基本上是GND电平。
通常开关电路的输入信号只是控制开关的接通/断开,所以采用与接通/断开电平相对于的二值信号,即方波。经常用TTL或CMOS等数字电路的输出直接控制开关电路。
照片8.3是给图8.5的电路输入1kHz、0V/+5V方波时的输入输出波形。由于用0V/+5V的方波使晶体管于接通/断开状态,所以输出波形也是+5V/0V的方波。这个电路可以认为是发射极接地放大电路的变形,所以与放大电路一样,输入输出信号的相位是反转的。
从照片8.3看到的输入输出波形简直就是数字电路中倒相器(NOT电路)的输入输出波形。所以这个电路可以作为倒相器使用。但是,为了能够像数字IC那样高速动作还需要作一些改进。这将在后面介绍。
如果电源设置为+15V,由于输入信号是0V/+5V的CMOS(TTL)电平,所以可以作为向0V/+15V的CMOS电平变换的逻辑电平变换电路。当然反过来也可以由0V/+15V变换为0V/+5V。
8.1.4如果集电极开路
图8.5的电路中集电极连接着负载电阻L。如图8.6所示,当不连接负载电阻时这个电路的集电极就原封不动地变成输出端。把这个电路叫做开路集电极,它广泛应用于以继电器或灯泡等为外部负载的开关电路。
如图8.6所示,在使用NPN晶体管的电路中,如果在电位高于GND的电源与集电极(输出端)之间连接负载,这时就像是吸入负载电流。在使用PNP晶体管的电路中,如果在比正电源电位低的电源(在图8.6(b)中是GND)与集电极间连接负载,这时就像负载电流在流出。因此,这个开路集电极能够接通/断开负载电流而与负载连接几伏的电源没有关系,所以是一个对于开关外部负载非常方便的电路。
8.2发射极接地型开关电路的设计
上面图8.5所示电路的设计指标如下。输入采用0V/+5V的4000B系列CMOS逻辑电路的信号,接通/断开5mA的负载电流(+5V电源上连接RL=1kΩ)。
8.2.1开关晶体管的选择
由于负载电流(集电极电流)的指标是5mA,所以晶体管集电极电流IC的最大额定值必须大于5mA。当晶体管处于截止状态时,连接负的电源的电压(这里是+5V)加在集电极发射极之间和集电极基极之间。因此应选择集电极
发射极间和集电极基极间电压最大额定值V CEO、V CBO大于连接负载的电源电压的晶体管。这里按照V CEO>+5V,V CBO>+5V,C>5mA的条件,选择2SC2458(东芝)。表8.1是2SC2458器件的特性。
顺便指出,使用PNP晶体管时的电路就变成图8.7那样。当然使用时并不介意选择NPN晶体管还是PNP晶体管。
图8.5的电路已经在集电极与+5V电源间连接了负载(R L=1kΩ),所以是根据这个电源电压和负载电流来决定晶体管的。在开路集电极的场合选择的方法也完全相同。由外部负载连接的电源电压和从输出端(集电极)吸入或流出的最大负载电流共同选择晶体管。
8.2.2当需要大的负载电流时
发射极接地型开关电路的负载电流就是集电极电流,所以必须能够从输入端提供大于1/h FE的基极电流。对于图8.5的电路由于负载电流小,只有5mA,所以没有什么问题。但是当负载电流达数百毫安以上时驱动基极的电路(接续输入端的电路)就有可能无法提供足够的基极电流。在这种情况下,需要采用称为“ 超晶体管”的h FE非常大的晶体管(例如2SC3113(东芝)的h FE 可达到600~3600),或者如图8.8所示将两个晶体管达林顿连接。如图8.8所示,采用达林顿连接时Tr1的发射极电流全部变成Tr2的基极电流,所以总的h FE是各自晶体管的h FE之积(h FE1·h FE2)。
例如,如果hFE1=hFE2=100,那么总的hFE就是10000,用1mA的基极电流就能够开关10A的集电极电流。但是在计算达林顿连接电路的基极电流时需要注意的是,当晶体管导通时基极发射极之间的电压降是1.2~1.4V(两个VBE)。
图8.9是一例采用达林顿连接的开关电路,是一个电灯开关电路。由于晶体管是达林顿连接,所以可以用0.5mA的基极电流开关0.9A的负载。在设计大负载电流的电路时,还需要注意晶体管的集电极发射极间饱和电压VC。尽管晶体管处于导通状态时的集电极发射极间电阻值非常小,但还不是E(sat)