《数字电路设计实训》实验指导书
数字电路实验指导书_实验三
《数字电路》实验指导书实验报告参考规范实验题目：班级________姓名________学号_________日期_______ 指导教师：_____________一、实验目的二、实验内容三、实验步骤四、实验结果分析五、实验小结实验三时序电路实验1. 实验目的和要求熟悉、掌握时序逻辑电路的设计方法。
2．实验设计要求设计M=24的加计数器和减计数器。
●加计数：00－01－－23●减计数：23－22－－00●画出设计电路原理图。
●安装并调试电路的逻辑功能。
3．实验提示（1）设计步骤a 确定输入输出变量数和状态数b 确定逻辑状态的含义并编号c 按题意列出状态转换图。
d状态简化将等价状态合并得到最简状态图e选择器件选择出器件类型和控制信号f 画出逻辑电路g 测试电路功能（2）状态流程a 加计数状态流程00 －01 －02－03－04－05－06－07－08－09－10－11－12－13－14－15－16－17－18－19－20－21－22－23－00b 减计数状态流程23－22－21－20－19－18－17－16－15－14－13－12－11－10－09 －08－07－06－05－04－03－02－01－00－23（3）器件选择与电路设计a 选择两片74LS192分为高位和地位。
b 高位计数0 －2 三个状态c 低位有0－9d 采用置数法实现，选择192的PL控制端e 加计数到“23”经7400译码产生置数信号PL，置数“00”f 减计数到“00”由借位信号经7432译码产生置数信号PL，置数“23”74LS192 状态转换图（4）0－24 加计数电路（5）0－24 减计数电路4. 实验要求：●实验目的●写出器件的主要性能和电路设计中使用的特性●画出设计电路●列出实验结果并与设计要求比较●实验总结●实验总结，提交一份实验报告（手写）。
数字电路实验指导书
数字电路实验指导书
Hale Waihona Puke “ 0 ”； 当 R≥ 4 ． 7K Ω 时 ， 输 入 端 相 当 于 逻 辑 “ 1”。 对 于 不同系列的器件，要求的阻值不同。 3．输 出 端 不 允 许 直 接 接 电 源 或 接 地 ，有 时 为 了 使 后 级 电 路 获 得 较 高 的 输 出 电 平 ，允 许 输 出 端 通 过 电 阻 R 接 至 Vcc，一 般 取 R＝ 3~5.1 K Ω ； 不 允 许 直 接 并 联 使 用 （ 集 电 极 开 路 门和三态门除外） 。 4． 应 考 虑 电 路 的 负 载 能 力 （ 即 扇 出 系 数 ） ，要留有余地，以 免 影 响 电 路 的 正 常 工 作 。扇 出 系 数 可 通 过 查 阅 器 件 手 册 或 计算获得。 5．在 高 频 工 作 时 ，应 通 过 缩 短 引 线 、屏 蔽 干 扰 源 等 措 施 ， 抑 制电流的尖峰干扰。 CMOS 数 字 集 成 电 路 的 特 点 1．静 态 功 耗 低 ：电 源 电 压 V DD =5V 的 中 规 模 电 路 的 静 态 功 耗 小 于 100 μ W， 从 而 有 利 于 提 高 集 成 度 和 封 装 密 度 ， 降 低 成本，减小电源功耗。 2．电 源 电 压 范 围 宽 ：4000 系 列 CMOS 电 路 的 电 源 电 压 范 围 为 3～ 18V ，从 而 使 选 择 电 源 的 余 地 大 ，电 源 设 计 要 求 低 。 3 ． 输 入 阻 抗 高 ： 正 常 工 作 的 CMOS 集 成 电 路 ， 其 输 入 端 保 护 二 极 管 处 于 反 偏 状 态 ， 直 流 输 入 阻 抗 可 大 于 100M Ω ， 在工作频率较高时，应考虑输入电容的影响。 4． 扇 出 能 力 强 ：在 低 频 工 作 时 ，一 个 输 出 端 可 驱 动 50 个 以 上 的 CMOS 器 件 的 输 入 端 ， 这 主 要 因 为 CMOS 器 件 的 输 入电阻高的缘故。 5．抗 干 扰 能 力 强 ：CMOS 集 成 电 路 的 电 压 噪 声 容 限 可 达 电 源 电 压 的 45% ， 而 且 高 电 平 和 低 电 平 的 噪 声 容 限 值 基 本 相 等。 6．逻 辑 摆 幅 大 ： 空 载 时 ，输 出 高 电 平 V O H ＞（ V D D -0.05V ） , 输 出 低 电 平 V O L ＜ （ V S S +0.05V ） 。 CMOS 集 成 电 路 还 有 较 好 的 温 度 稳 定 性 和 较 强 的 抗 辐 射 能 力 。不 足 之 处 是 ，一 般 CMOS 器 件 的 工 作 速 度 比 TTL 集 成
数字电路试验指导书
数字电路试验指导书第一篇数字电路实验指导书实验一集成逻辑门功能测试及数字盒的使用I.实验目的1、了解数字实验箱的原理，掌握其使用方法2、掌握基本门电路逻辑功能的测试方法3、了解ttl和cmos器件的使用特点二、实验一起及实验器件1、数字实验箱2.20MHz双道示波器3。
500万用表4。
实验装置：74ls001片cd40011片74ls861片cd40111片三、实验任务（一）数字实验箱的使用1、用500型万用表分别测出固定直流稳压源的出去电压值2.用500万用表分别测量16个高、低电平信号源和单脉冲信号源的高、低电平值，观察察单次脉冲前后沿的变化3.用示波器测量连续脉冲源的频率范围和振幅Vp-p值4、分别用十六路高低电平信号源：单次脉冲信号源检查十六路高低电平指示灯的好坏（二）集成逻辑门的功能测试1.分别写出74ls00、74LS86、CD4011和CD4011的逻辑表达式，列出它们的真表值，并对其逻辑功能进行静态测试2.使用74ls00完成以下逻辑功能，编写逻辑表达式，绘制逻辑图并测试其功能。
4、预览需求1、复习数字试验箱的组成和工作原理2.分别检查TTL和CMOS电路的命名和使用规则。
3.仔细参考实验装置的功能表和引脚图4、列出实验任务的记录数据表格，写出实验的方法、步骤，画出实验电路实验二集成逻辑门的参数测试I.实验目的1、熟悉集成逻辑门主要参数的意义2、掌握集成逻辑门主要参数的测试方法3、了解ttl器件和cmos器件的使用特点二、实验仪器与器件1、数字实验箱2.20MHz双道示波器3。
500万用表4。
实验装置：74ls201片cd40121片三、实验任务1.TTL与非门主要参数测试①测试74ls20的空载功耗（pccl、pcch），低电平输入电流iil，高电平输入电流iih。
②用图形法测试74ls20的电压传输特性，读出相应的uoh，uol，uon，uoff③ 根据参数定义，分别测量uoh、UOL、uon和UOF。
数字电路实验指导书57050
数字逻辑电路实验指导书南京师范大学计算机系2017．10页脚内容1数字逻辑电路实验 (4)实验1 门电路逻辑功能测试 (4)实验2 组合逻辑电路分析与设计 (19)实验3 触发器、三态输出触发器及锁存器 (27)192 8进制、100进制、24进制加减、16进制加两种方法 (55)161 24进制加法，实验5 寄存器及序列信号发生器 (55)数字逻辑电路实验Digital Logic Circuits Experiments一、实验目的要求：数字逻辑电路实验是计算机科学与技术专业的基础实验，与数字逻辑电路理论课程同步开设（不单独设课），是理论教学的深化和补充，同时又具有较强的实践性，其目的是通过若干实验项目的学习，使学生掌握数字电子技术实验的基本方法和实验技能，培养独立分析问题和解决问题的能力。
二、实验主要内容：页脚内容2教学内容分为基础型、综合型，设计型和研究型，教学计划分为多个层次，学生根据其专业特点和自己的能力选择实验，1～2人一组。
但每个学生必须选做基础型实验，综合型实验，基础型实验的目的主要是培养学生正确使用常用电子仪器，掌握数字电路的基本测试方法。
按实验课题要求，掌握设计和装接电路，科学地设计实验方法，合理地安排实验步骤的能力。
掌握运用理论知识及实践经验排除故障的能力。
综合型实验的目的就是培养学生初步掌握利用EDA软件的能力，并以可编程器件应用为目的，培养学生对新技术的应用能力。
初步具有撰写规范技术文件能力。
设计型实验的目的就是培养学生综合运用已经学过的电子技术基础课程和EDA软件进行电路仿真实验的能力，并设计出一些简单的综合型系统，同时在条件许可的情况下，可开设部分研究型实验，其目的是利用先进的EDA软件进行电路仿真，结合具体的题目，采用软、硬件结合的方式，进行复杂的数字电子系统设计。
页脚内容3数字逻辑电路实验实验1 门电路逻辑功能测试实验预习1 仔细阅读实验指导书，了解实验内容和步骤。
数字电路实验指导书
目录实验一、TTL集成逻辑门的参数测试 (1)实验二、CMOS集成逻辑门的参数测试 (2)实验三、TTL集电极开路门与三态输出门的应用 (4)实验四、与门、或门、异或门逻辑电路测试 (6)实验五、半加器、全加器电路实验 (7)实验六、RS、D、JK触发器及JK与D触发器的转换电路 (8)实验七、计算器 (10)实验八、移位寄存器及其应用 (12)实验九、译码器及变换方式 (14)实验十、数据选择器 (14)实验十一、用集成与非门构成单稳态触发器和RC环形多谐振荡器 (16)实验十二、利用门电路构成编码器、分配器、选择器 (17)实验十三、组合电路的设计之一 (18)实验十四、组合电路的设计之二——显示电路 (20)实验十五、同步时序电路的设计 (22)实验十六、计算机时序电路的设计 (24)实验十七、集成定时器测试及应用 (25)实验十八、D/A、A/D转换器 (27)实验十九、二极管与门、或门电路 (30)实验二十、三极管“非门”电路 (30)实验二十一、三极管“与非门”电路 (31)实验二十二、三极管“或非门”电路 (31)实验二十三、异步十进制加法计数器 (31)实验二十四、异步十进制减法计数器 (32)实验二十五、电子秒表——大型综合实验一 (32)实验二十六、智力竞赛抢答装置——大型综合实验二 (36)实验一TTL集成逻辑门的参数测试一、实验目的掌握TTL集成与非门的主要参数、特性的意义及测试方法。
实验原理:TTL门电路是最简单、最基本的数字集成电路元件，利用其通过适当的组合连接便可以构成任何复杂的组合电路。
因此，掌握TTL门电路的工作原理，熟悉、灵活的使用它们是数字技术工作者必备的基本功之一.1．与非门的逻辑功能当输入端中有一个或一个以上是低电平时，输出端为高电平；只有当输入端全部为高电平时，输出端才是低电平。
即有“0”得“1”，全“1得“0”.其逻辑表达式为Y=AB．2．本实验采用4输入双与非门74LS20,即在一块集成块内含有两个互相独立的与非门，每个与非门有4个输入端。
数字电路实验与课程设计实验指导书
数字电路实验与课程设计实验指导书2011.1目录《数字电路实验与课程设计》实验教学大纲 (2)电子电路的设计基本步骤 (4)电子电路设计性实验报告撰写 (5)数字电路实验箱使用手册 (6)实验一组合逻辑电路的设计与测试 (7)实验二触发时序电路设计与调试 (8)实验三脉冲波形产生电路设计与调试 (9)实验四D／A、A／D转换器 (15)实验五 3 12 位直流数字电压表的组装与调试 (21)实验六数字频率计 (26)附录A: (29)一．集成逻辑电路的连接和驱动 (29)二．使用门电路产生脉冲信号——自激多谐振荡器 (31)三．上拉电阻的作用 (34)附录B: (35)一．74. 40. 45系列功能简介 (35)二．集成电路的检测常识 (47)三．集成电路的检测方法 (49)四．怎样拆卸集成电路块 (50)《数字电路实验与课程设计》实验教学大纲课程名称：数字电路实验与课程设计课程编号：05020290英文名称：Digital Circuit Experiment and Course Design课程性质：必修课程学时：32实验学时：32实验课开课学期：5面向专业：电子信息科学与技术一、实验目的和任务《数字电路实验》属于《数字电路》课程理论联系实际的实验课程。
目的是使学生通过该实验课程的学习进一步加深对理论课程的理解，掌握数字电路设计的基本技能、熟练掌握数字信号的测量方法；通过该实验课程进一步培养学生独立分析问题和解决问题的能力。
努力培养学生的创新精神和创新能力。
二、实验教学的基本要求本实验课程主要以常规的TTL、CMOS小规模数字电路器件为基础，通过本实验课程的学习使学生能够：1．熟练掌握组合逻辑的测量方法与设计方法，了解组合逻辑电路的典型应用。
2．熟练掌握基本的时序逻辑的测量方法和设计，了解时序逻辑电路的典型应用。
3．基本掌握数字电路的综合应用。
三、实验项目基本情况实验教学环节，12学时，学生可以根据所学内容，自拟实验项目，完成方案设计，实际电路搭建、调试，对有能力的同学，提供上机仿真及实际焊接电路的条件；课程设计环节， 20学时，学生可以根据所学内容，自拟实验项目，完成方案设计、开题报告，调试，设计总结答辩。
《数字电路设计实训》实验指导书
数字电路设计实训实验指导书编写人：XXX审核人：XXXXX大学工学院电子信息通信学科目录一、基础实验部分实验一门电路逻辑功能及测试 (1)实验二组合逻辑电路（半加器、全加器及逻辑运算） (5)实验三R-S,D,JK触发器 (9)实验四三态输出触发器，锁存器 (12)实验五集成计数器及寄存器 (15)实验六译码器和数据选择器 (18)实验七555时基电路 (21)二、选做实验部分实验八时序电路测试机研究 (26)实验九时序电路应用 (29)实验十四路优先判决电路 (31)三、创新系列（数字集成电路设计）实验部分实验十一全加器的模块化程序设计与测试 (33)实验十二串行进位加法器的模块化程序设计与测试 (35)实验十三N选1选择器的模块化程序设计与测试 (36)实验一门电路逻辑功能及测试一、实验目的1. 熟悉门电路逻辑功能2. 熟悉数字电路学习机及示波器使用方法二、实验仪器及材料1. 双踪示波器2. 器件74LS00 二输入端四与非门2片74LS20 四输入端双与非门1片74LS86 二输入端四异或门1片74LS04 六反相器1片三、预习要求1. 复习门电路工作原理及相应逻辑表达式。
2. 熟悉所用集成电路的引线位置及引线用途。
3. 了解双踪示波器的使用方法。
实验前按学习机使用说明先检查学习机电源是否正常，然后选择实验用的集成电路，按自己设计的实验电路图接好连线，特别注意Vcc及接地线不能接错。
线接好后经实验指导教师检查无误方可通电实验。
实验中改动接线需先断开电源，接好线后再通电实验。
1. 测试门电路逻辑功能图1.1（1）选用四输入与非门74LS20一只，插入面包板，按图1.1接线，输入端接S1~S4（电平开关输出端口），输出端接电平显示发光二极管（D1~D8任意一个）。
（2）将电平开关按表1.1置位，分别测输出电压及逻辑状态。
表1.12. 异或门逻辑功能测试。
图1.2（1）选二输入四异或门电路74LS86，按图1.2接线，输入端1、2、4、5接电平开关，输出端A 、B 、Y 接电平显示发光二极管。
数字电路实_验指导书
数字电路实验指导书西安翻译学院信息工程系实验中心目录第一部分实验基础知识一实验的基本过程---------------------------------------------3二实验操作规范和故障检查方法---------------------------------4 三数字电路实验箱简介-----------------------------------------6 第二部分基本实验实验一逻辑门电路的逻辑功能及测试------------------------------7 实验二组合逻辑电路的设计-------------------------------------10 实验三数据选择器及应用---------------------------------------12 实验四译码器及应用-------------------------------------------14 实验五字段译码器逻辑功能测试及应用---------------------------16 实验六触发器-------------------------------------------------19 实验七计数器及其应用-----------------------------------------22 实验八移位寄存器功能测试及应用-------------------------------25 实验九 555定时器---------------------------------------------28 附录：常用集成电路引脚功能图-------------------------32第一部分实验基础知识随着科学技术的发展，数字电子技术在各个科学领域中都得到了广泛的应用，它是一门实践性很强的技术基础课，在学习中不仅要掌握基本原理和基本方法，更重要的是学会灵活应用。
因此，需要配有一定数量的实验，才能掌握这门课程的基本内容，熟悉各单元电路的工作原理，各集成器件的逻辑功能和使用方法，从而有效地培养学生理论联系实际和解决实际问题的能力，树立科学的工作作风。
数字电路实验指导书(修改)
电工电子实践教学中心数字电路实验指导书信息与通信工程学院二〇一五年九月说明《数字电路实验》为专业基础实验，面向电子信息工程、通信工程专业开设的独立设置的实验课程。
通过本课程的学习使学生进一步掌握常用仪器的使用，并掌握数字电路基本知识、常用芯片的功能及参数以及中、大规模器件的应用，掌握组合逻辑电路和时序逻辑电路的设计方法。
同时通过学习，可以培养学生独立思考、独立解决问题的能力，加强动手能力的培养，使学生掌握数字电路的设计方法。
对较复杂的数字系统的分析方法能有所了解，掌握各种电子电路和系统的测试方法和技能。
1、本实验指导书的模板不统一，实验报告的格式也不要求统一。
2、实验采用预约的方式。
3、实验前必须预习，完成仿真，撰写预习报告。
4、实验报告交打印稿。
目录实验一组合逻辑电路的设计与测试 (1)实验二MSI组合逻辑器件及应用 1 (3)实验三触发器及其应用 (8)实验四24s倒计时电路设计 (14)实验一组合逻辑电路的设计与测试一、实验目的1、学会查阅数字芯片数据手册，掌握集成芯片的逻辑功能，了解芯片主要参数。
2、熟悉常用仪器如函数发生器，台式数字万用表及数字示波器的使用方法，熟悉电压、电流等参数测量。
3、掌握组合逻辑电路的设计与测试方法。
4、认识竞争冒险现象，加深对竞争冒险现象产生的理解，学会消除竞争冒险。
二、数字电路实验步骤1、查阅与实验相关芯片资料，从网站下载芯片数据手册。
2、列表，列出相关标准参数。
3、测试方案设定，画出电路原理图，并用multisim10软件进行功能仿真测试。
如何设计电路实现题设要求的逻辑功能，选择哪款芯片?考虑仪器、供电电源等各种误差，如何能测量准确?4、在实验室面包板上搭建系统、调试电路，测试逻辑功能，测量数据，绘制波形，并进行误差分析。
5、按要求完成实验报告三、实验任务1、查阅实验过程中所用芯片技术手册，给出相关技术指标和逻辑功能真值表，画出芯片物理与逻辑引脚图。
2、验证74LS00的逻辑功能，自行设计电路测试 VOL 、VOH、ICCL、ICCH等参数。
数电实验指导书
<<数字电子技术课程>>电子技术基础（数字部分）实验教案（实验指导书）雷兴王中丽通信工程1001班黄淮学院信息工程学院2011.2.20目录<<数字电子技术课程>> (1)（实验指导书） (1)<<数字电子技术课程>> (1)指导书前言 (2)一、数电指导书：部分实验内容及要求 (2)二、参考资料一：常见数字电路实验范例 (33)实验一：集成逻辑门电路逻辑功能的测试 (33)实验二：集成逻辑门电路的参数测试 (34)实验三：组合逻辑电路的实验分析 (36)实验四：变量译码器 (38)实验五：数据选择器 (38)实验六：触发器 (39)实验七：计数器 (41)实验八：计数、译码、显示综合实验 (42)实验九：利用TTL集成逻辑门构成脉冲电路 (43)实验十：555定时器电路 (44)三、参考资料二、常用数字集成电路编号和引脚图 (45)<<数字电子技术课程>>电子技术基础（数字部分）实验教案（实验指导书）教学目的手段等说明本实验教案是模拟电路实验，配合我系通信工程专业和电子信息工程专业的模拟电路课程使用。
本实验课程的授课对象为：通信工程专业和电子信息工程专业本科生。
本实验课程的目的为：配合我系通信工程专业和电子信息工程专业本科生培养计划，着重培养学生对电子电路理解和和电路设计能力，电路调试方法，测量仪器的使用，测量方法，及动手能力。
本实验课程是基础电子电路实验课程，在本专业中有着极其重要的地位。
本实验课程的性质：以验证性实验为主，并有一定的设计性实验，主要配合模拟电路理论课程开设，是对理论课的重要补充，是电子技术课程不可或缺的一部分，应加以重视和强化。
本实验课程的实验手段：本实验采用实验室内实验室方法，以XT—7电子综合实验台为基础，配合其它测试仪器组成完整的实验设备系统，以课堂实验的方式开出，分组进行，相当于每个学生每周实验一次（俩节课）。
数字电路实验指导书(第一版整理)
数字电路实验指导书(第一版整理)-CAL-FENGHAI-(2020YEAR-YICAI)_JINGBIAN实验项目总表实验一门电路逻辑功能测试一、实验目的1．掌握基本门电路逻辑功能测试方法。
2．掌握Multisim元器件库中查找常用元件的方法。
二、实验设备及元器件1. PC人计算机及仿真软件Multisim 。
2. 虚拟元件：与非门7400N、74LS04N、异或门7486N、三态门74LS125N。
3. 虚拟仪器：万用表XMM1、信号发生器XFG1、测量元件中的指示灯X1等。
三、实验原理TTL集成电路的输入端和输出端均为三极管结构，所以称作三极管、三极管逻辑电路（Transistor -Transistor Logic ）简称TTL电路。
54 系列的TTL电路和74 系列的TTL电路具有完全相同的电路结构和电气性能参数。
所不同的是54 系列比74 系列的工作温度范围更宽，电源允许的范围也更大。
74 系列的工作环境温度规定为0—700C，电源电压工作范围为5V±5%V，而54 系列工作环境温度规定为-55—±1250C，电源电压工作范围为5V±10%V。
54H 与74H,54S 与74S 以及54LS 与74LS 系列的区别也仅在于工作环境温度与电源电压工作范围不同，就像54 系列和74 系列的区别那样。
在不同系列的TTL 器件中，只要器件型号的后几位数码一样，则它们的逻辑功能、外形尺寸、引脚排列就完全相同。
TTL 集成电路由于工作速度高、输出幅度较大、种类多、不易损坏而使用较广，特别对我们进行实验论证，选用TTL 电路比较合适。
因此，本实训教材大多采用74LS(或74)系列TTL 集成电路，它的电源电压工作范围为5V±5%V，逻辑高电平为“1”时≥2.4V，低电平为“0”时≤0.4V。
它们的逻辑表达式分别为：图1.3.1 分别是本次实验所用基本逻辑门电路的逻辑符号图。
【数字电路设计实训】实验指导书
数字电路设计实训实验指导书编写人：许一男审核人：金永镐延边大学工学院电子信息通信学科目录一、基础实验部分实验一门电路逻辑功能及测试 (1)实验二组合逻辑电路（半加器、全加器及逻辑运算） (5)实验三R-S,D,JK触发器 (9)实验四三态输出触发器，锁存器 (12)实验五集成计数器及寄存器 (15)实验六译码器和数据选择器 (18)实验七555时基电路 (21)二、选做实验部分实验八时序电路测试机研究 (26)实验九时序电路应用 (29)实验十四路优先判决电路 (31)三、创新系列（数字集成电路设计）实验部分实验十一全加器的模块化程序设计与测试 (33)实验十二串行进位加法器的模块化程序设计与测试 (35)实验十三N选1选择器的模块化程序设计与测试 (36)实验一门电路逻辑功能及测试一、实验目的1. 熟悉门电路逻辑功能2. 熟悉数字电路学习机及示波器使用方法二、实验仪器及材料1. 双踪示波器2. 器件74LS00 二输入端四与非门2片74LS20 四输入端双与非门1片74LS86 二输入端四异或门1片74LS04 六反相器1片三、预习要求1. 复习门电路工作原理及相应逻辑表达式。
2. 熟悉所用集成电路的引线位置及引线用途。
3. 了解双踪示波器的使用方法。
四、实验内容实验前按学习机使用说明先检查学习机电源是否正常，然后选择实验用的集成电路，按自己设计的实验电路图接好连线，特别注意Vcc及接地线不能接错。
线接好后经实验指导教师检查无误方可通电实验。
实验中改动接线需先断开电源，接好线后再通电实验。
1. 测试门电路逻辑功能图1.1（1）选用四输入与非门74LS20一只，插入面包板，按图1.1接线，输入端接S1~S4（电平开关输出端口），输出端接电平显示发光二极管（D1~D8任意一个）。
（22.异或门逻辑功能测试。
图1.2（1）选二输入四异或门电路74LS86，按图1.2接线，输入端1、2、4、5接电平开关，输出端A、B、Y接电平显示发光二极管。
数字电路实验指导书
实验二组合逻辑电路（一）一、实验目的加深理解用SSI(小规模数字集成电路)构成的组合逻辑电路的分析与设计方法。
二、预习要求1．按设计步骤，根据所给器件设计实验内容1、2的逻辑电路图。
2，弄懂图5.16.3的工作原理与设计思想。
3．在附录C中查出74LS00和74LS10的外引线排列图。
三、实验说明组合逻辑电路是最常见的逻辑电路之一，其特点是在任一时刻的输出信号仅取决于该时刻的输入信号，而与信号作用前电路原来所处的状态无关。
组合逻辑电路的设计步骤如图5.16.1所示，先根据实际的逻辑问题进行逻辑抽象，定义逻辑状态的含意，再按照给定事件因果关系列出逻辑真值表。
然后用卡诺图或代数法化简，求出最简逻辑表达式。
用给定的逻辑门电路实现简化后的逻辑表达式，画出逻辑电路图。
值得注意的是，这里所说的“最简”，是指电路所用的器件数最少，器件的种类最少，而且器件之间的连线也最少。
若已知逻辑电路，要分析电路功能，则分析步骤为：由逻辑图写出各输出端的逻辑表达式；列出真值表；根据真值表进行分析；确定电路功能。
四、实验内容1．设计一个能判断一位二进制数A与B大小的比较电路。
画出逻辑图(用L1、L2、L3分别表示三种状态，即L1(A>B)，L2(A<B)，L3(A=B))。
设A、B分别接至数据开关，L1、L2、L3接至逻辑显示器(灯)，将实验结果记入表5.16.1中。
表5.16.12．设A、B为数据选择控制端，Dl、D2、D3为数据输入端，L为输出端，试设计一具有表5.16.2所示功能的数据选择器。
设A、B接至数据开关，D1接至高电平，D2、D3分别接至50Hz方波和正弦波(或其它可区别又便于观测的信号电压)，试用手拨动数据开关，改变A、B状态，用示波器观测并记录输出端L的波形。
3.设有一个监视交通信号灯工作状态的逻辑电路如图5.16.3(a)所示(图5.16.3(b)为四输人与非门74LS20外引线排列图)。
图中用R、Y、G分别表示红、黄、绿三个灯(即一组灯)的状态，并规定灯亮时为1，不亮时为0。
数字电路实验指导书(14级数计软工)
计算机硬件基础实验指导书（2014级数计软工）每组2人；每个实验完成后，必须于下个实验前提交实验报告（纸质版）。
附录一数字电路实验箱的使用说明附录二数字电路实验器件引脚排列图实验仪器及实验器件需求每台实验箱需配备：1个示波器，1个面包板，1个万用表，1个电位器（可能实验箱上本身就有），若干导线。
所需芯片如下：（每台）74LS00 与非门1片74LS86 异或门1片74LS125 三态门1片74LS08 与门1片74LS04 非门1片74LS20 与非门3片74LS283 全加器1片74LS138 译码器1片74LS151 数据选择器1片74LS74 D触发器1片74LS112 JK触发器1片74LS161 计数器2片1、电子技术测量仪器的使用及门电路逻辑功能测试熟悉示波器和数字电路实验箱的使用方法，掌握脉冲信号参数的测试方法。
了解集成电路的外引线排列及其使用方法，测试各种逻辑门电路的逻辑功能。
一、实验目的了解数字实验箱的原理，掌握其使用方法了解TTL器件和CMOS器件的使用特点掌握基本门电路逻辑功能的测试方法二、实验仪器及实验器件器件：YB3262实验箱，YB4325示波器，1片74LS00与非门，1个万用表，1片74LS86异或门，1片74LS125三态缓冲器，1片74LS08与门，导线若干。
三、实验内容（1）数字实验箱的使用（参考附录一）用万用表测出固定直流稳压源的出去电压值。
用万用表分别测出十六路高低电平信号源和单次脉冲信号源的高低电平值，并观察单次脉冲前后沿（即输出波形的上升和下降时间）的变化。
分别用十六路高低电平信号源和单次脉冲信号源检查十二路高低电平指示灯的好坏。
用十六路高低电平信号源测试七段数码管的工作情况，观察是否正确显示0-9十个数码。
（2）分别写出74LS00，74LS86，74LS08，74LS125的逻辑表达式，列出其真值表，并分别对其逻辑功能进行静态测试。
74LS125三态缓冲器的逻辑功能为：E’为使能端，低电平有效。
数字电路实验指导书
数字电子技术实验指导书学生实验守则1.遵守实验室各项管理制度，服从教师及管理人员的管理。
2.按时上课，不得旷课、迟到或早退。
请假需提交有效假条。
3.注意着装整洁。
保持实验室安静，严禁喧哗、打闹。
4.不得乱丢废弃物、吃零食，保持室内整洁卫生。
5.实验室内严禁吸烟。
6.严格遵守设备的操作规程，爱护实验室各种仪器设备，不得随意挪动仪器设备。
因违规操作，损坏仪器设备需按规定进行赔偿。
7.实验前必须预习实验内容，写出预习报告。
8.电路接线或焊接完成后，须经教师检查同意后，方可通电。
9.实验过程中出现异常情况，应立即切断电源，报告教师处理。
10.实验过程中改变连线或焊接，必须先关闭电源。
11.实验结束后，整理好工作台面、仪器设备，填写实学生验登记册，经教师检查允许后，方可离开。
12.在实验室上课时，不得从事与教学活动无关的其它活动。
13.违反上述规定者，教员有权取消其上实验课资格，并视情况轻重，按学校有关规定进行处罚。
实验报告包括1、院（系）别，班号，学号，组号，实验人姓名，同组人姓名，实验日期。
2、实验目的。
3、仪器、仪表目录：包括仪器设备的型号和规格，集成芯片的型号等。
4、实验设计任务与实验步骤。
5、实验内容：包括原始设计电路图，原始数据记录，正确的实验电路图，实验数据的处理，波形图及参数。
6、实验结果的分析、电路的改进和问题探讨。
（1）设计原理与设计要求分析。
（2）实验数据、波形的误差分析，故障分析与故障排除的描述等。
（3）实验中的电路改进，旨在开拓学生创新思路、提出新的方案。
7、思考题实验后的思考题拓展学生的思维空间，有力于培养学生的创造性思考能力。
要求采用学校统一格式实验报告纸完成。
常用集成器件外形管脚示意图74LS00 V CC74LS2074LS8674LS74V CC 5G 555SS74LS55V74LS731 Q 1QGND 2Q 2Q CC d d 74LS161（160）1 P实验一 门电路功能测试及应用一、实验目的1．熟悉集成芯片引脚识别方法。
数字电路实验指导书
(5)平均传输延迟时间tpd
tpd是衡量门电路开关速度的参数，它是指输出波形边沿的0.5Vm至输入波形对应边沿0.5Vm点的时间间隔，如图2－5所示。
(a) 传输延迟特性(b) tpd的导通延迟时间，tpdH为截止延迟时间，平均传输延迟时间为
(3)接近理想的传输特性，输出高电平可达电源电压的 99.9％以上，低电平可达电源电压的0.1％以下，因此输出逻辑电平的摆幅很大，噪声容限很高。
(4)电源电压范围广，可在＋3V～＋18V范围内正常运行。
(5)由于有很高的输入阻抗，要求驱动电流很小，约0.1μA，输出电流在＋5V电源下约为 500μA，远小于TTL电路，如以此电流来驱动同类门电路，其扇出系数将非常大。在一般低频率时，无需考虑扇出系数，但在高频时，后级门的输入电容将成为主要负载，使其扇出能力下降，所以在较高频率工作时，CMOS电路的扇出系数一般取10～20。
(5) 焊接、测试和储存时的注意事项：
a、电路应存放在导电的容器内，有良好的静电屏蔽；
b、焊接时必须切断电源，电烙铁外壳必须良好接地，或拔下烙铁，靠其余热焊接；
c、所有的测试仪器必须良好接地；
三、实验设备与器件
1、+5V直流电源2、双踪示波器
3、连续脉冲源 4、逻辑电平开关
5、逻辑电平显示器 6、直流数字电压表
扇出系数NO是指门电路能驱动同类门的个数，它是衡量门电路负载能力的一个参数，TTL与非门有两种不同性质的负载，即灌电流负载和拉电流负载，因此有两种扇出系数，即低电平扇出系数NOL和高电平扇出系数NOH。通常IiH＜IiL，则NOH＞NOL，故常以NOL作为门的扇出系数。
NOL的测试电路如图2－3所示，门的输入端全部悬空，输出端接灌电流负载RL，调节RL使IOL增大，VOL随之增高，当VOL达到VOLm（手册中规定低电平规范值0.4V）时的IOL就是允许灌入的最大负载电流，则
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电路设计实训实验指导书编写人：许一男审核人：金永镐延边大学工学院电子信息通信学科目录一、基础实验部分实验一门电路逻辑功能及测试 (1)实验二组合逻辑电路（半加器、全加器及逻辑运算） (5)实验三 R-S,D,JK触发器 (9)实验四三态输出触发器，锁存器 (12)实验五集成计数器及寄存器 (15)实验六译码器和数据选择器 (18)实验七 555时基电路 (21)二、选做实验部分实验八时序电路测试机研究 (26)实验九时序电路应用 (29)实验十四路优先判决电路 (31)三、创新系列（数字集成电路设计）实验部分实验十一全加器的模块化程序设计与测试 (33)实验十二串行进位加法器的模块化程序设计与测试 (35)实验十三 N选1选择器的模块化程序设计与测试 (36)实验一门电路逻辑功能及测试一、实验目的1. 熟悉门电路逻辑功能2. 熟悉数字电路学习机及示波器使用方法二、实验仪器及材料1. 双踪示波器2. 器件74LS00 二输入端四与非门 2片74LS20 四输入端双与非门 1片74LS86 二输入端四异或门 1片74LS04 六反相器 1片三、预习要求1. 复习门电路工作原理及相应逻辑表达式。
2. 熟悉所用集成电路的引线位置及引线用途。
3. 了解双踪示波器的使用方法。
四、实验容实验前按学习机使用说明先检查学习机电源是否正常，然后选择实验用的集成电路，按自己设计的实验电路图接好连线，特别注意Vcc及接地线不能接错。
线接好后经实验指导教师检查无误方可通电实验。
实验中改动接线需先断开电源，接好线后再通电实验。
1. 测试门电路逻辑功能图1.1（1）选用四输入与非门74LS20一只，插入面包板，按图1.1接线，输入端接S1~S4（电平开关输出端口），输出端接电平显示发光二极管（D1~D8任意一个）。
（2）将电平开关按表1.1置位，分别测输出电压及逻辑状态。
表1.12. 异或门逻辑功能测试。
图1.2（1）选二输入四异或门电路74LS86，按图1.2接线，输入端1、2、4、5接电平开关，输出端A 、B 、Y 接电平显示发光二极管。
（2）将电平开关按表1.2置位，将结果填入表中。
表1.23. 逻辑电路的逻辑关系。
（1）用74LS00按图1.3、1.4接线，将输入输出逻辑关系分别填入表1.3、表1.4中 图1.3表1.3A BA B图1.4（2）写出上面两个电路逻辑逻辑表达式。
4. 逻辑门传输延迟时间的测量。
用六反相器（非门）按图1.5接线，输入80Hz 连续脉冲，用双踪示波器测输入，输出相位差，计算每个门的平均传输延迟时间的tpd 值。
输出111111121212121212图1.55. 利用与非门控制输出。
用一片74LS00按图1.6接线，S 接任意电平开关，用示波器观察S 对输出脉冲的控制作用。
6. 用与非门组成其他门电路并测试验证。
（1）组成或非门。
用一片二输入端四与非门组成或非门B A B A Y ⋅=-=画出电路图，测试并填表1.5 图1.6（2）组成异或门表1.4表1.6 表1.5 S Y &123（a）将异或门表达式转化为与非门表达式。
（b）画出逻辑电路图。
（c）测试并填表1.6.五、实验报告1. 按各步骤要求填表并画逻辑图。
2. 回答问题：（1）怎样判断门电路逻辑功能是否正常？（2）与非门一个输入接连续脉冲，其余端什么状态时允许脉冲通过？什么状态时禁止脉冲通过？（3）异或门又称可控反向门，为什么？实验二组合逻辑电路（半加器全加器及逻辑运算）一、实验目的1. 掌握组合逻辑电路的功能测试。
2. 验证半加器和全加器的逻辑功能。
3. 学会二进制数的运算规律。
二、实验仪器及材料器件74LS00 二输入端四与非门 3片74LS86 二输入端四异或门 1片74LS54 四组输入与或非门 1片三、预习要求1. 预习组合逻辑电路的分析方法。
2. 预习用与非门和异或门构成的半加器、全加器的工作原理。
3. 预习二进制数的运算。
四、实验容实验1：组合逻辑电路功能测试。
图2.1（1）用2片74LS00组成图2.1所示逻辑电路。
为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号。
（2）图中A、B、C接电平开关，Y1、Y2接发光管电平显示。
（3）按表2.1要求，改变A、B、C的状态填表并写出Y1、Y2逻辑表达式。
（4）将运算结果与实验比较。
实验2：基于一个74LS86芯片和一个74LS00芯片的半加器设计测试用异或门（74LS86）和与非门组成的半加器的逻辑功能。
根据半加器的逻辑表达式可知，半加器Y是A、B的异或，而进位Z是A、B相与，故半加器可用一个集成异或门和二个与非门组成如图2.2。
图2.2 半加器的逻辑电路（1）在学习机上用异或门和与门接成以上电路。
A、B接电平开关S。
Y、Z 接电平显示。
（2）按表2.2要求改变A、B状态，填表。
输入端A 0 1 0 1B 0 0 1 1输出端YZ实验3：实验2：基于三个74LS00芯片的全加器设计测试全加器的逻辑功能（1）写出图2.3电路的逻辑表达式。
（2）根据逻辑表达式列真值表。
（3）根据真值表画逻辑函数SiCt的卡诺图。
图2.3Bi、Ci-1 Bi、Ci-1Ai 0 0 0 1 1 1 10 Ai 0 0 0 1 1 1 10 01Si= Ci= （4）填写表2.3各点状态1表2.3AiBiCi-1Y Z X1X2X3SiCi0 0 00 1 01 0 01 1 00 0 10 1 11 0 11 1 1（5）按原理图选择与非门并连接进行测试，将测试结果记入表2.4，并与上表进行比 较看逻辑功能是否一致。
4. 测试用异或、与或和非门组成的全加器的逻辑功能。
全加器可以用两个半加器和两个与门一个或门组成，在实验中，常用一块双异或门、一个与或非门和一个与非门实现。
（1）画出用异或门、与或非门和非门实现全加器的逻辑电路图，写出逻辑表达式。
（2）找出异或门、与或非门和与门器件按自己画出的图接线。
接线时注意与或非门中不用的与门输入端接地。
（3）当输入端A i 、B i 、及C i-1为下列情况时，用万用表测量Si 和Ci 的电位并将其转为逻辑状态填入下表。
五、实验报告1. 整理实验数据、图表并对实验结果进行分析讨论。
2. 总结组合逻辑电路的分析方法。
表2.4实验三 触发器（一）R —S ，D ，J —K一、实验目的1. 熟悉并掌握R —S 、D 、J —K 触发器的构成，工作原理和功能测试方法。
2. 学会正确使用触发器集成芯片。
3. 了解不同逻辑功能FF 相互转换的方法。
二、实验仪器及材料1. 双踪示波器2. 器件 74LS00 二输入端四与非门1片 74LS74 双D 触发器 1片 74LS112双J —K 触发器1片三、实验容1. 基本R —SFF 功能测试：两个TTL 与非门首尾相接构成的基本R —SFF 的电路如图3.1所示。
（1）试按下面的顺序在d S 、d R ：d S =0 d R =1 d S =1 d R =1 d S =1 d R =0d S =1d R =1图3.1 基本R —SFF 电路观察并记录FF 的Q 、Q 端的状态，将结果填入下表3.1中，并说明在上述各种输入状态下，FF 执行的是什么功能？表3.1（2）d S 端接低电平，d R 端接脉冲。
Q ~Q ~Sd ~Rd&123&456（3）d S 端接高电平，d R 端接脉冲。
（4）连接R d 、S d ，并加脉冲。
记录并观察（2）、（3）、（4）三种情况下，Q 、Q 端的状态。
从中你能否总结出基本R —S FF 的Q 或Q 端的状态改变和输入端d S 和d R 的关系。
（5）当d S 、d R 都接低电平时，观察Q 、Q 端的状态。
当d S 、d R 同时由低电平跳为高电平时注意观察Q 、Q 端的状态，重复3~5次看Q 、Q 端的状态是否相同，以正确理解“不定”状态的含义。
2. 维持一阻塞型D 触发器功能测试。
双D 型正边沿异步置1端，置0端（或称异步置位，复位端）。
CP 为时钟脉冲端。
（1） 分别在d S 、d R 端加低电平，观察并记录Q 、Q端的状态。
（2） 令d S 、d R 端为高电平，D 端分别接高，低电平，用点动脉冲作为CP ，观察并记录当CP 为0、↑、1、↓时Q 端状态的变化。
图3.2 D FF 逻辑符号（3） 当d S =d R =1、CP=0（或CP=1），改变D 端信号，观察Q 端的状态是否变化？整理上述实验数据，将结果填入下表3.2中。
（4） 令d S =d R =1，将D 和Q 相连，CP 加连续脉冲，用双踪示波器观察并记录Q 相对于CP 的波形。
表3.2D CP~Rd ~Sd~Q Q2. 负边沿J —K 触发器功能测试。
双J —K 负边沿触发器74LS112芯片的逻辑符号如图3.3所示。
自拟实验步骤，测试其功能，并将结果填入表3.3中。
若令J=K=1时，CP 端加连续脉冲，用双踪示波器观察Q~CP 波形，和DFF 的Ｄ和Q 端相连时观察到的Ｑ端的波形相比较，有何异同点？3. 触发器功能转换 图3.3 （1） 将Ｄ触发器和J —K 触发器转换成T 触发器，列出表达式，画出实验电路图。
（2） 接入连续脉冲，观察各触发器CP 及Q 端波形。
比较两者关系。
（3） 自拟实验数据表并填写之。
四、实验报告1. 整理实验数据并填表。
2. 写出实验容3、4的实验步骤及表达式。
3. 画出实验4的电路图及相应表格。
4. 总结各类触发器的特点。
J CP ~Rd~Sd ~QQK实验四三态输入触发器及锁存器一、实验目的1. 掌握三态输入触发器及锁存器的功能及使用方法。
2. 学会用三态输入触发器和锁存器构成的功能电路。
二、实验仪器及材料1. 双踪示波器2. 器件CD4043 三态输出四R—S触发器一片74LS75 四位D锁存器一片三、实验容1. 锁存器功能及应用图4.1为74LS75四D锁存器，每两个D锁存器由一个锁存信号G控制，当G为高电平时，输出端Q随输入端D信号的状态变化，当G由高变低时，Q锁存在G端由高变低前Q的电平上。
图4.1（1）验证图4.1锁存器功能，并列出功能状态表。
（2）用74LS75组成的数据锁存器按图4.2接线，1D~4D接逻辑开关作为数据输入端，G1,2和G1,4接到一起作为锁存选通信号ST，1Q~4Q分别接到7段译码器的A—D端，数据输出由数码管显示。
设：逻辑电平H为“1”，L为“0”ST=1，输入0001,0011,0111，观察数码管显示。
ST=0，输入不同数据，观察输出变化。
VSSA逻辑电平1Q42Q131R41S 5EN62S72R144S123S 113R154R 2Q22Q316613图4.2 图4.32. 三态输出触发器功能及应用。