实验一 Virtuoso原理图和图标编辑器的基本使用

合集下载

版图绘制及Virtuoso工具软件

版图绘制及Virtuoso工具软件

工艺流程
Design Rule
Virtuoso软件
PDK简介
版图设计
GDS文件操作
17/ 103
版图设计规则简介
工艺流程
Design Rule
Virtuoso软件
PDK简介
版图设计
GDS文件操作
18/ 103
版图设计规则简介(续)
工艺流程
Design Rule
Virtuoso软件
PDK简介
版图设计
GDS文件操作
19/ 103
PMOS电流源负载差分对
工艺流程
Design Rule
Virtuoso软件
PDK简介
版图设计
GDS文件操作
20/ 103
Virtuoso软件的 简介及使用
工艺流程
Design Rule
Virtuoso软件
PDK简介
版图设计
GDS文件操作
21/ 103
创建一个新库
File->New->Library
工艺流程
Design Rule
Virtuoso软件
PDK简介
版图设计
GDS文件操作
22/ 103
创建Layout Cellview
File->New->Cellview
指定Cellview编辑模式
工艺流程
Design Rule
Virtuoso软件
PDK简介
版图设计
GDS文件操作
23/ 103
Layout Editor Window
工艺流程
Design Rule
Virtuoso软件
PDK简介
版图设计

VirtuoZo使用入门

VirtuoZo使用入门

1原始数据为软件自带实例数据。

2.新建测区,设置测区参数
摄影比例尺改为30000,成图比例尺10000。

一切按照截图所示设置。

3.设置相机参数
点击输入,添加rc10b.cmr文件。

4、输入影像
像素大小改为0.1mm。

此截图中pxl=100u,即100微米
点击增加按钮,添加左右影像。

点击处理。

5、输入地面控制点
点击输入gxyx.gcp
六、建立模型
分别左右影像右边的,选中输入左右影像。

七、内定向
系统自动定向结果一般良好,点击保存退出即可。

对左右片分别进行。

八、相对定向
右键在窗口点击,弹出如下快捷菜单,选择自动相对定向。

九、绝对定向
手动选择四个已有地面控制点,1001,1002,1003,1004 。

完成后,如上步。

开始绝对定向。

10,生产核线影像
11生产DEM
11生成DOM
12显示成果
注意:
一般实际生产过程中,DEM编辑,匹配结果编辑,占总工作量的40%左右。

IGS。

线划图的编辑一般要占总工作量的40%左右。

精度要求按照国家规范执行。

实验一Virtuoso原理图和图标编辑器地基本使用

实验一Virtuoso原理图和图标编辑器地基本使用

实验一Virtuoso原理图和图标编辑器的基本使用目录1.实验目的2.创建一个新的自定义单元库3.使用 Cadence Virtuoso 原理图编辑器构建一个反相器4.创建一个自定义元器件图标1.实验目的本实验采用AMI06工艺设计一个反相器,以此使学生达到熟悉 Cadence Virtuoso 原理图和图标编辑器使用,记住常用热键组合以及掌握与特定工艺库关联之目的。

2.创建一个新的自定义单元库启动 Cadence,调用 CIW(Command Interpreter Window)首先启动计算机,在用户名处键入 cdsusr, 密码处键入123456,进入Linux操作系统桌面,在cdsusr’s Home文件夹中创建iclabs子文件夹。

请记住一定要创建这个子文件夹,这样才不会影响到cdsusr根目录下的cds.lib文件。

操作如下:File --> Create Folder, 在新创建的文件夹名称处键入iclabs(可取不同名字,学号和本人名字拼音等)。

进入Linux桌面,单击鼠标右键打开终端。

见图1。

图1. Linux桌面操作在打开的终端中执行下列命令:见图2的红色框线内。

图2. Linux终端执行第二个命令后你就可看见Cadence软件的CIW窗口出现。

见图3所示。

图3. Cadence软件的CIW窗口在CIW窗口中点击Tools-->Library Manager..., 将打开库管理器(图4)。

图4. 库管理器你可看到NCSU提供的库已显示在Library栏目中,有 NCSU_Analog_Parts,...等。

点击库管理器中的File-->New-->Library..., 将打开New Library 对话窗口, 现创建一个新库取名为IClab1。

见图5。

图5. 创建一个自定义元件库点击OK弹出关联工艺库对话框(图6),选择Attach to an existing techfile。

Cadence IC版图工具Virtuso的使用简介

Cadence IC版图工具Virtuso的使用简介
目录下,随着 icfb的启动,各层颜色就会被载入。 如果在打开layout后各层没有被调入,详见后面(如 何调入版图的层)。
建立一个库(续)
3.在CIW窗口中点击file/ new/ library….. 给库任意取名字(如:lib_1),在右侧选 compile a new techfile. (如图) 点击OK,填入工艺文件的路径和名称。
DRC检查(续)
DRC检查(续)
• 在CIW窗口中查找错误
• 回到layout中改正错误,并重新做DRC。反复修改,直到所 有错误都被修改。
LVS检查
• DRC保证了版图能够在流片中没有违规 • LVS则保证了流片出来逻辑功能的正确性。 • LVS=layout versus schematic • 步骤:
建立一个库(续)
4.在CIW窗口中点击tools/ library manager 我们就看到了新建的库lib_1 在下拉菜单中选择new/ cell view,取一个cell name:INV。 在该窗口中点击tool选择Virtuoso。 OK!这样就建立了一个画版图的平台。
如何调入版图的层
• N-Well
N-Well的规则(续)
Island and Poly
Island and Poly(续)
Poly
PLUS
PLUS(续)
Contact and Metal-1
Contact
Metal-1
Via-1
Metal-2 and Via
Metal-3
Cadence 版图工具Virtuoso简介
作者:卢俊 2006-7-5
内容安排
• 本次上机实验的任务 • 使用Virtuoso设计版图的步骤简介 • 电子58所0.5um工艺设计规则介绍

使用Virtuoso设计全定制版图

使用Virtuoso设计全定制版图

使用Virtuoso设计全定制版图本文介绍利用virtuoso layout editor(以后简称le)创建全定制版图,以及vituoso le 的一些使用说明。

全文将用一个贯穿始终的例子来说明如何绘制全定制版图,一个最简单的反相器的版图.设计过程采用chartered(csm25rf)库—标准CMOS工艺库。

具体内容包括:1)如何打开virtuoso le和le 的一些设置;2)使用LSW窗口;3)使用le 创建一个版图;4)使用快捷键—bindkey;5)使用diva验证版图;6)使用diva 进行LVS;登陆以后,首先要先创建自己的工作目录,比如Work, cd Work.从csm25rf库所在文件夹下拷贝文件到自己的工作目录下,你的工作目录下必须有文件,不然在LSW窗无法显示绘制版图需要的各个图层。

从/CDS_ROOT/tools/dfII/cdsuser目录下拷贝 .cdsinit文件到自己的目录下,该文件是Cadence 自带的软件相关设置的文件,里面有相关字体的设置,Bindkey设置等,这里主要考虑Bindkey的设置,也可以设置自己的Bindkey,不过 Cadence默认的设置是足够的。

当然也可以单单靠鼠标来进行操作,virtuoso le 窗口有常用命令的工具栏,不过就我自己的感觉,用快捷键比鼠标要快很多。

如果要运行Diva LVS 还得有.simrc文件。

(不过这里有一个问题,服务器上的.simrc文件的设置跟csm25rf库有不一致的地方,运行Diva LVS 会出现目录LVS非法的错误。

运行vituoso le要打开virtuoso le ,首先要打开CIW窗口。

在shell 命令行下输入:icfb& 进入CIW 窗口,字符&使得cadence 在后台工作(即可以在shell命令行执行其它命令),也可以在shell 提示符下输入其它的命令来打开CIW窗口,如下图:(在这里也可以输入layout& 或者 layoutPlus&)检查设计需要的相关库是否存在。

(word完整版)实验三 Virtuoso版图编辑器的基本使用

(word完整版)实验三 Virtuoso版图编辑器的基本使用

实验三Virtuoso版图编辑器的基本使用目录1.实验目的2.使用Virtuoso版图编辑器绘制反相器版图3.设计规则检查(Design Rule Check)4。

版图网表和参数提取(Layout and Parameter Extraction)5。

版图与原理图网表对比检查(Layout vs. Schematic Check)1.实验目的本实验主要目的是通过绘制反相器版图的详细过程初步介绍Virtuoso版图编辑器的使用,同时也介绍了设计规则检查(DRC)、版图提取(LPE)、以及版图原理图网表对比检查(LVS)的基本操作步骤。

2.使用Virtuoso版图编辑器绘制反相器版图通过用版图编辑器创建反相器版图的例子来熟悉版图编辑器的使用。

在Library Manager窗口中选中IClab1库,然后点击File-—>New——〉Cell View,输入Cell Name为inverter,Tool选Virtuoso,View Name会自动变成layout,见图1。

图1. 用Virtuoso创建layout对话框在此需要特别注意的是,我们创建的版图是为实验一反相器原理图而创建的,因此自定义元件库名称必须与原理图所在库名称一致,特别是Cell Name也必须与原理图的Cell Name一致,即为inverter,有些同学在做此实验时在新创建的元件库中做,而且取了一个与原理图不同名的版图名称,这就给后面的版图提取和后端仿真带来了很大麻烦,所以请严格遵守上述命名规则。

点击OK会打开Virtuoso版图编辑器,同时启动的还有Layer Select Window,即LSW。

因绘制版图时一定先要与某一工艺库关联,而LSW将与关联的工艺库联动,所以不同的工艺库会有不同的LSW窗口出现。

本实验中的IClab1自定义库是与NCSU_TechLib_ami06工艺库关联的,所以该工艺库的名称会显示在LSW窗口的上面。

Virtuoso Layout Editing 使用简介

Virtuoso Layout Editing 使用简介

Virtuoso Layout Editing 使用简介本文以INV为例介绍virtuoso Layout Editing 的基本操作方法一、建立目录结构首先选择项目的名称为最top的目录名称,这里假设为MyLib(为了文章的语言简洁,以下将不会过多描述)。

具体命令如下:%mkdir MyLib%cd MyLib%mkdir opus db dracula%cd dracula%mkdir loglvs lvs drc相关目录名称意义:MyLib 主目录opus 运行Virtuoso环境db 存放database,即将你所画的图export出来dracula 进行检测,这里使用dracula这个工具对所画的版图进行验证loglvs 进行LVS(版图对电路)检测时用到的netlist(电路描述)lvs 进行LVSdrc 进行drc(设计规则检查)二、建立数据库现在进到opus目录中,准备technology file(建立数据库时必须的文件)和display file(图层描述)%icfb& ,接着跳出cadance的控制界面图示如下:点击File-->New-->Library ,在跳出的对话框中Name填入MyLib,选中Compile a new techfile,点击ok在ASCII Technology file 里填入准备好的tech file,点击ok,库便建好了。

三、建立新的版图inv点击File-->New-->Cellview在跳出的对话框中Library Name选择MyLib,Cell Name填入inv,View Name选择layout,点击ok接着就是版图inv的工作区了图为layout工作区,所进行的layout都在些工作区内完成。

工具框中介绍几个常用的工具,为保存,点击保存当前工作区的内容。

这三个图标依次为fit全部显示,zoom in放大视图,zoom out缩小视图。

Virtuoso软件的使用技巧

Virtuoso软件的使用技巧
1virtuoso软件的使用技巧1virtuoso简介2如何正确进入virtuoso3电路图的绘制4电路图的仿真与分析5版图的绘制6版图的验证drclvs7版图后仿真主要内容cadence公司的virtuoso是一个适用于高级模拟混合信号射频和定制数字设计的定制设计平台并可以提供深亚微米45nm的数字元件特性验证
Calibre →Run DRC
Rules →Run Schematic) Input the netlist
由版图生 成.gds文件 there is no errors and warning messages
LVS-1
LVS-1
Run LVS
常用的快捷键
• • • • • • • • • • r:绘制长方形 c:copy F4:part/full s:stretch o:添加contact或via i:调用模块 q:修改属性 k:尺 shift+k:取消所有尺 l:加label • • • • • • • • • x/shift+x:进入底层模块 shift+b:返回顶层模块 shift+z :缩小一半 ctrl+z:增大两倍 p:path shift+c:chop F3:改变操作属性 shift+f:显示具体层 ctrl+f:显示模块
主要内容
• • • • • • • 1、Virtuoso简介 2、如何正确进入Virtuoso 3、电路图的绘制 4、电路图的仿真与分析 5、版图的绘制 6、版图的验证DRC/LVS 7、版图后仿真
• Exceed Broadcast →选择用户
设置环境变量:setenv DISPLAY IP:0
必须确保绘制版图需要的工艺文件与 版图所在的库是在同一个目录下的

浙大版图绘制及Virtuoso的使用PPT课件

浙大版图绘制及Virtuoso的使用PPT课件

starts.
• User location
~/.cdsinit
• Sample location your_install_dir/tools/dfII/samples/local/cdsinit
• System default location ./.cdsinit
• File
cds.lib
• Purpose cds.lib files.
• System default location ./.cdsenv
01.12.2020
共85页
24
• File
.cdsinit
• Purpose
A Cadence SKILL language
when the Cadence design framework II (DFII) product
Sets the paths to libraries and other
• INCLUDE your_install_dir/share/cdssetup/cds.lib
01.12.2020
共85页
25
• File
.cdsplotinit
• Purpose
Initialization script for
共85页
19
Controlling the Icon Menu
You can control
CIW->Option->User…
• Where the icon menu appears
• Whether the menu appears at all
• Whether icon names appear
• In the LSW, press Shift and click middle on the layer you want to be the only selectable layer.

课程实验一 Cadence使用基础

课程实验一 Cadence使用基础

IC工艺及版图设计课程实验一一、实验目的:1 掌握Cadence软件的启动方法2 了解原理图编辑器使用方法3 掌握Cadence版图编辑软件的使用方法二、实验软件:Cadence IC 5141 Virtuoso Layout Editor三、实验要求:实验前请做好预习工作,实验后请做好练习,较熟练的使用Cadence软件。

华侨大学电子工程系(The Department of Electronic Engineering Huaqiao University)实验内容:项目一、Linux系统与Cadence软件介绍1.Cadence软件介绍◎全球最大的EDA公司,产品涵盖电子设计的整个流程,自1991年以来,连续在EDA市场中销售额稳居第一。

◎提供系统级至版图级的全线解决方案,产品包括系统级设计,功能验证,IC综合及布局布线,模拟、混合信号及射频IC设计,全定制IC设计,IC物理验证,PCB设计和硬件仿真建模等。

◎系统庞杂,工具众多,不易入手◎具有广泛的应用支持,全球知名半导体公司与电子系统公司均将Cadence软件作为其全球设计的标准。

2.Cadence 全定制IC设计软件◎Virtuoso Schematic Composer◎Analog Design Environment◎Spectre◎Virtuoso Layout Editor◎Assura◎Dracula & Diva◎Virtuoso Layout Synthesizer自动版图◎ICCragtsman布局工具3.系统环境◎.cshrc:指定Cadence软件和License文件所在路径(用户目录下,隐藏文件)◎.cdsenv:包含Cadence软件的一些环境设置(用户目录下,隐藏文件)◎.cdsinit:Cadence初始化设置(用户目录下,隐藏文件)◎ cds.lib:Cadence调用的设计库文件◎ techfile:工艺文件包含了设计必须的信息,版图设计时必须包含该文件。

Virtuoso软件的使用技巧

Virtuoso软件的使用技巧

主要内容
• 1、Virtuoso简介 • 2、如何正确进入Virtuoso • 3、电路图的绘制 • 4、电路图的仿真与分析 • 5、版图的绘制 • 6、版图的验证DRC/LVS • 7、版图后仿真
• Exceed Broadcast →选择用户
设置环境变量:setenv DISPLAY IP:0
调用生成的模块
常用的快捷键
i (instance):插入元件 f (full screen):全屏幕 w (wire) :连线 p (pin):加管脚 q (quality):编辑属性
e:进入下一层模块 ctrl+e:返回上一层模块 [ : 缩小两倍 ] :放大两倍
主要内容
• 1、Virtuoso简介 • 2、如何进入Virtuoso • 3、电路图的绘制 • 4、电路图的仿真与分析 • 5、版图的绘制 • 6、版图的验证DRC/LVS • 7、版图后仿真
Virtuoso软件的使用技巧
主要内容
• 1、Virtuoso简介 • 2、如何正确进入Virtuoso • 3、电路图的绘制 • 4、电路图的仿真与分析 • 5、版图的绘制 • 6、版图的验证DRC/LVS • 7、版图后仿真
• Cadence公司的Virtuoso是一个适用于高级模拟、 混合信号、射频和定制数字设计的定制设计平台, 并可以提供深亚微米(45nm)的数字元件特性验证.
常用的快捷键
• r:绘制长方形 • c:copy • F4:part/full • s:stretch • o:添加contact或via • i:调用模块 • q:修改属性 • k:尺 • shift+k:取消所有尺 • l:加label
• x/shift+x:进入底层模块 • shift+b:返回顶层模块 • shift+z :缩小一半 • ctrl+z:增大两倍 • p:path • shift+c:chop • F3:改变操作属性 • shift+f:显示具体层 • ctrl+f:显示模块

Virtuoso软件的使用技巧

Virtuoso软件的使用技巧

仿真环境:Tools →Analog Environment
填写库文件:Setup →Model Libraries
Browse →Add
设定仿真参数:Analyses →Choose
节点电流:Outputs →To Be Saved Select On Schematic
保存仿真参数:Session → Save state

123

124 add full/relative path to replace xxx

125 setenv LAYOUT_PATH "/home/zhaozhe/lvs_as/OP_CL_3p.calibre.gds"

126 setenv LAYOUT_PATH "mpw_08.gds"

netlist and run 与run
simulation → Output log
瞬态/静态电压、瞬态/静态电流、幅度、相位、工作状态……
仿真结果的测量
主要内容
• 1、Virtuoso简介 • 2、如何进入Virtuoso • 3、电路图的绘制 • 4、电路图的仿真与分析 • 5、版图的绘制 • 6、版图的验证DRC/LVS • 7、版图后仿真

114 setenv SOURCE_PATH "good"

115

116 add schematic topcell name to replace xxx

117 setenv SOURCE_PRIMARY "opamp"

118

119 setenv SOURCE_PRIMARY "top_ma"

Virtuoso软件的使用技巧

Virtuoso软件的使用技巧

主要内容
1、Virtuoso简介 2、如何正确进入Virtuoso 3、电路图的绘制 4、电路图的仿真与分析 5、版图的绘制 6、版图的验证DRC/LVS 7、版图后仿真
Exceed Broadcast →选择用户
设置环境变量:setenv DISPLAY IPso简介 2、如何进入Virtuoso 3、电路图的绘制 4、电路图的仿真与分析 5、版图的绘制 6、版图的验证DRC/LVS 7、版图后仿真
Calibre →Run PEX
仿真环境:Tools →Analog Environment
添加库文件:Setup →Model Libraries
Browse →Add
设定仿真参数:Analyses →Choose
节点电流:Outputs →To Be Saved Select On Schematic
保存仿真参数:Session → Save state
netlist and run 与run
simulation → Output log
瞬态/静态电压、瞬态/静态电流、幅度、相位、工作状态……
仿真结果的测量
主要内容
1、Virtuoso简介 2、如何进入Virtuoso 3、电路图的绘制 4、电路图的仿真与分析 5、版图的绘制 6、版图的验证DRC/LVS 7、版图后仿真
版图与原理图一致性的错误——检查工具 LVS(Layout versus Schematic)。
Calibre →Run DRC
Rules →Run DRC
查找错误
LVS(Layout vs. Schematic) Input the netlist
由版图生 成.gds文件 there is no errors and

实验手册Virtuoso_Analog_Design_Environment

实验手册Virtuoso_Analog_Design_Environment

Virtuoso Analog Design Environment实验手册Version 5.1.41实验一、熟悉Virtuoso Analog Design Environment实验摘要:通过一些基本操作熟悉Linux操作系统下Virtuoso Analog Design Environment设计工具。

Virtuoso Analog Design Environment 是一个在Design Framework II设计软件系列中的一个,它可以进行输出波形查看,模拟仿真等,Virtuoso Analog Design Environment 有一个非常友好的图形界面。

实验步骤:一、登录Linux操作系统,用安装软件的用户登录,最好不要用root用户。

二、打开Linux的终端,进入软件所在文件夹,比如我的是/home/chengtao/adelabic5,输入cd /home/chengtao/adelabic5,即可进入,注意在安装时有一个lnx86.cshrc的文件,在每次进入Cadence之前都应该先运行以下命令:source lnx86.cshrc ,然后再终端中输入icms & ,稍等片刻,即可进入Cadence 图形界面CIW,如下图1所示(会弹出一个Cadence得介绍窗口,关闭即可)。

三、打开一个尖峰检测电路。

1、选择Tool下的Library Manager ,即可弹出Library Manager对话框,总共有三栏分别为:Library、Cell、View,只有在Library下有目录,另外两个是空的,点traning,在Cell下便会显示很多目录,我们选择点击peakTestv,在View下会出现一个schematic,双击便会弹出一个对话框,如下图2所示。

2、选中peakDetectv ,peakDetectv会被白色的正方形线包围,然后依次执行Design—Hierarchy—Descend Edit (可以使用快捷键E),会蹦出一个小对话框,在View Name中选择schematic,点击Ok,则会弹出一个电路图,如下图3所示。

virtuosuo 用法

virtuosuo 用法

virtuosuo 用法
Virtuoso是一个电路模拟软件,用法如下:
1.打开Virtuoso软件,创建一个新的电路设计。

2.在电路设计界面中,添加所需的电子元件和连接线,以构建电路。

3.选择模拟算法,例如SPICE、IBIS等,以用于模拟电路的性能。

4.设置模拟参数,例如电压、频率等,以确定模拟的特定条件。

5.运行模拟,并分析结果。

Virtuoso会提供各种分析工具,例如波形图、眼图等,以帮助用户理解电路的性能。

6.根据需要调整电路设计,并重新进行模拟,以优化电路性能。

此外,Virtuoso还有一些常用功能,如复制/粘贴、查找/替换、批量修改等操作,可以大大提高电路设计效率。

同时,Virtuoso还支持多种脚本语言,例如Tcl/Tk、Perl、Python等,可以用于自动化处理和批处理操作。

需要注意的是,Virtuoso是一个比较复杂的软件,需要一定的学习和实践才能熟练使用。

建议在掌握基本的电子技术和模拟算法知识后再使用Virtuoso进行电路设计和模拟。

Cadence芯片版图设计工具Virtuso

Cadence芯片版图设计工具Virtuso

CADENCE芯片版图设计工具VIRTUSO/DIV A/DRACULA入门手册 (2)1、使用V IRTUSO/ D IV A/D RACULA之前的准备 (2)1.1、要找一台装有工具IC的计算机 (2)1.2、要能连接到该计算机上 (2)2、工具IC的软件环境配置 (3)2.1、创建工具IC的启动目录,即工作目录。

(3)2.3、将(.cdsinit和.cdsenv)拷贝到工具IC的启动目录 (3)2.4、在工作目录下创建工艺库文件 (3)2.5、启动工具IC,命令为icfb& (3)2.6、配置工艺库路径 (4)2.7、添加工艺提供的一些辅助库............................................................错误!未定义书签。

2.8、添加Multipart Path............................................................................错误!未定义书签。

2.9、安装PCELL........................................................................................错误!未定义书签。

3、开始一个新的设计---编辑电路图与版图 (5)3.1、新建一个设计库 (5)3.2、Attach库 (6)3.3、创建新设计 (6)3.4、编辑电路图 (7)3.5 编辑版图 (8)3.6 可以根据习惯改变版图的层次显示特性 (9)3.7、完成版图编辑之后先保存再退出 (10)4 版图的DRC检查 (10)4.1、基于Diva的方式 (10)4.2、基于Dracula的方式 (10)5 、LVS (12)5.1、准备版图的GDS文件 (12)5.2、准备电路网表 (12)5.3、用LOGLVS转换电路网表成LVS要求格式 (14)5.4、修改lvs的命令文件 (14)5.6、运行dracula来生成lvs任务的可执行文件 (14)5.7、在控制台下,运行文件 (14)5.8、查看错误 (14)5.9、修改 (15)6、PAD相关 (15)6.1、准备pad库 (15)6.2、导入pad版图的GDS文件 (15)6.3、更新gds和cdl (16)6.4、修改cdl (16)7、一些小经验 (17)8、附件清单 (18)9、后记 (18)Cadence芯片版图设计工具Virtuso/Diva/Dracula入门手册(以上华0.6um DPDM工艺设计库为例)Cadence 是一套功能强大的EDA软件,包含有诸如IC、SE等常用芯片设计工具。

实验一Virtuoso原理图和图标编辑器的基本使用

实验一Virtuoso原理图和图标编辑器的基本使用

实验一Virtuoso原理图和图标编辑器的基本使用目录1.实验目的2.创建一个新的自定义单元库3.使用 Cadence Virtuoso 原理图编辑器构建一个反相器4.创建一个自定义元器件图标1.实验目的本实验采用AMI06工艺设计一个反相器,以此使学生达到熟悉 Cadence Virtuoso 原理图和图标编辑器使用,记住常用热键组合以及掌握与特定工艺库关联之目的。

2.创建一个新的自定义单元库启动 Cadence,调用 CIW(Command Interpreter Window)首先启动计算机,在用户名处键入 cdsusr, 密码处键入123456,进入Linux操作系统桌面,在cdsusr’s Home 文件夹中创建iclabs子文件夹。

请记住一定要创建这个子文件夹,这样才不会影响到cdsusr根目录下的cds.lib文件。

操作如下:File --> Create Folder, 在新创建的文件夹名称处键入iclabs(可取不同名字,学号和本人名字拼音等)。

进入Linux桌面,单击鼠标右键打开终端。

见图1。

图1. Linux桌面操作在打开的终端中执行下列命令:见图2的红色框线内。

图2. Linux终端执行第二个命令后你就可看见Cadence软件的CIW窗口出现。

见图3所示。

图3. Cadence软件的CIW窗口在CIW窗口中点击Tools-->Library Manager..., 将打开库管理器(图4)。

图4. 库管理器你可看到NCSU提供的库已显示在Library栏目中,有 NCSU_Analog_Parts,...等。

点击库管理器中的File-->New-->Library..., 将打开New Library 对话窗口, 现创建一个新库取名为IClab1。

见图5。

图5. 创建一个自定义元件库点击OK弹出关联工艺库对话框(图6),选择Attach to an existing techfile。

1.Virtuoso电路图设计输入

1.Virtuoso电路图设计输入

Cadence IC设计实验中国科技大学电子科学与技术系IC教研组黄鲁胡新伟白雪飞2005年10月(实验例题由Cadence 公司提供)致谢!电子科学技术系刘烃海、矫逸书、祝超、梅汪生等同学帮助编写了部分实验章节;信息实验中心屈玉贵主任和方毅、周远远、刘贵英等老师不仅为实验提供了技术支持,准备好EDA软件licence、配置了计算机和软件运行环境,而且热情参与了本实验教学。

对于上述老师和同学们的辛勤工作和所做出的贡献,在此一并表示衷心地感谢!预备知识:UNIX你掌握UNIX操作系统的基本命令吗?下面几条常用命令可能会对你有用处。

提醒一下,UNIX命令是区分大小写的。

查文件:ls (不显示隐含文件)、la (或ls –a,显示所有文件)、ls |mpre(帧显)、la |more删文件:rm 文件名建新目录:mkdir 目录名删目录:\rm –r目录名( 慎用!!!)拷贝:cp 源文件名(含路径)目标文件名(含路径),例将isc用户的abc.suf 文件拷贝到自己的当前目录下:cp ~isc/abc.suf .解.tar打包文件:tar vxf 打包文件名解.tar.Z压缩文件:tar vxfZ 压缩文件名文件改名: mv 原文件名新文件名查命令与参数功能:man 命令***************************************************************************规定:本实验教材中红色为键入命令或字符,兰色为菜单项,紫色为功能键;“单击”指鼠标左键按下一次。

****************************************************************************实验一、Virtuoso Schematic Editor实验目的:掌握电原理图(schematic)设计输入方法。

边学边做[1]启动IC Design 软件:开机后运行Exceed进入服务器SOLARIS登录界面,输入用户名和密码(由系统管理员提供);点击一下cpu disk菜单项上方的三角箭头,点击This Host出现Terminal窗口,(或点击Console 出现Console窗口);mkdir 你的学号cd 你的学号cp /eva01/cdsmgr/ ICDATA/SchemEd.tar . (提醒:最后是个小点,稍等)tar vxf SchemEd.tarcd adelabic5icfb &(或icms &,你知道后缀&的作用吗?在UNIX命令后加&是个好习惯)若出现“What’s New”窗口,关掉它。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

实验一Virtuoso原理图和图标编辑器的基本使用目录1.实验目的2.创建一个新的自定义单元库3.使用 Cadence Virtuoso 原理图编辑器构建一个反相器4.创建一个自定义元器件图标1.实验目的本实验采用AMI06工艺设计一个反相器,以此使学生达到熟悉 Cadence Virtuoso 原理图和图标编辑器使用,记住常用热键组合以及掌握与特定工艺库关联之目的。

2.创建一个新的自定义单元库启动 Cadence,调用 CIW(Command Interpreter Window)首先启动计算机,在用户名处键入 cdsusr, 密码处键入123456,进入Linux操作系统桌面,在cdsusr’s Home文件夹中创建iclabs子文件夹。

请记住一定要创建这个子文件夹,这样才不会影响到cdsusr根目录下的cds.lib文件。

操作如下:File --> Create Folder, 在新创建的文件夹名称处键入iclabs(可取不同名字,学号和本人名字拼音等)。

进入Linux桌面,单击鼠标右键打开终端。

见图1。

图1. Linux桌面操作在打开的终端中执行下列命令:见图2的红色框线内。

图2. Linux终端执行第二个命令后你就可看见Cadence软件的CIW窗口出现。

见图3所示。

图3. Cadence软件的CIW窗口在CIW窗口中点击Tools-->Library Manager..., 将打开库管理器(图4)。

图4. 库管理器你可看到NCSU提供的库已显示在Library栏目中,有 NCSU_Analog_Parts,...等。

点击库管理器中的File-->New-->Library..., 将打开New Library 对话窗口, 现创建一个新库取名为IClab1。

见图5。

图5. 创建一个自定义元件库点击OK弹出关联工艺库对话框(图6),选择Attach to an existing techfile。

图6. 选择关联工艺库的操作不同的工艺库对应不同的MOS器件模型,在对原理图进行仿真时需要选择相应工艺库中的模型,这样得到的结果更接近实际情况。

NCSU提供的CDK一共包含有9个工艺库,其中MOSIS_layout_Test库显示在最上端。

点击OK弹出选择特定工艺库对话窗口,对本实验,选择NCSU_TechLib_ami06库。

图7. 关联特定工艺库在库管理器中选中刚创建的IClab1库,单击菜单File-->New-->Cell View...,弹出 Create New File 对话窗(图8),Cell Name 可自己命名如inverter, Tool 选 Composer- Schematic, View Name 就会默认选中schematic(原理图)。

图8. 指定创建的具体元件的名称和类型点击 Create New File 中的OK,就会启动Virtuoso Schematic Editor(图9)图9. Virtuoso 原理图编辑器工作界面若在上一步创建Library的过程中由于操作太快而不知道是否已正确关联了特定的工艺库,可在Library Manager窗口中鼠标右键点击IClab1,选择弹出菜单中的Properties...弹出对话框(图10)即可查看到底关联了哪个工艺库。

图10. 元件库属性编辑器上图正确显示了本次实验需要关联的工艺库。

若不正确而需要重新关联这个工艺库时,并不需要重新创建自定义元件库,而可在CIW窗口中进行操作,鼠标点击Tools-->Technology File Manager...弹出窗口(图11):图11. 重新关联工艺库的方法点击Attach...弹出对话框如图12所示即可重新关联工艺库了。

图12. 重新关联工艺库3.使用 Cadence Virtuoso 原理图编辑器构建一个反相器你需要在此编辑器中进行诸如放置和移动元器件,使用连线将各元器件相连以及对元器件属性做修改等操作,图13给出了常用热键,当然你也可进行菜单操作。

图13. 原理图编辑器常用热键另外上面没有列出的“Esc”键是用来退出正在执行的命令的键,经常会用到它。

构建一个反相器需要一个PMOS管和一个NMOS管,鼠标左击原理图编辑器的空白处,按热键I将会打开Add Instance对话窗口,按Browse会打开Component Browse窗,图14. 添加元器件窗口在Component Browse窗口中,Library选择NCSU_Analog_Parts,点击列出栏目中的N_Transistors或P_Transistors即可选择其中的器件,先点击N_Transistors,会打开以下窗口(见图15左图)。

图15. 选择所需添加的元器件选择nmos器件,其参数会显示在Add Instance 窗口中(见图15右图)。

移动鼠标到原理图编辑器中,nmos器件将显示在鼠标光标处,选择一个合适的位置(中间稍微偏下方)按鼠标左键放置nmos器件。

对于pmos器件,先点击(Go up 1 level)其余操作步骤完全相同,不同之处在于需要点击列出栏目中的P_Transistors。

图16. 添加pmos器件接下来需要放置电源以及地的连接关系符号,这些符号在Component Browse对话窗中的Supply_Nets分类栏目中,点击该栏目,在打开的电源地连接符号中你可依次选择gnd (地)和vdd (电源连接)符号,并将其放置到合适的位置。

至此按Esc 键即可结束放置元器件的命令。

原理图编辑器应该显示如图17所示:图17.大家注意到放置的pmos 和nmos 晶体管旁有参数显示,它们的值可根据设计者的要求进行更改。

要改变值时,先点击需要更改属性值的器件图标,再点击编辑器左侧的属性图标或按热键Q ,即可打开Edit Object Properties 对话窗口(图18)。

图18. 器件属性值对话框移动窗口右侧的滚动条可看到更多的属性值。

对pmos 或nmos 器件来说,改变得最多的值就是沟道的Width 和Length 。

需要注意的是,不同的工艺这两个属性值是有相应的最小值限制的,如上图中带阴影的两项分别为最小宽度和最小长度,所以你输入的长和宽数值不能比它们小。

在大多数反相器设计中,为了使反相器的各项性能指标基本对称,pmos器件的沟道宽度一般选取为nmos器件的2-3倍,本次实验中将nmos器件的沟道宽度默认值1.5u修改为3u,而将pmos器件的宽度修改为6u。

更改数值后点击OK完成。

接着就是将元器件按照反相器的工作原理进行电气连接,连线采用Wire(narrow),点击编辑器左侧的Wire图标,分别移动鼠标至各元器件连接点(小红方块)将pmos源极连到vdd,nmos源极连到gnd,pmos漏极连到nmos漏极,pmos 栅极连到nmos栅极。

最后从栅极和漏极节点分别引出两根线用来连接引脚,按Esc 键退出连线。

此时的编辑器应显示如图19所示:图19. 构建中的反相器下一步点击Add Pin图标或按热键P添加引脚,栅极引出线连接输入引脚,漏极引出线连接输出引脚。

在弹出的添加引脚对话窗中,需要给引脚取名和选择类型,根据需要选定引脚方向为输入或输出,按回车键即可添加引脚,如图20所示:图20.添加引脚对话框完成添加输入输出引脚后按Esc键退出。

此时原理图编辑器应显示如下:图21. 一个完整的反相器电路图点击左侧工具条上方的Check and Save图标或按f8键保存你的设计,若电路有错误或警告信息则会弹出一个窗口告诉你,详细信息会显示在CIW窗口中。

若无信息窗口弹出则表示电路正常。

图22在CIW窗口中显示原理图没有错误。

图22. 原理图保存后CIW信息窗口4.创建一个自定义元器件图标刚设计的反相器就是一个新的元器件,下一步就是要为它创建一个图标,以便于在测试台电路(Testbench)中调用它进行电气性能的仿真和被其他电路反复调用。

从原理图编辑器的菜单中选择Design-->Create Cellview-->From Cellview, 会打开一个创建图标的对话窗。

被创建的图标应该保存在IClab1库中,对话框中的From View Name 应该为 schematic, To View Name 应该为 symbol,如果一切正确,请点击OK完成创建自定义元器件图标操作,见图23。

图23. 创建自定义元器件图标对话框此时图标编辑器将自动打开并创建了一个图标如图24所示:图24. 图标编辑器自动创建的反相器图标图中红色的线框表示整个图标的外部轮廓,称为Selection Box,其大小因图标大小可调整,在图标被其他电路调用时是不可见的。

绿色线框表示图标的实际形状,可被删除后修改成它所表示的器件的外形。

绿色的文本表示器件在其他电路中被调用时的名称,点击选中它后可移动至不同的位置,其内容可通过按Q键对其属性进行编辑修改,上图中为[@partName],表示其被调用时将自动命名为与cell name相同,即被调用时将显示为inverter,而这正是我们所希望要显示的名称。

在此要注意:中括号[]和@符号是不能少的,否则将会显示不同的结果。

红色的文本表示器件在其他电路中被调用时的编号,虽可被修改但请不要轻易改变其内容,而应将其移动到最靠近图标的位置。

红色文本中的中括号[]和@符号也同样不能少,且文本名称instanceName字母大小写也不能更改,否则在被调用时将不会显示器件编号。

若红色的线框不小心被删除,可在图标编辑器中使用菜单Add-->Selection Box自动或手动添加。

若红色文本或绿色文本不小心被删除,点击编辑器左侧的[@abc]添加label图标,或使用菜单Add-->Label... 则会弹出Add Symbol Label对话框,应根据需要选择Label Choice为instance label或logical label,如图25所示:instance label添加红色文本。

logical label添加绿色文本。

图25. 添加红色文本和绿色文本的说明既然创建的符号为反相器,自动创建的矩形图标显然是不合适的,反相器的外形整体应该为一个三角形,且在输出端顶点有一个小圆圈,因此我们就可以将绿色的矩形线框完全删除,选中绿色矩形线框,点击编辑器左侧的delete图标即可。

要画一个三角形,先点击编辑器左侧的line图标,Add Symbol Shape 对话窗口弹出,如图26所示,从对话框中可以看到,除了可画线以外,还可画多边形,园等多种形状。

相关文档
最新文档