数字逻辑实验指导书

数字电路是一门对实践性要求很强的专业课程，数字电路实验是一门验证理论、巩固所学知识、根据所学知识进行简单应用的课程。

实验操作有助于对课程理论的掌握和理解，要求学生完成本课程后，能基本上验证基本数字逻辑电路及器件的功能，能够独立的分析和设计基本的电路。

为了实现这一目的，要求在课程学习期间完成6-8个实验，实验应与课堂教学同步完成，具体内容和要求见正文。

为了突出软件学院的特点，我院学生实验以虚拟实验为主，实施电路实验采用实验室开放验证的方式。

使用的虚拟实验软件是海军航空工程学院青岛分院开发的《电工电子网上虚拟实验室》。

在整编本讲义过程中，得到了杨发宝、杨建庭等老师的多处指正，但是由于时间仓促的原因，本实验讲义还是较为粗糙，在科学性、内容、文字等方面还有诸多不够完善之处，请读者在使用过程中指出，以便在下次印刷时更正。

参考资料：《数字电子技术基础（第四版）》高等教育出版社阎石《数字逻辑 PPT课件》西安交通大学毛文林《电工电子网上虚拟实验室》海军航空工程学院青岛学院冷洪勇2006.3.28实验一基本逻辑门电路的逻辑功能测试------------------------------3 实验二组合逻辑电路的分析与设计----------------------------------6 实验三集成触发器------------------------------------------------9 实验四计数译码显示电路------------------------------------------13 实验五数据选择器------------------------------------------------18 实验六自激多谐振荡器--------------------------------------------20 实验七单稳与史密特触发器----------------------------------------23 实验八数/模模/数转换------------------------------------------29 实验九 555型集成时基电路----------------------------------------33 附录一数字电路仿真实验环境的操作指南----------------------------38 附录二实验使用相关芯片管脚定义图及功能真值表--------------------41实验一基本门电路的逻辑功能测试实验目的1、掌握TTL、CMOS集成门电路逻辑功能和主要参数的测试方法。

2、熟悉数字电路实验箱的结构、功能和使用方法。

实验原理1、与非门的逻辑功能图1-1 Q=AB 表1-1 Q=AB2、或非门的逻辑功能图1-2 Q=A+B 表1-2 Q=A+B3、三态门的逻辑功能图1-3 三态门表1-3 三态门4、使用TTL集成电路应注意以下几点：(1)插接集成块时，要认清定位标志。

(2)电源电压5±0.5V，极性不能反。

(3)对与非门，为提高驱动输入端可以并联。

(4)输出端不能并联（三态输出除外），不能直接接+5V或地。

实验步骤1、验证TTL集成与非门74LS20的逻辑功能例：74LS20引线图及逻辑关系如图所示。

任选一门，将四输入端A、B、C、D 分别接至逻辑开关S1~S4，输出端Q接至状态显示发光二极管LED。

按表要求，改变A、B、C、D逻辑状态，观察输出端Q的显示状态，填入表中并写出逻辑表达式。

同样可以测试另一与非门的逻辑功能。

图1-4 74ls20管教定义图表1-4 74ls20真值表2、观察与非门、与门、或非门对脉冲的控制作用选用与非门按下图接线，将一个输入端接连续脉冲源（频率为20KHz），用示波器观察两种电路的输出波形，记录之。

然后测定"与门"和"或非门"对连续脉冲的控制作用。

图1-5 逻辑门电路对脉冲的控制3、利用与非门组成其它逻辑门实验报告要求1、列表记录万用表测得数值2、记录示波器显示的图像3、记录各集成逻辑门电路芯片逻辑功能及真值表4、完成此次实验的心得体会思考1、将逻辑门芯片部分输入管脚悬空，测试输出结果，联系相关理论分析。

2、假如用基本门电路实现数字密码锁，考虑如何设计。

附：实验相关逻辑电路图 (EWB)74LS00DYU1A74LS04DAY图1-6-1 Y=AYU1A74LS08DA BY图1-6-2 Y=AB74LS00DYU1A74LS32DA BY图1-6-3 Y=A+BYU1A74LS86DA BY图1-6-4 Y=A ○+B实验二组合逻辑电路的分析与设计实验目的1、掌握组合电路的测试分析及设计方法；2、用基本门电路搭建半加器、全加器，并测试其逻辑功能；3、了解集成二进制全加器的逻辑功能并利用其组成二位二进制全加器。

使用芯片74ls04、74ls02、74ls86、74ls138、74ls183实验原理（一）组合逻辑电路分析电路分析的目的：根据给定电路，分析该电路输出与输入之间的逻辑关系，得出电路的逻辑功能的描述，进而评估此电路的性能，还可进一步改进电路。

分析的一般步骤：图2-1 组合逻辑电路分析一般步骤分析的一般方法：1、穷举法穷举法的结果是真值表。

即列出n个输入变量的所有2n个输入组合，并根据每一个输入组合决定所有门的输出，逐级推出电路的输出，得到真值表。

2、逻辑代数法根据电路逐级写出各门的输出表达式，直至写出整个电路的输出逻辑表达式。

3、利用摩根定律分析若电路采用与非门和或非门实现，函数表达式需要反复应用摩根定律简化，再进行逻辑分析4、卡诺图化简法利用卡诺图化简函数，通过函数表达式或真值表分析其逻辑功能。

（二）组合逻辑电路的设计目的：根据要实现的逻辑功能，利用逻辑代数方法实现逻辑电路要求：电路用最少的逻辑门（集成块）、最少的输入端数。

使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。

设计组合电路的一般步骤如下图所示。

图2-2 组合逻辑电路的设计一般步骤（三）相关概念半加器：不考虑来自低位的进位，将二进制数进行相加运算的电路。

全加器：考虑到来自低位的进位，将二进制数进行相加运算的电路。

比较器：为实现比较两个数字的大小而设计的逻辑电路。

实验内容组合逻辑电路设计实验（1）设计用与非门及用异或门、与门组成的半加器电路。

（2）设计一个一位全加器，要求用异或门、与门、或门组成。

（3）设计一位全加器，要求用与或非门实现。

（4）利用74ls183搭建串行二位二进制数的全加器。

（5）设计一个对两个两位无符号的二进制数进行比较的电路；根据第一个数是否大于、等于、小于第二个数，使相应的三个输出端中的一个输出为“1”，要求用与门、与非门及或非门实现。

实验报告要求1、画出实验相关的逻辑电路图。

2、根据设计好的逻辑电路图，进行实际线路连接，测试其功能，记录真值表。

3、写出该次实验完成后的心得。

附：相关EWB电路74LS08J scoSCo 图2-3 半加器逻辑电路图SCO图2-4 全加器逻辑电路图74LS183DS1S2CO图2-5 集成全加器74LS183及利用其搭建二位全加器y=A0B0=A1B1图2-6 二位二进制数比较电路实验三集成触发器实验目的1、掌握基本RS、JK和D触发器逻辑功能测试。

2、掌握集成触发器的使用方法。

3、熟悉触发器之间相互转换方法。

使用芯片74ls00 74ls74 74ls112实验原理1、基本RS触发器基本RS触发器由两个与非门交叉耦合构成的，它是无时钟控制的低电平触发的触发器，基本RS触发器具有置0、置1 和保持的功能。

图3-1 RS触发器逻辑图及真值表2、JK触发器JK触发器是一种功能完善、使用灵活、通用性较强的双端输入触发器。

74LS112JK触发器是下降沿触发的双JK边沿触发器，具有J、K、时钟、置位和复位输入端。

当为低电平时，置位触发器；当为低电平时，复位触发器，而不论其它输入端的状态。

时钟输入高电平时允许JK输入，输出状态变化是在时钟脉冲由高电平到低电平转图3-2 JK触发器及其真值表3、D触发器D触发器是使用最为方便的一种单端输入的触发器。

74LS74D是双正边沿触发的D触发器，它具有各自的数据、时钟、置位、复位以及互补输出。

置位（）和复位（）是低电平有效，且不受时钟影响。

D输入的信息在时钟脉冲上升跳变时，由Q输出，其功能如表。

图3-3 D触发器及其真值表4、触发器之间的相互转换触发器都有自己固定的逻辑功能，但可以利用转换的方法获得具有其它功能的触发器，例如将JK触发器转换成T触发器的方法是：将JK触发器的JK两端连接在一起作为T端；将D触发器转换成T'触发器的方法是：将D触发器的端与D端相连，就得到T'触发器。

实验内容1、测试基本RS触发器的逻辑功能按下图，用两个与非门组成基本RS触发器，输入端、接逻辑开关的输出插口，输出端Q、接逻辑电平显示输入插口，按表要求测试，记录之。

图3-4 RS触发器逻辑功能测试2、测试双JK触发器74LS112逻辑功能(1)测试、的复位、置位功能。

任取一只JK触发器，、、J、K端接逻辑开关输出插口，CP端接单次脉冲源，Q、端接至逻辑电平显示输入插口。

要求改变、（J、K、CP 处于任意状态），并在=0（=1）或=0（=1）作用期间任意改变J、K 及CP的状态，观察Q、状态。

自拟表格并记录之。

(2) 测试JK触发器的逻辑功能按下表的要求改变J、K、CP端状态，观察Q、状态变化，观察触发器状态更新是否发生在CP脉冲的下降沿（即CP由1→0），记录之。

表3-1 JK触发器逻辑功能测试记录(3) 将JK触发器的J、K端连在一起，构成T触发器。

在CP端输入1HZ连续脉冲，观察Q端的变化。

在CP端输入1KHZ连续脉冲，用双踪示波器观察CP、Q、端波形，注意相位关系，描绘之。

3、测试双D触发器74LS74的逻辑功能(1)测试、的复位、置位功能。

测试方法与JK触发器相同，自拟表格记录。

(2) 测试D触发器的逻辑功能按下表要求进行测试，并观察触发器状态更新是否发生在CP脉冲的上升沿（即由0→1），记录之。

表3-2 D触发器逻辑功能测试记录(3) 将D触发器的端与D端连在一起，构成T’触发器。

测试方法与JK触发器相同，记录之。

4、双相时钟脉冲电路用JK触发器及与非门构成的双相时钟脉冲电路如图1所示，此电路是用来将时钟脉冲CP转换成两相时钟脉冲及，其频率相同、相位不同。

分析电路工作原理，并按图3-5接线，用双踪示波器同时观察CP、；CP、及、波形，并描绘之。

图3-5 双相时钟脉冲电路5、乒乓球练习电路电路功能要求：模拟二名动运员在练球时，乒乓球能往返运转。