第3章_8086_微处理器及其系统PPT课件

合集下载

第03-1章. 80868088微处理器及其系统

第03-1章. 80868088微处理器及其系统

3.1.1、8086/8088CPU的内部结构
执行单元( Execute Unit ) 总线接口单元 ( Bus Interface Unit )
8088的内部结构
AH BH CH DH AL BL CL DL SP BP SI DI
16位
地址 加法 器

20位
通用 寄存器
CS DS SS ES IP 内部暂存器
PA的书写方式:
段地址:段内偏移
如:1121H : 2200H=11210+2200=13410H

已知CS=1055H,DS=250AH,ES=2EF0H, SS=8FF0H,DS段有一操作数,其偏移地址=0204H, 1)画出各段在内存中的分布 2)指出各段首地址 10550H CS 3)该操作数的物理地址=?
2.地址加法器和段寄存器
BIU中的地址加法器用来实现逻辑地址到物理地址的变换 8086采用了 “段加偏移”的技术。
15 0 15 0
逻辑地址
段基值
3 0
偏移量
0000
各段寄存器分别来存放确定各段的 起始地址的16位段地址信息
寻址单元的16位偏移地址
Σ
19 0
物理地址
物理地址
左移4位后的段寄存器的内容同时 送到地址加法器进行相加
CH DH CL DL
地址 加法 器

20位
CS DS SS ES IP 内部暂存器
16位
输入/输出 控制电路 外 部 总 线
1 2
8位
3 4
把EU的操作结果存储 标志寄存器 到指定的M或I/O口。
执行部件 (EU)
指令队列
总线接口部件 (BIU)

微机原理PPT(第一、二、三章)

微机原理PPT(第一、二、三章)

格雷码
相邻两个数之间只有一位不同,常用 于模拟量和数字量之间的转换以及误 差检测等场合。
03
微处理器结构与工作原理
微处理器内部结构剖析
微处理器基本组成
流水线技术
包括运算器、控制器、寄存器等基本 部件。
提高指令执行效率的关键技术之一。
指令执行过程
取指、译码、执行、访存、写回等阶 段。
指令系统概述及分类方法
实现不同进制数之间的转换。
计算机中数的表示方法
原码表示法
将最高位作为符号位,其余各位表示 数值本身。
反码表示法
正数的反码与其原码相同,负数的反 码是在其原码的基础上,符号位不变, 其余各位取反。
补码表示法
正数的补码与其原码相同,负数的补 码是在其原码的基础上,符号位不变, 其余各位取反后加1。
移码表示法
02
计算机中的数与编码
进制数及其转换方法
十进制数
以10为基数,采用0-9共10个 数字符号组成的数值表示方法

二进制数
以2为基数,采用0和1两个数字 符号组成的数值表示方法。
十六进制数
以16为基数,采用0-9和A-F共 16个数字符号组成的数值表示 方法。
进制数转换方法
包括整数部分和小数部分的转换 ,通过除基取余法和乘基取整法
微机原理ppt(第一、二 、三章)
目录 CONTENT
• 绪论 • 计算机中的数与编码 • 微处理器结构与工作原理 • 汇编语言程序设计基础 • 输入输出接口技术与应用 • 中断系统与定时/计数器应用
01
绪论
微机原理课程概述
课程性质
微机原理是一门研究微型计算机 基本组成、工作原理、接口技术
及其应用的课程。

微机原理第3章-指令系统

微机原理第3章-指令系统

▲按给出偏移地址方式的不同,分为以下5种: 寄存器间接寻址 寄存器相对寻址 基址加变址寄存器 相对基址加变址寄存器 MOV AL, [ BX ] MOV AL, [ BX + 10H ] MOV AL, [ BX + SI ] MOV AL, [ BX + SI + 10H ]
(1)寄存器间接寻址
寄存器寻址方式的操作数是寄存器的值,指令中直接 使用寄存器名,包括8位或16位通用寄存器和段寄存器。可 使用的16位寄存器:AX、BX、CX、DX、SI、DI、SP、 BP;其中:AX、BX、CX、DX可分成两8位使用。
例: MOV AX,CX
;(AX)
(CX)
INC CX
;(CX)
(CX)+1
3.直接寻址(Direct Addressing)
0002
AH
AL
默认段寄存器的关系: ① 使用BX、SI、DI,默认段寄存器为DS
(BX)
PA = ( DS )×10H + (SI) (DI)
② 使用BP,默认段寄存器为SS PA = ( SS )×10H + ( BP )
使用BX、SI、DI的寄存器寻址,默认段寄存器为DS
寄存器组 AH AL BH BL CH CL DH DL SI DI BP SP AX BX CX DX DS ES SS CS IP 地 址 加 法 器
运 算 器
控制总线CB


PSW标志 寄存器
执行部件控制电路
CPU
总线
内存
例: MOV AX , [ BX + SI ]
若 ( DS ) = 4000H
( BX ) = 2000H ( SI ) = 100H 则内存操作数的物理地址为:

微机原理与接口第3章2—8086微处理器总线周期及引脚资料

微机原理与接口第3章2—8086微处理器总线周期及引脚资料
第3章 80x86微处理器
3.2.3 8086微处理器的总线时序 1. 总线时序
⑴ 指令周期
每条指令的执行由取指令、译码和执行 等操作组成,执行一条指令所需要的时间 称为指令周期(Instruction Cycle),不同 指令的指令周期是不等长的,一个指令周 期由一个或若干个总线周期组成。
1
第3章 80x86微处理器
– 4个时钟周期编号为T1、T2、T3和T4 – 总线周期中的时钟周期也被称作“T状态” – 时钟周期的时间长度就是时钟频率的倒数
• 当需要延长总线周期时插入等待状态Tw • CPU进行内部操作,没有对外操作时,其引脚就处
于空闲状态Ti
12
第3章 80x86微处理器
第3章:3.2 8088的总线时序(续3)
(c)
3
第3章 80x86微处理器
⑴ 总线读操作时序
当8086 CPU 进行存储器或I/O端口读操作 时,总线进入读周期。基本的读周期由4个时 钟周期组成:T1、T2、T3和T4。CPU在T3到T4之间 从总线上接收数据。当所选中的存储器和外设 的存取速度较慢时,则在T3和T4之间将插入1个 或几个等待周期TW。图3.3是8086最小方式下的 总线读操作时序图。下面对图中表示的读操作 时序进行说明。
⑵ 总线周期
8086CPU与外部交换信息总是通过总线进行的 。CPU的每一个这种信息输入、输出过程所需要 的时间称为总线周期(BusCycle),一般一个总线 周期由四个时钟周期组成。
⑶ 时钟周期
时钟脉冲的重复周期称为时钟周期 (Clock Cycle)。时钟周期是CPU的时间基准,由计算机 的主频决定。如8086的主频为5MHz,1个时钟周 期就是200ns。
11

微机原理与接口技术 (第三版)电子工业出版社 第03章 8086的指令系统

微机原理与接口技术 (第三版)电子工业出版社 第03章 8086的指令系统

4、寄存器间接寻址(Register indirect addressing) 内存单元的逻辑偏移地址通过寄存器 间接给出。 例: MOV SI , 61A8H MOV DX , [SI]
5、基址/变址寻址(Based/Indexed addressing) 位移量是一带符号的16位16进制数。当 使用BX或BP寄存器时,称基址寻址;使用SI 或DI寄存器时,称变址寻址。 例: MOV CX , 36H[BX] MOV -20[BP] , AL
2、MOV数据传送指令 其格式为: MOV 目的操作数,源操作数 • 目的操作数和源操作数均可采用不同的寻 址方式, • 两个操作数的类型必需一致。
二、寻址方式介绍பைடு நூலகம்
1.立即寻址(Immediate addressing) 操作数就在指令中,紧跟在操作码后面, 作为指令一部分存放在内存的代码段中,这 种操作数称为立即数。 例: MOV AX , 34EAH MOV BL , 20H
3)、段间直接转移 JMP far PTR 目标地址 4)、段间间接转移 JMP WORD PTR[BX][SI]
2、条件转移指令
1)、单条件转移指令 ① JC ② JNC ③ JE/JZ ④ JNE/JNZ ⑤ JS ⑥ JNS ⑦ JO ⑧ JNO ⑨ JP/JPE ⑩ JNP/JPO ;CF标志为1,则转移 ;CF标志为0,则转移 ;ZF标志为1,则转移 ;ZF标志为0,则转移 ;SF标志为1,则转移 ;SF标志为0,则转移 ;OF标志为1,则转移 ;OF标志为0,则转移 ;PF标志为1,则转移 ;PF标志为0,则转移
3、目标地址传送指令
这类指令有: 1)LEA 有效地址传送到寄存器 2)LDS 装入一个新的物理地址 3)LES 装入一个新的物理地址

微处理器与系统结构PPT详细讲解

微处理器与系统结构PPT详细讲解

•29 •HLDA* •28 •WR*
有效,三态)
•27 •M/IO* 测试信号(输入、低电
•26 •DT/R* •25 •DEN*
平有效)
•24 •23 •22
•ALE* •INTA* •TEST
READY 准备就绪(输入 、高电平有效)
•21 •READY
•RESET
状态信号指示当前使用段
一、8086通用引脚信号
•1
•40 •VCC
•2
•39 •AD15 INTR可屏蔽中断请求
•3 •4
•38 •A16/S3 •37 •A17/S4
信号(输入、高有效)
•5 •6
•36 •35
•A18/S5 •A19/S6
NMI非屏蔽中断请求(
•7 •8
•34 •BHE/S7 •33 •MN/M
输入,上升沿触发)
•GND •AD14 •AD13 •AD12 •AD11 •AD10 •AD9 •AD8 •AD7 •AD6 •AD5 •AD4 •AD3 •AD2 •AD1 •AD0 •NMI •INTR •CLK •GND
二、8086最小模式引脚信号
M/ 存储器/IO控制信号
•1 •2 •3
•40 •39 •38
微处理器与系统结构PPT详 细讲解
第二章学习要点
重点掌握内容: 1.微处理器的基本结构。 2.Intel 8086微处理器的基本结构,包括: 功能结构、寄存器结构和总线结构。 3.Intel 8086微处理器系统的组成: 控制核心单元+存储器组织+I/O端口组织 4.Intel 8086微处理器在最小模式下的典型总线 操作和时序。 5.几个重要概念:时钟周期,总线周期,指令周期。

第3章 8086(8088)CPU指令系统

第3章 8086(8088)CPU指令系统
数据段 BX + SI 10H
20H 00H
00H 34H 12H
3000H:0000H
注: ◆基址因子BP访问默认为堆栈段 ◆不能同时取两个基址因子;也不 能同时去两个变址因子
16
+
3000H:3000H
AH
AL
第3章 8086/8088CPU指令系统
4.1.4 操作数寻址方式
●存储器寻址之相对基址加变址寻址(Base
9
第3章 8086/8088CPU指令系统
3.1.3 操作数寻址方式
4.1操作数寻址方式
所谓操作数的寻址方式,是在指令格式中怎样有效的表示出操 作数的存放位臵,CPU在执行该指令时,按照指令格式中的表示找 到并对数据进行存取。 1.立即寻址(Immediate Addressing) 立即寻址中的操作数作为指令的一 部分存放在代码段中,在取指阶段数据 随指令一起被取到CPU,这种数据在指 令格式中的直接表现为常数。 如:MOV AL,34H

2
第3章 8086/8088CPU指令系统
汇编语言指令或符号指令:用字母和其它一些符 号组成的“助记符”与操作数等表示的指令称为汇编 语言指令或符号指令。 例如: MOV AX, BX ; AX←BX 而其二进制代码(机器代码)为89D8H,就是 1000 1001 1101 1000 B 不易理解,不易记忆。助记符是MOV。
操作码
操作数
4
第3章 8086/8088CPU指令系统
3.1.1 8086/8088指令格式
4.1操作数寻址方式
8086/8088机器指令格式通常1-6个字节组成。典型的指令格式 由2个字节组成,如下图所示。
操作码 D W MOD REG R/M

微机原理第三章:8086微处理器结构

微机原理第三章:8086微处理器结构

4.8086 和8088 二者的指令系统完全兼容
(1)有24 种寻址方式,具有乘、除法指令等。 (2)取指令和执行指令的操作并行运行,运行速度大大提高。
(3)具有最小模式和最大模式,应用领域宽广,适应性强。
(4)可方便地和数据处理器8087、I/O 处理器8089 或其它处理器 组成多处理机系统,提高数据处理能力和输人输出能力。
代码段寄存器 CS 标 志 寄 存 器
数据段寄存器 DS
堆栈段寄存器 SS
附加段寄存器 ES
由于8086/8088 CPU 可直接寻址的存储器空间是1M字节,直接寻址需要 20位地址码,而所有的内部寄存器都是16位的,用这些寄存器只能寻址 64K字节,为此需要采取分段技术来解决这个问题。
表3.1
通用寄存器的隐含使用
程序调试过程中。
3.1.2 8086/8088 的寄存器结构
四、指令指针寄存器 IP ★ 16 位的指令指针寄存器 IP 用来存放将要执行的下一条 指令在代码段中的偏移地址。 ★ 在程序运行过程中,BIU 可修改 IP 中的内容,使它始终 指向将要执行的下一条指令。 ★ 程序不能直接访问 IP,但可通过某些指令修改 IP 内容。 ★ 如遇到转移类指令,则将转移目标地址送人IP中,以实 现程序的转移。
★ 规则字的读/写操作可以一次完成。由于两个存储体上的地址
线 A19~A1 是连在一起的,只要使 A0=0,BHE=0,就可 以实现一次在两个存储体中对一个字的读/写操作。 ★ 读写的是从奇地址开始的字(高字节在偶体中,低字节在奇体 中),这种字的存放规则称为“非规则字”或“非对准字”。 ★ 非规则字的读/写,需要两次访问存储器才能完成。 第一次访问存储器读/写奇地址中的字节;
三、标志寄存器 FR

微处理器指令系统.ppt

微处理器指令系统.ppt

常用命令:
-A 汇编
-U 反汇编
-T 单步执行
-G 断点执行
-D 数据显示
-R பைடு நூலகம்存器
启动方法
Windows 2000/XP/NT下运行CMD\COMMAND\“命令提 示符”)
;reg reg/mem
寄存器与寄存器之间对换数据 寄存器与存储器之间对换数据 不能在存储器与存储器之间对换数据
换码指令XLAT
XLAT ;al←ds:[bx+al]
将BX指定的缓冲区中、AL指定的位移处的
一个字节数据取出赋给AL
tab 00H
tab db 0,1,4,9,15,25;定义DS段数据 Mov bx,offset tab(lea bx,tab)
FFFDFHH
高地址
堆栈操作的特点
堆栈操作的单位是字,进栈和出栈只对字量 字量数据从栈顶压入和弹出时,都是低地址字
节送低字节,高地址字节送高字节 堆栈操作遵循先进后出原则,但可用存储器寻
址方式随机存取堆栈中的数据 堆栈段是程序中不可或缺的一个内存区,常用

临时存放数据 传递参数 保存中断断点、中断现场
8086/8088指令系统
指令主要种类 指令功能 指令格式 指令的寻址方式、执行时间 指令对标志位的影响 使用指令的注意事项
2.3数据传送类指令
数据传送是计算机中最基本、最重要的一种操 作,传送指令也是最常使用的一类指令
传送指令把数据从一个位置传送到另一个位置 除标志寄存器传送指令外,均不影响标志位 重点掌握
MOV指令-段寄存器传送
mov [si],ds mov ax,ds mov es,ax

8086-8088CPU系统结构

8086-8088CPU系统结构
♣ CS:代码段寄存器 ♣ DS:数据段寄存器 ♣ ES:附加数据段寄存器 ♣ SS:堆栈段寄存器
1.2 8086/8088寄存器结构及用途
1.1.3 指针寄存器和变址寄存器
▲指针寄存器:
♣ SP:堆栈指针寄存器 ♣ BP:基址指针寄存器
▲变址寄存器:
♣ SI:源变址寄存器 ♣ DI:目的变址寄存器
汇编语言程序设计
8086/8088CPU系统结构
• 1.1 Intel8086/8088微处理器的结构 • 1.2 8086/8088寄存器结构及其用途 • 1.3 8086的存储器组织
• 1.4 堆栈
1.1 Intel8086/8088微处理器的结构
• 1.1.1 8086微处理器的结构
8086微处理器由两大部分组成: ♣ 执行部件EU ♣ 总线接口部件BIU 其内部结构如图(P20 图1.1)
1.3 8086的存储器组织
• 1.3.2 存储器的分段结构
◆8086CPU的寻址能力为:220=1MB; ◆8086CPU的内部寄存器为16位,直接 寻址:216=64KB; ◆在8086系统中引入逻辑段的概念:把 的地址空间划分为任意个逻辑段,长度 为64KB。
1.3 8086的存储器组织
• 1.3.3 物理地址和逻辑地址
▲是CPU与外部存储器、I/O设备的接口;
▲BIU由以下几部分组成: ♣16位指令指针寄存器IP; ♣指令队列; ♣4个16位段寄存器CS、DS、ES、
SS; ♣20位地址加法器; ♣总线控制部件。
1.1.1 8086微处理器的结构
• 3. BIU和EU的管理
▲二者处于并行的工作状态和重叠的工 作方式; ▲相互配合,协调工作; ▲充分利用总线实现最大限度的信息传 输,提高了程序的执行速度。

第三章 8086的寻址方式

第三章 8086的寻址方式
7
8086/8088指令概述
操作数的一般形式: 3、存储器操作数:这类操作数是指定存储单元 的内容或该单元的地址.
例1:MOV DS:[1000H], AL 其意义是将AL的内容送存储器数据段中偏移地址为 1000H的单元中去。
例2: 若指令改写为MOV AL,DS: [1000H]
指令意义为将数据段中偏移地址为 1000H 单元中的 内容送AL寄存器。前者指的是存储单元的地址,后者指 的是存储单元的内容
22
3.1 寻址方式
直接寻址: 符号地址:
8086/8088指令寻址方式
例3 :AREA1 EQU 0867H ; 等值伪指令EQU给常数0867H定义 一个符号AREA1 MOV AX,AREA1 ;AX=0867H 例4:AREA1 DW 0867H ;DW伪指令用来定义变量,
变量用来表示存储器中的数据。变量名AREA1表示内存中 一个数据区的名字,也就是符号地址,该地址单元存放一个字 数据0867H。 MOV AX,AREA1 ;
4、隐含操作数:这类操作数被操作助记符隐含着。 如,对压缩BCD加法结果进行调整的DAA,其操 作数就是隐含操作数AL。
5 、I/O端口操作数:可以作源操作数或目的操作数。 (I/O端口地址,可以直接或寄存器间接给出)
如: IN AL, 44H
OUT 量和常量三个概念:
例如:MOV AX,BX
3
8086/8088指令概述
例如:MOV AX,BX
用 MOV表示进行数据传送的操作码,用 AX、 BX表示操作数, 显然这样的表示方式更清晰,更便于记忆和使用。 用符号、助记符书写的指令称为符号指令。用符号指令书写程 序的规范称为汇编语言,对应的程序称为汇编语言源程序。

3现代微机结构-8086及80286

3现代微机结构-8086及80286

理 器
器 存储器 存储器 I/O
AD15~AD0 双向
DT/R DEN
数据 锁存 器
第二节 Intel 80286
与8086的显著区别:
1. 地址线和数据线不再分时复用, 简化了硬件设计;
2. 增加了地址线的宽度, 物理地址空间增加到16M 3. 增加了新的指令, 以增强其控制能力。 4. 引入存储管理中的虚存管理机制。通过“虚地址”
结论:
采用地址流水线后, 由于地址信号的提前建立, 与非地址的流水线相比, 可以尽量减少插入Tw 等待周期。因而加快了访存速度。 (但并没有提高存储器的速度)。
四、80286的工作模式
(一) 实地址模式
系统开机复位时,自动进入实地址模式, A23~A20自 动置为0, 以 A19~A0寻址1M的存储空间。
实地址模式下的寻址过程:
段基地址
段基地址 0000
+ 20位物理地址 内存单元
偏移量
为实施“虚地址保护”所希望的寻址过
程:
应用设计 者给出的 虚地址
• 实施保护 • 实现虚地址到
物理地址
内存单元
实地址的转换
“虚地址保护” 实施的中间平台
“ 中 间 平 台 ” 的 核 心 部描述子 (Descriptor) 分描:述子的作用:
(物理地址)
左移4位
偏移量 基地址

15
0 15
0ห้องสมุดไป่ตู้
段寄存器
偏移量
19
0
一 个
16位基地址 0000

+
20位的物理地址
外部地址总线
三、8086的中断系统
(一) 中断源
1、外部中断

第三章 8086微处理器(结构)

第三章 8086微处理器(结构)

CLK S2-S0 A19-16 S3-S7 BHE AD15-0 ALE MRDC (IORC) DT/R DEN
最大方式写时序
地址 CS 数据 T1 T2 S2-S0 A19-16 A15-0 BHE 数据输出 T3 S2-S0 无效 S3-S7 D15-D0 T4
CLK S2-S0 A19-16 S3-S7 BHE AD15-0 ALE AMWC (AIOWC) MWIC(IOWC) DEN
INTEL 8086
8086引脚信号
8088引脚信号
INTEL 8088
8086最小方式系统结构
8284 CLK READY RESET
等待状态发生器
M/IO INTR INTA WR RD STB BHE
ALE BHE AD19-16 AD15-0
8082x3
地址总线 A19-0
数据总线 DEN DT/R MN/MX 8086 CPU 8286x2 OE RAM HOLD HLDA OE WR OE
IOB BHEຫໍສະໝຸດ 8286X2 OE RD MN/MX 8086 CPU T OE RAM
数据总线 (D15-0)
RD
ROM
I/O
WR RD
S2-S0代码组合和操作
S2 S1 S0 代码组合和对应操作 S1 S0 对 应 操 作 0 0 发中断响应信号 0 1 读 I/O 端口 1 0 写 I/O 端口 1 1 暂停 0 0 取指令 0 1 读内存 1 0 写内存 1 1 无源状态(CPU无作用) QS1 QS0 代码组合和对应操作 对应操作 无操作 从指令队列的第1个字节中取走代码 队列为空 除第1字节外,还取走了后续字节中的代码
低为IO读,

微机原理16位32位CPU(8086)

微机原理16位32位CPU(8086)
A19-A16:输出访问存储器的20位地址的高4位地址A19-A16。
S6-S3:输出CPU的工作状态。 S6:指示8086/8088当前是否与总线相连, S6=0,表示 8086/8088当前与总线相连。 S5:表明中断允许标志当前的设置。 S5=0,表示CPU中断是关闭的,禁止一切可屏蔽中断源的 中断请求;S5=1,表示CPU中断是开放的,允许一切可屏 蔽中断源的中断申请。
出一个“准备好”信号,之后CPU才会自动脱离TW状态而进入T4状态。
• ⑤在T4状态,总线周期结束。
2.1.2 8086的引脚信号和工作模式
1. 最小模式和最大模式的概念
根据所连的存储器和外设规模的不同,使它们可以在两种模式下工 作: (1)最小模式:
在系统中只有一8086/8088CPU。 (2)最大模式: 有两个或两个以上的CPU,一个为主处理器8086/8088, 另一个为协处理器8087/8089。 数值运算协处理器8087, 输入输出协处理器8089。









1-有进Байду номын сангаас借位 0-无进、借位
1-低4位向高4位有进、借位 0-低4位向高4位无进、借位
④标志寄存器
根据功能,标志可以分为两类:状态标志和控制标志 状态标志:表示前面的操作执行后,ALU所处的状态,这种状态像某
种先决条件一样影响后面的操作。 控制标志:表示对某一种特定的功能起控制作用。指令系统中有专门
2.1.1 8086的编程结构
在编程结构图中,从功能上划分,8086分为两大部分:即 总线接口部件BIU(Bus Interface Unit) 执行部件EU(Execution Unit)
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
– 将偏移地址与左移4位后的段 寄存器内容同时送到地址加 法器,相加后形成20位实际 地址。
15
0
0000 段地址
左移4位
19
0
存储器实际地址 实际地址
(物理地址)
11
指令指针寄存器
16位指令指针(Instruction Pointer, IP) – IP中含有BIU要取的下一条指令(字节)的偏移地址。 – IP在程序运行中自动加1,指向要执行的下一条指令 (字节)。 – 有些指令能使IP值改变或使IP值压进堆栈,或由堆栈 弹出恢复原址。
12
执行单元组成
16位算术逻辑单元 (ALU) 算术、逻辑运算,计算16位偏移量
16位标志寄存器F CPU的运算状态特征或存放控制标志
数据暂存寄存器 协助ALU完成运算
通用寄存器组 4个16位数据寄存器,4个16位指针与变址寄存器
EU控制电路 控制、定时与状态逻辑电路
13
8086的寄存器结构
8086 内部寄存器结构共有13个16位寄存器和1个只用了9位 的16位标志寄存器。(共14个16位寄存器)
14
通用寄存器(一)
① 数据寄存器 ② 4个16位:AX,BX,CX,DX
8088是准16位微处理器。内部寄存器、运算器以及内部 数据总线都是16位,但外部数据总线为8条。
4
CPU内部结构(一)
从功能上讲,可分为两个独立的部分,并行重叠操作:
5
CPU内部结构(二)
总线接口单元 (Bus Interface Unit, BIU): 负责完成CPU与存储器或I/O设备之间的数据传送。即
6
EU与BIU
• 当EU从指令队列中取走指令,指令队列出现空字节 时,BIU就自动执行一次取指令周期,从内存中取 出后续的指令代码放入队列中;
• 当EU需要数据时,BIU根据EU给出的地址,从指定 的内存单元或外设中取出数据供EU使用;
• 在运算结束时,BIU将运算结果送入指定的内存单 元或外设;
④ 当EU执行完转移、调用和返回指令时,要清除指令队列缓冲 器,并要求BIU从新的地址重新执行。
10
地址加法器和段寄存器
8086有20根地址线,内部寄存器只有16位。
“段加偏移”技术:
– 段寄存器存放确定各段起始 地址的16位段地址信息。
– 由IP提供或由EU按寻址方式 计算出寻址单元的16位偏移 地址,也称为逻辑地址或简称 偏移量。
16位指令指针寄存器 IP (Instruction Pointer) 6字节指令队列缓冲器 20位地址加法器 总线控制器
8
指令队列缓冲器(一)
用于存放预取的指令。 8086指令队列为6个字节。 在执行指令的同时,从内存中取下面1条或几条指令,取 来的指令依次放在指令队列中。 采用“先进先出”的原则。 指令队列的存在使80868088的EU和BIU并行工作,从而减 少了CPU为取指令而等待的时间,提高了CPU的利用率, 加快了整机的运行速度,另外也降低了对存储器存取速 度的要求。
– 其它系列流行的CPU (如AMD公司的6X86MX/MⅡ 等) 也与80x86CPU兼容。
3
前言(二)
– 8086是Intel系列的16位微处理器。 – 8086采用HMOS工艺,集成2.9万个晶体管,单一的
+5V电源,40条引脚,双列直插式封装,时钟频率 5~10MHz,最快的指令执行时间为0.4μs。 – 8086有16根数据线,20根地址线,寻址1MB的存储 单元和64KB的I/O端口。
– BIU从内存预取指令送到指令队列缓冲器; – CPU执行指令时,BIU配合EU对指令的内存单元或
I/O端口存取数据。
执行单元 (Execution Unit, EU): 负责执行指令,即
– 执行的指令从BIU的指令队列缓冲器中取得; – 指令执行的结果或所需要的数据,由EU向BIU发出请求; 再由BIU对存储器或I/O端口进行存取。
9
指令队列缓冲器(二)
“先进先出”原则:按顺序存放,并按顺序取到EU中去执 行。
① 取指时,当指令队列缓冲器中存满1条指令,EU开始执行;
② 指令队列缓冲器中只要空出2个指令字节时,BIU便自动执行 取指操作,直到填满时为止。
③ EU执行指令时,如需对M或I/O设备存储数据时,BIU将在执 行完现行取指的存储器周期后的下一个存储器周期,对内存单 元或I/O设备进行存取操作,交换的数据经BIU由EU进行处理。
• 如果指令队列为空,EU就等待;
• 若BIU正在取指令,EU发出访问总线的请求,则必 须等BIU取指令完毕后,该请求才能得到相应;
• 一般情况下,程序顺序执行,当遇到跳转指令时, BIU就使指令队列复位,从新地址取出指令,并立 即传给EU执行。
7
总线接口单元组成
4个16位段地址寄存器
代码段寄存器(Code Segment):取得CPU所执行的指令。 数据段寄存器(Data Segment):存放程序所使用的数据。 堆栈段寄存器(Stack Segment):堆栈操作的执行地址在此段中。 附加段寄存器(Extra Segment):也用来存放数据。
第三章 8086/8088微处理器及其系统
主要内容
3.1 8086/8088 3.2 8086/8088系统的最小/
最大工作方式 3.3 8086/8088的存储器 3.4 8086/8088的指令系统
1
第三章 8086/8088微处理器及其系统
透彻理解与熟练掌握8086/8088内部组成结构、 寄存器结构与总线周期等。 深入理解存储器的分段设计。 正确理解与熟练掌握物理地址和逻辑地址关系。 理解堆栈及其操作。 理解“段加偏移”寻址机制。 掌握寻址方式。 掌握6大类指令系统的基本用法。
2
前言(一)
– Intel 系列CPU一直占着主导地位。
– Intel 8086/8088、Z8000 和 MC68000 为代表的 16位微处理器是第3代产品,其性能已达到中、高 档小型计算机的水平。
– 8086/8088后续的80286、80386、80486以及 Pentium系列CPU结构与功能已经发生很大变化, 但从基本概念与结构以及指令格式上来讲,仍然是 经典8086/8088CPU的延续与提升。
相关文档
最新文档