EDA实验1-4

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

本科实验报告

课程名称: CPLD/FPGA应用设计

实验项目: 1位全加器 2位10进制计数器

显示译码器 4位加法计数器

实验地点:矿院楼二层EDA实验室

专业班级:电子信息工程1101班

学号:

学生姓名:

年月日

本科实验报告

课程名称: CPLD/FPGA应用设计实验项目: 1位全加器

实验地点:矿院楼二层EDA实验室专业班级:电子信息工程1101班学号:

学生姓名:

年月日

实验一 1位全加器

一、实验目的

1、熟悉ispDesignEXPERT System、Quartus原理图设计流程的全过程。

2、学习简单组合电路的设计方法、输入步骤。

3、学习层次化设计步骤。

4、学习EDA设计的仿真和硬件测试方法。

二、实验原理

1位全加器可以由图1那样用两个半加器及一个或门连接而成,因此需要首先完成图2所示的半加器设计。

要求使用原理图输入的方法先进行底层半加器设计,再建立上层全加器设计文件,调用半加器和或门符号,连接完成原理图设计。

图1 - 全加器原理图

图2 - 半加器原理图

三、实验任务

1、用原理图输入方法设计半加器电路。

2、对半加器电路进行仿真分析、引脚锁定、硬件测试。

3、建立顶层原理图电路。

4、对全加器电路进行仿真分析、引脚锁定、硬件测试

四、实验步骤

1、建立设计工程

打开QuartusⅡ软件,新建项目,选择file—new project wizard命令,指定工程的工作目录,工程名及顶层实体名,并选择FPGA器件EP1C12Q240C8。

2、原理图源文件输入:

a、新建原理图输入源文件

选择file—new命令,在【New】对话框中选择Design Files—Block Diagram/Schematic File原理图文件输入。

b、添加元器件符号

在绘图区双击鼠标左键,即弹出添加符号元件的窗口

c、添加输入、输出符号

d

、连线及连线命名、标记输入、输出,并保存已完成的设计

3、功能和时序仿真

a、建立矢量波形文件。选择file—new命令,在“New”对话框中选Other Files—Vector Waveform File.

b、在矢量波形文件中加入输入输出节点,并编辑波形文件

c、进行功能仿真和时序仿真设置,之后点击菜单项 Processing->Generate Functional Simulation Netlist,产生功能仿真所需的网表,完成后启动仿真器,processing—start simulation进行功能、时序仿真

4、硬件测试

首先进行引脚分配,选择菜单中的"assignments"—>"pins",进入引脚分配。

检测引脚分配是否合法,processing—start—start I/O Assignment Analylist命令,之后进行全局编译,下载。下载完成后在硬件上连接电路测试。

五、实验结果

1、半加器设计

VCC

A INPUT

VCC

B INPUT

CO

OUTPUT

SO

OUTPUT

AND2

inst

NOT

inst2

XNOR

inst3

P IN_15

P IN_16

P IN_20

P IN_21

- 半加器原理图输入

–半加器功能仿真

–半加器引脚锁定

半加器编程下载

2、全加器设计

VCC

ain

INPUT VCC

bin

INPUT VCC

cin

INPUT cout

OUTPUT sum

OUTPUT

A B

CO SO

banjiaqi inst

A B

CO SO

banjiaqi

inst3

OR2

inst4

P IN_2

P IN_3

P IN_4

P IN_5

P IN_6

- 全加器原理图输入

– 全加器功能仿真

– 全加器引脚锁定

六、思考题

用设计好的全加器,实现四位串行加法器的设计,并给出波形仿真图及加法器的延时情况。

VCC

ci

INPUT VCC a0INPUT VCC b0INPUT VCC a1INPUT VCC

b1

INPUT VCC

a2

INPUT VCC a3INPUT VCC

b2

INPUT VCC

b3

INPUT co

OUTPUT

s0OUTPUT s1OUTPUT

s2OUTPUT s3

OUTPUT ain bin cin

cout sum

quanjiaqi

inst

ain bin cin

cout sum

quanjiaqi

inst1

ain bin cin

cout sum

quanjiaqi

inst2

ain bin cin

cout sum

quanjiaqi

inst3

1、原理图文件

2、波形仿真

七、实验感想

相关文档
最新文档