数字电路第三章逻辑门电路优秀课件
合集下载
PPT-第三章逻辑门电路
第三章 逻辑门电路
内容提要
在数字系统中，电路设计完成后，合理正确地选用各种门 电路就表现的尤为重要。本章系统地介绍了数字电路中各种 基本门电路的工作原理及使用中应注意的事项。
在数字电路中的二极管、三极管应工作在开关（导通、 截止）状态，所以首先介绍他们的开关特性，然后用具体 的门电路介绍常用的TTL、CMOS电路的工作原理及电器特 性，重点是输入特性及输出特性，为正确使用这些电路作 好准备。
正逻辑： “1”：表示高电平。
“0”：表示低电平。
一般采用正逻辑关系
负逻辑： “0”：表示高电平。 “1”：表示低电平。
*** 半导体管的开关特性
***晶体二极管的开关特性
VCC
Vi = VCC 二极管截止，Vo = VCC
R D
Vi
VO
Vi = 0 二极管导通，Vo = 0
R
R
二极管导通时相当于短路
A=B=5V ： D1 导 通 、 D2 导 通 ， F=5V ， 合 理 调 整 R1 、 R2 的 值 ， G=正值，T饱和导通，Y≈0
VA（V）
0 0 5 5
VB（V）
0 5 0 5
Y（V）
5 0 0 0
A
B
Y
0
0
1
0
1
0
1
0
0
1
1
0
*** TTL门电路
Transistor-Transistor Logic
二极管截止时相当于开路
R
R
*** 晶体三极管的开关特性
Vi 低电平， 三极管截止，Vo≈ VCC
Vi 高电平， 三极管饱和导通，Vo≈0
C B
E
C B
内容提要
在数字系统中，电路设计完成后，合理正确地选用各种门 电路就表现的尤为重要。本章系统地介绍了数字电路中各种 基本门电路的工作原理及使用中应注意的事项。
在数字电路中的二极管、三极管应工作在开关（导通、 截止）状态，所以首先介绍他们的开关特性，然后用具体 的门电路介绍常用的TTL、CMOS电路的工作原理及电器特 性，重点是输入特性及输出特性，为正确使用这些电路作 好准备。
正逻辑： “1”：表示高电平。
“0”：表示低电平。
一般采用正逻辑关系
负逻辑： “0”：表示高电平。 “1”：表示低电平。
*** 半导体管的开关特性
***晶体二极管的开关特性
VCC
Vi = VCC 二极管截止，Vo = VCC
R D
Vi
VO
Vi = 0 二极管导通，Vo = 0
R
R
二极管导通时相当于短路
A=B=5V ： D1 导 通 、 D2 导 通 ， F=5V ， 合 理 调 整 R1 、 R2 的 值 ， G=正值，T饱和导通，Y≈0
VA（V）
0 0 5 5
VB（V）
0 5 0 5
Y（V）
5 0 0 0
A
B
Y
0
0
1
0
1
0
1
0
0
1
1
0
*** TTL门电路
Transistor-Transistor Logic
二极管截止时相当于开路
R
R
*** 晶体三极管的开关特性
Vi 低电平， 三极管截止，Vo≈ VCC
Vi 高电平， 三极管饱和导通，Vo≈0
C B
E
C B
数字逻辑第3章 门电路
逻辑式：Y=A + B
逻辑符号： A 1
B
Y
电压关系表
uA uB uY
0V 0V 0V 0V 3V 2.3V 3V 0V 2.3V 3V 3V 2.3V
真值表
ABY
0
0
0
0
1
1
1
0
1
1
1
1
三、三极管非门
5V
利用二极管的压降为0.7V， 保证输入电压在1V以下时，
电路可靠地截止。
A(V) Y(V) <0.8 5 >2 0.2
II H &
II L &
… …
NOH
I OH (max) I IH
N MIN ( NOH , NOL )
NOL
IOL(max) I IL
六、CMOS漏极开路门（OD）门电路（Open Drain）
1 . 问题的提出
普通门电路
在工程实践中，往往需要将两个门的输出端 能否“线与”？
并联以实现“与”逻辑功能，称为“ 线与 。
输入 0 10% tr tf
tPHL
输出
tPLH
tr：上升时间
tf：下降时间 tw：脉冲宽度 tPHL：导通传输时间
tPLH：截止传输时间
平均传输延迟时间 （Propagation delay)
tpd= tpHL+ tpLH 2
5、功耗： 静态功耗：电路的输出没有状态转换时的功耗。 动态功耗：电路在输出发生状态转换时的功耗。
PMOS
NMOS
3、增强型MOSFET的开关特性
iD管可变子类型恒
VGS1 击开/关的条（件1）N沟道增强开型/M关O的S等FE效T电：路
数字逻辑第三讲_门电路
EN
B=1, D=0, Tn截止
高阻态（悬空态） A
B
当EN=1时，
C=A’ , B=0 , D=A’
由A控制输出为
EN
逻辑0 或 逻辑1
A
VCC
C Tp OUT
D Tn
逻辑符号 OUT
漏极开路输出
VCC 100
VCC >1M
Z
有源上拉的CMOS器件 其输出端不能直接相联
信
号
Vcc
R输
v0 出
S
信 号
1
0
0 正逻辑
1 负逻辑
数字电路的设计与实现
逻辑系列：TTL系列 和 CMOS系列 CMOS逻辑电平
N沟道
栅极 gate
漏极 drain
+
Vgs
源极 source
源极 source
Vgs +
栅极 gate
漏极 drain
P沟道
CMOS的输入输出关系
VOUT 5.0
CMOS器件的速度和功耗在很大程度上取决于器 件及其负载的动态特性。 速度取决于两个特性：
转换时间（transition time） 传播延迟（propagation delay）
逻辑电路的输出从一种状态变为另一种状态所需的时间
从输入信号变化到产生输出信号变化所需的时间
互连线延迟
转换时间
上升时间tr 和 下降时间tf
《数字逻辑》 Digital Logic
三
门电路
北京工业大学软件学院 王晓懿
数字逻辑的物理实现
门电路 门电路的电气特性 集成电路
正逻辑与负逻辑
在逻辑电路中，常把电平的高、低和逻辑0、1 联系起来，若H=1,L=0, 称正逻辑；若H=0,L=1, 称负逻辑。
数电第三章门电路
15
§3.4 TTL门电路
数字集成电路：在一块半导体基片上制作出一个 完整的逻辑电路所需要的全部元件和连线。 使用时接：电源、输入和输出。数字集成电 路具有体积小、可靠性高、速度快、而且价 格便宜的特点。
TTL型电路：输入和输出端结构都采用了半导体晶 体管，称之为: Transistor— Transistor Logic。
输出高电平
UOH (3.4V)
u0(V)
UOH
“1”
输出低电平
u0(V)
UOL
UOL (0.3V)
1
(0.3V)
2 3 ui(V)
1 2 3 ui(V)
阈值UT=1.4V
传输特性曲线
理想的传输特性 28
1、输出高电平UOH、输出低电平UOL UOH2.4V UOL 0.4V 便认为合格。 典型值UOH=3.4V UOL 0.3V 。
uA t
uF
截止区： UBE< 死区电压， IB=0 ， IC=ICEO 0 ——C、 E间相当于开关断开。
+ucc
t
4
0.3V
3.2.3MOS管的开关特 恒流区：UGS>>Uth ， UDS
性： +VDD
0V ——D、S间相当于 开关闭合。
R
uI
Uo
Ui
NMO S
uO
夹断区： UGS< Uth， ID=0 ——D、S间相当于开关断开。
3.3.4 其它门电路
一、 其它门电路
其它门电路有与非门、或非门、同或门、异或门等等,比如：
二、 门电路的“封锁”和“打开”问题
A B
&
Y
C
当C=1时，Y=AB.1=AB
§3.4 TTL门电路
数字集成电路：在一块半导体基片上制作出一个 完整的逻辑电路所需要的全部元件和连线。 使用时接：电源、输入和输出。数字集成电 路具有体积小、可靠性高、速度快、而且价 格便宜的特点。
TTL型电路：输入和输出端结构都采用了半导体晶 体管，称之为: Transistor— Transistor Logic。
输出高电平
UOH (3.4V)
u0(V)
UOH
“1”
输出低电平
u0(V)
UOL
UOL (0.3V)
1
(0.3V)
2 3 ui(V)
1 2 3 ui(V)
阈值UT=1.4V
传输特性曲线
理想的传输特性 28
1、输出高电平UOH、输出低电平UOL UOH2.4V UOL 0.4V 便认为合格。 典型值UOH=3.4V UOL 0.3V 。
uA t
uF
截止区： UBE< 死区电压， IB=0 ， IC=ICEO 0 ——C、 E间相当于开关断开。
+ucc
t
4
0.3V
3.2.3MOS管的开关特 恒流区：UGS>>Uth ， UDS
性： +VDD
0V ——D、S间相当于 开关闭合。
R
uI
Uo
Ui
NMO S
uO
夹断区： UGS< Uth， ID=0 ——D、S间相当于开关断开。
3.3.4 其它门电路
一、 其它门电路
其它门电路有与非门、或非门、同或门、异或门等等,比如：
二、 门电路的“封锁”和“打开”问题
A B
&
Y
C
当C=1时，Y=AB.1=AB
《逻辑门电路 》课件
能：输入全为1时输出 为0，其他情况输出为1
符号表示：通常用"NAND"表 示
真值表：列出所有输入和输出 组合的真值表
应用：常用于实现逻辑运算， 如与、或、非等
逻辑功能：输入全为1时输出为0，其他情况输出为1 符号表示：输入端A、B，输出端Y 真值表：列出所有输入输出组合及其对应的输出值 应用：用于实现逻辑运算、控制电路等
实现逻辑运算：与、或、非等 基本逻辑运算
控制信号：控制电路的通断、 开关等
数据处理：处理二进制数据， 实现数据传输、存储等
构建复杂电路：通过组合逻辑 门电路，构建更复杂的电路系 统
PART THREE
功能：实现逻辑与 运算
输入：两个输入信 号
输出：一个输出信 号
真值表：当两个输 入信号均为1时， 输出为1；否则输 出为0。
低功耗技术的挑 战与机遇
低功耗技术的未 来展望
人工智能：逻辑门电路是实现人工智能的关键技术之一，未来将在智能机器人、智能语音识别等领域发挥重要作 用。
物联网：逻辑门电路是实现物联网的关键技术之一，未来将在智能家居、智能交通等领域发挥重要作用。
量子计算：逻辑门电路是实现量子计算的关键技术之一，未来将在量子通信、量子加密等领域发挥重要作用。
生物科技：逻辑门电路是实现生物科技的关键技术之一，未来将在基因编辑、生物制药等领域发挥重要作用。
汇报人：
小型化趋势：随着半导 体技术的发展，逻辑门 电路的尺寸越来越小， 提高了集成度和性能
技术挑战：如何实现 更高集成度和更小尺 寸的逻辑门电路，同 时保证性能和可靠性
应用前景：随着物联 网、人工智能等新兴 技术的发展，逻辑门 电路的集成化和小型 化将更加重要。
低功耗技术在逻 辑门电路中的应 用
符号表示：通常用"NAND"表 示
真值表：列出所有输入和输出 组合的真值表
应用：常用于实现逻辑运算， 如与、或、非等
逻辑功能：输入全为1时输出为0，其他情况输出为1 符号表示：输入端A、B，输出端Y 真值表：列出所有输入输出组合及其对应的输出值 应用：用于实现逻辑运算、控制电路等
实现逻辑运算：与、或、非等 基本逻辑运算
控制信号：控制电路的通断、 开关等
数据处理：处理二进制数据， 实现数据传输、存储等
构建复杂电路：通过组合逻辑 门电路，构建更复杂的电路系 统
PART THREE
功能：实现逻辑与 运算
输入：两个输入信 号
输出：一个输出信 号
真值表：当两个输 入信号均为1时， 输出为1；否则输 出为0。
低功耗技术的挑 战与机遇
低功耗技术的未 来展望
人工智能：逻辑门电路是实现人工智能的关键技术之一，未来将在智能机器人、智能语音识别等领域发挥重要作 用。
物联网：逻辑门电路是实现物联网的关键技术之一，未来将在智能家居、智能交通等领域发挥重要作用。
量子计算：逻辑门电路是实现量子计算的关键技术之一，未来将在量子通信、量子加密等领域发挥重要作用。
生物科技：逻辑门电路是实现生物科技的关键技术之一，未来将在基因编辑、生物制药等领域发挥重要作用。
汇报人：
小型化趋势：随着半导 体技术的发展，逻辑门 电路的尺寸越来越小， 提高了集成度和性能
技术挑战：如何实现 更高集成度和更小尺 寸的逻辑门电路，同 时保证性能和可靠性
应用前景：随着物联 网、人工智能等新兴 技术的发展，逻辑门 电路的集成化和小型 化将更加重要。
低功耗技术在逻 辑门电路中的应 用
《数电逻辑门电路》PPT课件
1输入 vI2
01输输入出
噪声容限定义示意图
VNL * 18
3.传输延迟时间
传输延迟时间是表征门电路开关速度 的参数，它说明门电路在输入脉冲波
门电路的传输延迟时间
形的作用下，其输出波形相对于输入 波形延迟了多长时间。
50% 输入
t PHL
50% tPLH
类型 参数
tPLH或 tPHL(ns)
74HC
当负载门的个数增加时，总的灌电流IOL将增加，同时也将引起 输出低电压VOL的升高。保证输出为低电平，并且不超过输出 低电平的上限值。
N OL
I OL ( 驱 动 门) I IL (负 载 门)
IOL ：驱动门的输出端为低电平电流
IIL ：负载门输入端电流
一般情况下
NOH NOL
取两者中的较小者！
*
35
接口电压示意图
负载器件所要求的输入电压
1 vO
vI 1
驱动门
负载门
vO
VOH (min)
vI
VIH (min)
VIL (max) VOL(max )
VOH(min)
≥ VIH(min)
VOL(max) ≤ VIL(max)
*
36
接口电流示意图
对负载器件提供足够大的拉电流和灌电流
11
灌电流 IOL(max) ≥
A
CS
B
…… CS
总线
要求：同一时刻，只允许一个部件的 数据进入总线，其它应与总线断路。
方法：分时控制各个门的CS端，使相 应的TSL门的CS =1，其它TSL门的 CS =0。
TSL门既可线与，又保持了
&
TTL与非门的推拉式输出级→ 带负载能力和工作速度均↑
数字电子技术基础(数字电路)第三章逻辑门电路 ppt课件
• “不怕太阳晒，也不怕那风雨狂，只怕先生骂我 笨，没有学问无颜见爹娘 ……”
• “太阳当空照，花儿对我笑，小鸟说早早早……”
第三章 逻辑门电路
一 逻辑门电路概述
二 基本CMOS逻辑门电路
三 CMOS门电路的不同输出结构及参数
四 TTL逻辑门电路
五 逻辑描述及门电路使用中的问题
六 用Verilog HDL描述门电路
输入高电平的 下限值VIH(min)
输出高电平的 下限值VIL(min)
输出低电平的 上限值VIH(max)
（5-17/25）
CMOS反相器的工作速度
由于电路具有互补对称的性质，它的开通时间与关闭 时间是相等的。
（5-18/25）
3. 其他基本CMOS 逻辑门电路
CMOS 与非门
+VDD +5V
分类与符号
D
B G
S
N沟道 增强型
D
D
D
B G
S
P沟道 增强型
B G
S
N沟道 耗尽型
B G
S
P沟道 耗尽型
（5-10/25）
1. MOS管及其开关特性
开关原理
（N沟道增强型为例）
－ UDS
g s
-＋
UGS
＋ d
UGS UT
d、s之间形成导电沟道
N沟道
SiO2
N+
N+
NMOS管
P B(衬底）
D
G
B
（5-5/25）
第三章 逻辑门电路
教学基本要求：
掌握基本CMOS、TTL逻辑门电路组成 与原理 掌握门电路的不同输出结构及典型参数 了解门电路的HDL建模
• “太阳当空照，花儿对我笑，小鸟说早早早……”
第三章 逻辑门电路
一 逻辑门电路概述
二 基本CMOS逻辑门电路
三 CMOS门电路的不同输出结构及参数
四 TTL逻辑门电路
五 逻辑描述及门电路使用中的问题
六 用Verilog HDL描述门电路
输入高电平的 下限值VIH(min)
输出高电平的 下限值VIL(min)
输出低电平的 上限值VIH(max)
（5-17/25）
CMOS反相器的工作速度
由于电路具有互补对称的性质，它的开通时间与关闭 时间是相等的。
（5-18/25）
3. 其他基本CMOS 逻辑门电路
CMOS 与非门
+VDD +5V
分类与符号
D
B G
S
N沟道 增强型
D
D
D
B G
S
P沟道 增强型
B G
S
N沟道 耗尽型
B G
S
P沟道 耗尽型
（5-10/25）
1. MOS管及其开关特性
开关原理
（N沟道增强型为例）
－ UDS
g s
-＋
UGS
＋ d
UGS UT
d、s之间形成导电沟道
N沟道
SiO2
N+
N+
NMOS管
P B(衬底）
D
G
B
（5-5/25）
第三章 逻辑门电路
教学基本要求：
掌握基本CMOS、TTL逻辑门电路组成 与原理 掌握门电路的不同输出结构及典型参数 了解门电路的HDL建模
数字电子技术-逻辑门电路PPT课件
在电路中的应用。
或非门（NOR Gate）
逻辑符号与真值表
描述或非门的逻辑符号，列出其对应的真值表， 解释不同输入下的输出结果。
逻辑表达式
给出或非门的逻辑表达式，解释其含义和运算规 则。
逻辑功能
阐述或非门实现逻辑或操作后再进行逻辑非的功 能，举例说明其在电路中的应用。
异或门（XOR Gate）
逻辑符号与真值表
01
02
03
Байду номын сангаас
04
1. 根据实验要求搭建逻辑门 电路实验板，并连接好电源和
地。
2. 使用示波器或逻辑分析仪 对输入信号进行测试，记录输
入信号的波形和参数。
3. 将输入信号接入逻辑门电 路的输入端，观察并记录输出
信号的波形和参数。
4. 改变输入信号的参数（如频 率、幅度等），重复步骤3， 观察并记录输出信号的变化情
THANKS
感谢观看
低功耗设计有助于提高电路效率和延长设 备使用寿命，而良好的噪声容限则可以提 高电路的抗干扰能力和稳定性。
扇入扇出系数
扇入系数
指门电路允许同时输入的最多 信号数。
扇出系数
指一个门电路的输出端最多可 以驱动的同类型门电路的输入 端数目。
影响因素
门电路的输入/输出电阻、驱动 能力等。
重要性
扇入扇出系数反映了门电路的驱动 能力和带负载能力，对于复杂数字 系统的设计和分析具有重要意义。
实际应用
举例说明非门在数字电路中的应用， 如反相器、振荡器等。
03
复合逻辑门电路
与非门（NAND Gate）
逻辑符号与真值表
描述与非门的逻辑符号，列出其 对应的真值表，解释不同输入下
或非门（NOR Gate）
逻辑符号与真值表
描述或非门的逻辑符号，列出其对应的真值表， 解释不同输入下的输出结果。
逻辑表达式
给出或非门的逻辑表达式，解释其含义和运算规 则。
逻辑功能
阐述或非门实现逻辑或操作后再进行逻辑非的功 能，举例说明其在电路中的应用。
异或门（XOR Gate）
逻辑符号与真值表
01
02
03
Байду номын сангаас
04
1. 根据实验要求搭建逻辑门 电路实验板，并连接好电源和
地。
2. 使用示波器或逻辑分析仪 对输入信号进行测试，记录输
入信号的波形和参数。
3. 将输入信号接入逻辑门电 路的输入端，观察并记录输出
信号的波形和参数。
4. 改变输入信号的参数（如频 率、幅度等），重复步骤3， 观察并记录输出信号的变化情
THANKS
感谢观看
低功耗设计有助于提高电路效率和延长设 备使用寿命，而良好的噪声容限则可以提 高电路的抗干扰能力和稳定性。
扇入扇出系数
扇入系数
指门电路允许同时输入的最多 信号数。
扇出系数
指一个门电路的输出端最多可 以驱动的同类型门电路的输入 端数目。
影响因素
门电路的输入/输出电阻、驱动 能力等。
重要性
扇入扇出系数反映了门电路的驱动 能力和带负载能力，对于复杂数字 系统的设计和分析具有重要意义。
实际应用
举例说明非门在数字电路中的应用， 如反相器、振荡器等。
03
复合逻辑门电路
与非门（NAND Gate）
逻辑符号与真值表
描述与非门的逻辑符号，列出其 对应的真值表，解释不同输入下
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
输入阻抗，很容易因静电感应而被击穿。，因此 在使用CMOS电路时应遵守下列保护措施：
（1） 组装调测时，所用仪器、仪表、 电路 箱板等都必须可靠接地;
（2） 焊接时，采用内热式电烙铁，功率不 宜过大，烙铁必须要有外接地线，以屏蔽交流电 场，最好是断电后再焊接;
（3） CMOS电路应在防静电材料中储存或运输;
漏极D→集电极C
衬底B
Sect
二、CMOS电路
1．电路组成 G2
A
G1
VDD
S2
PMOS管
T2
D2 F
D1 T1
S1
NMOS管
CMOS电路
3.4.1 TTL集成电路使用中应注意的问题
1、电源电压（UCC）应满足在标准值5V+10%的范围内。
2、TTL电路的输出端所接负载，不能超过规定的扇出系数。
(2).OC门的电路结构和逻辑符号
R1
3k
A
b1 c1
B
T1
C
A&
F
B
C
+5V
R2 T3
T
T2
4
无T3,T4 F
T5
R3
集电极悬空
符号
R1
+5V VCC
3k
R2
A B
b1 c1 T1
T2
RL
C
F
T5
R3
OC门电路在工作时需外接上拉电阻RL和VCC电 源。只要电阻的阻值和电源电压的数值选择得当， 就可保证输出的高、低电平符合要求，输出三极 管的负载电流又不至于过大。
&
&F
A B
&
C D
&
“线与”
F
将两个门电路的输出端连接在一起，当一个门的输出为
高电平，而另一个门输出为低电平时，将会产生很大电
流，有可能导致器件损坏，无法实现线与逻辑关系。为 了解决这个问题， 引入了一种特殊结构的门电路—— 集电极开路（Open Collector）门电路，简称OC门。 OC门可以实现“线与”。
2、输入全为高电平（3.6V）时
Vcc
输输
出入
2.1V
C2 ≈1V
截止
为全 低为
电高
(1) (0)
饱和
3.6V
0.3V
平电 “平
饱和 FABC ” “
T2、T5 饱和,T1的基极电位被钳在
”” ，
VB1= VBC1+ VBE2+ VBE5=0.7V+ 0.7V+ 0.7V
=2.1V
T2的VC2=VCES2+VBE5=0.3V+0.7V=1V,使T3 和T4不能导通。
（4） 虽然CMOS电路对电源电压的要求范围 比较宽，但也不能超出电源电压的极限，更 不能将极性接反，以免烧坏器件;
(5) CMOS电路不用的多余输入端都不能悬 空，应以不影响逻辑功能为原则分别接电源、 地或与其他使用的输入端并联。输入端接电 阻为低电平（栅极没有电流）。
例：判断如图CMOS电路输出为何状态？
Y0 &
Y1 &
Y2
≥1
10KΩ
10Ω
10Ω
Y0=1
Y1=1
Y2=不确定
例7：判断如图CMOS电路输出为何状态？
VDD
VDD
Y1 & 10KΩ
10KΩ
Y2
≥1
Y1=1
Y2=0
精品课件！
精品课件！Βιβλιοθήκη 章总结DAT1
B
R2 1V
T3 T2
R5
+5V
R4
高阻态
T4
F
T5 R3
截止
符号
功能表
A &F
B
EN
E1 F AB
E0 输出 高阻
E
高电平起作用
符号
功能表
A &F
B
EN
E 0 F AB
E1 输出高阻
E 圈低电平起作用
3.3 CMOS 逻辑门
一、N沟道增强型MOS场效应管结构
源极S
栅极G→基极B
→发射极E
输入级
中间级
输出级
二、工作原理
1、任一输入为低电平（0.3V）时 Vcc
输输 出入 为有
0.3V 1V
约5V
iL 拉电流
导通
高低 电电
平平
截止
V0=3.6V
（（ ““
0 1
3.6V
截止
RLFABC” ）
” ）
输出为高电平： Vo=VOH≈VCC－VBE3－VBE4 = 5－0.7－0.7 = 3.6 V。
三、TTL与非门的特性和技术参数 1、电压传输特性 (输出电压随输入电压的变化趋势)
+5V
Rw Vi
&
V0
测试电路
输出高电平
VOH (3.6V)
V0(V)
V0(V)
VOH
“1”
输出低电平
VOL
VOL (0.3V)
1
“0”
2 3 Vi(V)
1 2 3 Vi(V)
阈值VT=1.4V
实际传输特性曲线
理想的传输特性
(3).OC门的应用 ①实现“线与”
FF1F2AB CD
二. 三态门
E---控制端
R1
EE
D
A
T1
B
输出有三种状态：
高电平、低电平、
高阻态。
+5V
R2
R4
T3
T2
T4
R5
F
T5 R3
0
1
E
E
A B
截止
R1 D
T1
R2
T3 T2
R5
R3
+5V
R4
F AB
T4
F
T5
导通
截止
10
R1
E
E 0.3V
集成TTL门电路除了与非门外，还有“与”门 、“或”门、“非”门、“或非”门、“与非”门 “与或非”门、“异或”门、“同或”门等不同功 的产品。
本节主要介绍介绍两种特殊门电路： 集电极开路门（OC门）及三态门（TS）门。
一.集电极开路的门电路（OC门） (1).“线与”的概念
F ABCD
A B
&
C D
研究它们的开关特性
§ 3.2 TTL集成门电路
与分离元件电路相比，集成电路具 有体积小、可靠性高、速度快的特点， 而且输入、输出电平匹配，所以早已广 泛采用。
一. TTL与非门的电路组成 (Transistor- Transistor-Logic)
TTL与非门的内部结构
3.6V 0V
3.6V 0.3V
数字电路第三章逻 辑门电路
§ 3.1 集成逻辑门的分类
门电路是用以实现逻辑关系的电子电路。 与门、 或门、 与非门、 或非门、 异或门等。
门 分立元件门电路（如书上的基本逻辑门电路）
电 路
双极型集成门电路（DTL、TTL）
集成门电路 单极型集成门电路（MOS)
集成逻辑门中广泛使用的开关器件是：晶体管 场效应管
3、TTL (1)、
① 悬空, 相当于逻辑高电平，但通常情况下不这样处 理， 以防止干扰的窜入; ②接电源, ③通过一个上拉电阻接至电源正端, 或接标准高电平； ④ 与其他信号输入端并接使用,
(2)、或门和或非门 ① 接地, ②. ③.与其他信号输入端并接使用，
3.4.2 CMOS集成电路使用中应注意的问题 CMOS电路的输入端是绝缘栅极，具有很高的
2、主要参数
（1）、输出高电平VOH、输出低电平VOL VOH2.4V VOL 0.4V 便认为合格。 典型值VH=3.6V VL =0.3V 。 （2）、阈值电压VT (理想情况下 ) Vi<VT时，认为Vi是低电平。 Vi>VT时，认为Vi是高电平。 VT=1.4V
§ 3.2.2其它类型的TTL门电路
（1） 组装调测时，所用仪器、仪表、 电路 箱板等都必须可靠接地;
（2） 焊接时，采用内热式电烙铁，功率不 宜过大，烙铁必须要有外接地线，以屏蔽交流电 场，最好是断电后再焊接;
（3） CMOS电路应在防静电材料中储存或运输;
漏极D→集电极C
衬底B
Sect
二、CMOS电路
1．电路组成 G2
A
G1
VDD
S2
PMOS管
T2
D2 F
D1 T1
S1
NMOS管
CMOS电路
3.4.1 TTL集成电路使用中应注意的问题
1、电源电压（UCC）应满足在标准值5V+10%的范围内。
2、TTL电路的输出端所接负载，不能超过规定的扇出系数。
(2).OC门的电路结构和逻辑符号
R1
3k
A
b1 c1
B
T1
C
A&
F
B
C
+5V
R2 T3
T
T2
4
无T3,T4 F
T5
R3
集电极悬空
符号
R1
+5V VCC
3k
R2
A B
b1 c1 T1
T2
RL
C
F
T5
R3
OC门电路在工作时需外接上拉电阻RL和VCC电 源。只要电阻的阻值和电源电压的数值选择得当， 就可保证输出的高、低电平符合要求，输出三极 管的负载电流又不至于过大。
&
&F
A B
&
C D
&
“线与”
F
将两个门电路的输出端连接在一起，当一个门的输出为
高电平，而另一个门输出为低电平时，将会产生很大电
流，有可能导致器件损坏，无法实现线与逻辑关系。为 了解决这个问题， 引入了一种特殊结构的门电路—— 集电极开路（Open Collector）门电路，简称OC门。 OC门可以实现“线与”。
2、输入全为高电平（3.6V）时
Vcc
输输
出入
2.1V
C2 ≈1V
截止
为全 低为
电高
(1) (0)
饱和
3.6V
0.3V
平电 “平
饱和 FABC ” “
T2、T5 饱和,T1的基极电位被钳在
”” ，
VB1= VBC1+ VBE2+ VBE5=0.7V+ 0.7V+ 0.7V
=2.1V
T2的VC2=VCES2+VBE5=0.3V+0.7V=1V,使T3 和T4不能导通。
（4） 虽然CMOS电路对电源电压的要求范围 比较宽，但也不能超出电源电压的极限，更 不能将极性接反，以免烧坏器件;
(5) CMOS电路不用的多余输入端都不能悬 空，应以不影响逻辑功能为原则分别接电源、 地或与其他使用的输入端并联。输入端接电 阻为低电平（栅极没有电流）。
例：判断如图CMOS电路输出为何状态？
Y0 &
Y1 &
Y2
≥1
10KΩ
10Ω
10Ω
Y0=1
Y1=1
Y2=不确定
例7：判断如图CMOS电路输出为何状态？
VDD
VDD
Y1 & 10KΩ
10KΩ
Y2
≥1
Y1=1
Y2=0
精品课件！
精品课件！Βιβλιοθήκη 章总结DAT1
B
R2 1V
T3 T2
R5
+5V
R4
高阻态
T4
F
T5 R3
截止
符号
功能表
A &F
B
EN
E1 F AB
E0 输出 高阻
E
高电平起作用
符号
功能表
A &F
B
EN
E 0 F AB
E1 输出高阻
E 圈低电平起作用
3.3 CMOS 逻辑门
一、N沟道增强型MOS场效应管结构
源极S
栅极G→基极B
→发射极E
输入级
中间级
输出级
二、工作原理
1、任一输入为低电平（0.3V）时 Vcc
输输 出入 为有
0.3V 1V
约5V
iL 拉电流
导通
高低 电电
平平
截止
V0=3.6V
（（ ““
0 1
3.6V
截止
RLFABC” ）
” ）
输出为高电平： Vo=VOH≈VCC－VBE3－VBE4 = 5－0.7－0.7 = 3.6 V。
三、TTL与非门的特性和技术参数 1、电压传输特性 (输出电压随输入电压的变化趋势)
+5V
Rw Vi
&
V0
测试电路
输出高电平
VOH (3.6V)
V0(V)
V0(V)
VOH
“1”
输出低电平
VOL
VOL (0.3V)
1
“0”
2 3 Vi(V)
1 2 3 Vi(V)
阈值VT=1.4V
实际传输特性曲线
理想的传输特性
(3).OC门的应用 ①实现“线与”
FF1F2AB CD
二. 三态门
E---控制端
R1
EE
D
A
T1
B
输出有三种状态：
高电平、低电平、
高阻态。
+5V
R2
R4
T3
T2
T4
R5
F
T5 R3
0
1
E
E
A B
截止
R1 D
T1
R2
T3 T2
R5
R3
+5V
R4
F AB
T4
F
T5
导通
截止
10
R1
E
E 0.3V
集成TTL门电路除了与非门外，还有“与”门 、“或”门、“非”门、“或非”门、“与非”门 “与或非”门、“异或”门、“同或”门等不同功 的产品。
本节主要介绍介绍两种特殊门电路： 集电极开路门（OC门）及三态门（TS）门。
一.集电极开路的门电路（OC门） (1).“线与”的概念
F ABCD
A B
&
C D
研究它们的开关特性
§ 3.2 TTL集成门电路
与分离元件电路相比，集成电路具 有体积小、可靠性高、速度快的特点， 而且输入、输出电平匹配，所以早已广 泛采用。
一. TTL与非门的电路组成 (Transistor- Transistor-Logic)
TTL与非门的内部结构
3.6V 0V
3.6V 0.3V
数字电路第三章逻 辑门电路
§ 3.1 集成逻辑门的分类
门电路是用以实现逻辑关系的电子电路。 与门、 或门、 与非门、 或非门、 异或门等。
门 分立元件门电路（如书上的基本逻辑门电路）
电 路
双极型集成门电路（DTL、TTL）
集成门电路 单极型集成门电路（MOS)
集成逻辑门中广泛使用的开关器件是：晶体管 场效应管
3、TTL (1)、
① 悬空, 相当于逻辑高电平，但通常情况下不这样处 理， 以防止干扰的窜入; ②接电源, ③通过一个上拉电阻接至电源正端, 或接标准高电平； ④ 与其他信号输入端并接使用,
(2)、或门和或非门 ① 接地, ②. ③.与其他信号输入端并接使用，
3.4.2 CMOS集成电路使用中应注意的问题 CMOS电路的输入端是绝缘栅极，具有很高的
2、主要参数
（1）、输出高电平VOH、输出低电平VOL VOH2.4V VOL 0.4V 便认为合格。 典型值VH=3.6V VL =0.3V 。 （2）、阈值电压VT (理想情况下 ) Vi<VT时，认为Vi是低电平。 Vi>VT时，认为Vi是高电平。 VT=1.4V
§ 3.2.2其它类型的TTL门电路