第二章逻辑门电路
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第二章 逻辑门电路
2.1 分立元件门电路 2.2 TTL集成逻辑门 2.3 CMOS逻辑门
第二章逻辑门电路
2.1 分立元件门电路
门：在数字电路中，指的是实现一些基本逻辑关系的 电路。
最基本的逻辑门是与门、或门和非门。
第二章逻辑门电路
2.1.1 二极管与门
图2-1为由二极管构成的与门电路。假设二极管的正 向电阻为零，反向电阻为无穷大。UCC=3 V 。
第二章逻辑门电路
图 2 -5 输入为低电平时的工作状态 图 2 -6 输入为高电平时的工作状态
第二章逻辑门电路
(2) 输入为高电平UIH (3.6V) 时电路中各点的电压值 • T1的集电结和T2、T4发射结均为正向偏置而导通， • PN结导通压降均为0.7V，则T1的基极电位被钳在2.1V左
右。 • T1的UC1=1.4V左右，因此T1处于发射结反偏、集电结正
时输出两个相位相反的信号，作为T3和T4输出级的驱动 信号； ③ T3、D、T4和R4构成推拉式输出级。
第二章逻辑门电路
图 2 -4 集成逻辑非门电路及逻辑符号
第二章逻辑门电路
工作原理：
(1) 输入为低电平UIL (0.3 V) 时电路中各点的电压值 • T1的射极导通，UBE1 ≈ 0.7V，所以T1的UB1 ≈ 1 V。 • T2、T4均截止， • T2基极反向电流即为T1的集电极电流，基值很小，因此T1
2. TTL集成逻辑非门的主要外特性 （1）电压传输特性
它是指输出电压随输入电压变化的关系曲线。如图 2-7所示。
3.6V
图 2 -7 TTL集成逻辑非门电压传输特性
第二章逻辑门电路
由电压传输特性曲线，可知TTL与非门主要特性参数: ① 在截止区输出高电平 UOH=3.6 V ，在饱和区输出低电平
第二章逻辑门电路
（2）输入特性 输入特性是指输入电压和输入电流之间的关系曲线，
即Ii=f(UI)。输入电流Ii以流入输入端为正方向。输入 特性曲线如图2-8所示。
图 2 -8 输入特性曲线
第二章逻辑门电路
• 当输入端为低电平UIL时，非门对信号源呈现灌电流负载，
处于深饱和，UCE1≈0.1 V，T1的 UC1=UIL+UCE1=0.3V+0.1V=0.4V；
• 由于T2截止，UCC经R2驱动T3和D, 使T3和D导通。由于 UBE3=UD ≈ 0.7V，因此UO=UCC-IB3R2-UBE3-UD。
• 由于IB3很小，则UO≈UCC-UBE3-UD=5 V-0.7 V-0.7 V=3.6 V • 输出为高电平，晶体管的工作状态如图2-5所示。
表可看出输出F和输入A，B之间符合逻辑“与”的关系，
其表达式F=A·B。
第二章逻辑门电路
F
图 2 -1 二极管与门及其逻辑符号
ABwenku.baidu.com
F
00
0
01
0
10
0
11
1
表 2 -1 二极管与门逻辑关系表
第二章逻辑门电路
2.1.2
图2-2为由二极管构成的或门电路。
电路工作描述： 在 A，B输入信号中，只要有一个为高电平+3 V，
电路工作描述：
在 A，B输入信号中，只要有一个为低电平0 V时，
其对应的二极管导通，输出F就被钳在低电平0 V上，
输入信号为高电平+3 V的对应二极管截止。只有A，B
输入均为高电平+3 V时D1, D2均截止，输出F被钳位在 高电平+3 V上。
假设高电平+3 V表示“1”，低电平0 V表示“0”。
则输入A，B和输出F之间电压的关系如表2-1所示。由
图 2 -2 二极管或门及其逻辑符号
AB
F
00
0
01
1
10
1
11
1
表 2 -2 二极管或门逻辑关系表
第二章逻辑门电路
2.1.3
非门就是反相器。图2-3为由三极管构成的非门电路。
当输入为高电平时输出为低电平，而输入为低电 平时输出为高电平。那么输入A和输出F之间的电压关 系表如表2-3所示，由表可知它们是反相关系，其表达 式 FA 。
在实际应用中，为保证输入为低电平时三极管能 可靠地截止，常在输入端接入负电压-UEE。
第二章逻辑门电路
图 2 -3 三极管非门及其逻辑符号
A
F
0
1
1
0
表 2 -3 三极管非门逻辑关系表
第二章逻辑门电路
2.2 TTL集成门电路
2.2.1 TTL
1. TTL集成逻辑非门的电路结构及工作原理 电路如图2-4所示。 电路结构： ① 三极管T1和电阻R1构成电路的输入级； ② T2和电阻R2、R3组成中间级，从T2的集电极和发射极同
• 阈值电平Uth是转折区的中点对应的输入电压。一般Uth=1.4 V。在图2-7 中对应UTH。
第二章逻辑门电路
③ 抗干扰能力
• 在保证输出仍是高电平的条件下，所允许的最大正向干扰幅度就 是该电路的低电平噪声容限，用UNL表示。 UNL=Uoff-UiL。
• 同理，当输入为高电平UIH时，在保证输出低电平的前提下，输 入端所允许的最大负向干扰幅度就是电路的高电平噪声容限，用 UNH表示，有UNH=UiH-Uon。
偏的倒置工作状态。 • T2处于饱和导电，UCE2=0.3V，T2的
UC2=UCE2+UBE4=0.3V+0.7V=1V，它不能同时驱动T3, D • T3、D截止， • T2的发射极向T4提供足够的基流，使T4处于饱和，因此
输出为低电平。 • UO=UOL=UCE4≈0.3V，晶第二体章逻管辑的门电工路 作状态如图2-6所示。
UOL=0.3 V ② 开门电平Uon，关门电平Uoff及阈值电平Uth
• 开门电平Uon是指在保证输出为额定低电平(0.35 V)条件下，允许输入高 电平的最低值。一般Uon≥1.8 V。在图2-7中对应UiHmin,即Uon=UiHmin。
• 关门电平Uoff是指在保证输出为额定高电平(3 V)的90%(2.7 V)的条件下， 允许输入低电平的最高值，一般Uoff≤0.8 V。在图2-7中对应UiLmax，即 Uoff=UiLmax。
输出F被钳位在高电平+3 V上。只有A，B输入均为低电 平0 V时D1, D2均截止，输出F才被钳在低电平0 V上。
同与门电路一样的假设，那么图2-2电路输入A，B 和输出F之间电压的关系如表2-2所示。由表可看出输 出F和输入A，B之间符合逻辑“或”的关系，其表达式 F=A+B。
第二章逻辑门电路
F
2.1 分立元件门电路 2.2 TTL集成逻辑门 2.3 CMOS逻辑门
第二章逻辑门电路
2.1 分立元件门电路
门：在数字电路中，指的是实现一些基本逻辑关系的 电路。
最基本的逻辑门是与门、或门和非门。
第二章逻辑门电路
2.1.1 二极管与门
图2-1为由二极管构成的与门电路。假设二极管的正 向电阻为零，反向电阻为无穷大。UCC=3 V 。
第二章逻辑门电路
图 2 -5 输入为低电平时的工作状态 图 2 -6 输入为高电平时的工作状态
第二章逻辑门电路
(2) 输入为高电平UIH (3.6V) 时电路中各点的电压值 • T1的集电结和T2、T4发射结均为正向偏置而导通， • PN结导通压降均为0.7V，则T1的基极电位被钳在2.1V左
右。 • T1的UC1=1.4V左右，因此T1处于发射结反偏、集电结正
时输出两个相位相反的信号，作为T3和T4输出级的驱动 信号； ③ T3、D、T4和R4构成推拉式输出级。
第二章逻辑门电路
图 2 -4 集成逻辑非门电路及逻辑符号
第二章逻辑门电路
工作原理：
(1) 输入为低电平UIL (0.3 V) 时电路中各点的电压值 • T1的射极导通，UBE1 ≈ 0.7V，所以T1的UB1 ≈ 1 V。 • T2、T4均截止， • T2基极反向电流即为T1的集电极电流，基值很小，因此T1
2. TTL集成逻辑非门的主要外特性 （1）电压传输特性
它是指输出电压随输入电压变化的关系曲线。如图 2-7所示。
3.6V
图 2 -7 TTL集成逻辑非门电压传输特性
第二章逻辑门电路
由电压传输特性曲线，可知TTL与非门主要特性参数: ① 在截止区输出高电平 UOH=3.6 V ，在饱和区输出低电平
第二章逻辑门电路
（2）输入特性 输入特性是指输入电压和输入电流之间的关系曲线，
即Ii=f(UI)。输入电流Ii以流入输入端为正方向。输入 特性曲线如图2-8所示。
图 2 -8 输入特性曲线
第二章逻辑门电路
• 当输入端为低电平UIL时，非门对信号源呈现灌电流负载，
处于深饱和，UCE1≈0.1 V，T1的 UC1=UIL+UCE1=0.3V+0.1V=0.4V；
• 由于T2截止，UCC经R2驱动T3和D, 使T3和D导通。由于 UBE3=UD ≈ 0.7V，因此UO=UCC-IB3R2-UBE3-UD。
• 由于IB3很小，则UO≈UCC-UBE3-UD=5 V-0.7 V-0.7 V=3.6 V • 输出为高电平，晶体管的工作状态如图2-5所示。
表可看出输出F和输入A，B之间符合逻辑“与”的关系，
其表达式F=A·B。
第二章逻辑门电路
F
图 2 -1 二极管与门及其逻辑符号
ABwenku.baidu.com
F
00
0
01
0
10
0
11
1
表 2 -1 二极管与门逻辑关系表
第二章逻辑门电路
2.1.2
图2-2为由二极管构成的或门电路。
电路工作描述： 在 A，B输入信号中，只要有一个为高电平+3 V，
电路工作描述：
在 A，B输入信号中，只要有一个为低电平0 V时，
其对应的二极管导通，输出F就被钳在低电平0 V上，
输入信号为高电平+3 V的对应二极管截止。只有A，B
输入均为高电平+3 V时D1, D2均截止，输出F被钳位在 高电平+3 V上。
假设高电平+3 V表示“1”，低电平0 V表示“0”。
则输入A，B和输出F之间电压的关系如表2-1所示。由
图 2 -2 二极管或门及其逻辑符号
AB
F
00
0
01
1
10
1
11
1
表 2 -2 二极管或门逻辑关系表
第二章逻辑门电路
2.1.3
非门就是反相器。图2-3为由三极管构成的非门电路。
当输入为高电平时输出为低电平，而输入为低电 平时输出为高电平。那么输入A和输出F之间的电压关 系表如表2-3所示，由表可知它们是反相关系，其表达 式 FA 。
在实际应用中，为保证输入为低电平时三极管能 可靠地截止，常在输入端接入负电压-UEE。
第二章逻辑门电路
图 2 -3 三极管非门及其逻辑符号
A
F
0
1
1
0
表 2 -3 三极管非门逻辑关系表
第二章逻辑门电路
2.2 TTL集成门电路
2.2.1 TTL
1. TTL集成逻辑非门的电路结构及工作原理 电路如图2-4所示。 电路结构： ① 三极管T1和电阻R1构成电路的输入级； ② T2和电阻R2、R3组成中间级，从T2的集电极和发射极同
• 阈值电平Uth是转折区的中点对应的输入电压。一般Uth=1.4 V。在图2-7 中对应UTH。
第二章逻辑门电路
③ 抗干扰能力
• 在保证输出仍是高电平的条件下，所允许的最大正向干扰幅度就 是该电路的低电平噪声容限，用UNL表示。 UNL=Uoff-UiL。
• 同理，当输入为高电平UIH时，在保证输出低电平的前提下，输 入端所允许的最大负向干扰幅度就是电路的高电平噪声容限，用 UNH表示，有UNH=UiH-Uon。
偏的倒置工作状态。 • T2处于饱和导电，UCE2=0.3V，T2的
UC2=UCE2+UBE4=0.3V+0.7V=1V，它不能同时驱动T3, D • T3、D截止， • T2的发射极向T4提供足够的基流，使T4处于饱和，因此
输出为低电平。 • UO=UOL=UCE4≈0.3V，晶第二体章逻管辑的门电工路 作状态如图2-6所示。
UOL=0.3 V ② 开门电平Uon，关门电平Uoff及阈值电平Uth
• 开门电平Uon是指在保证输出为额定低电平(0.35 V)条件下，允许输入高 电平的最低值。一般Uon≥1.8 V。在图2-7中对应UiHmin,即Uon=UiHmin。
• 关门电平Uoff是指在保证输出为额定高电平(3 V)的90%(2.7 V)的条件下， 允许输入低电平的最高值，一般Uoff≤0.8 V。在图2-7中对应UiLmax，即 Uoff=UiLmax。
输出F被钳位在高电平+3 V上。只有A，B输入均为低电 平0 V时D1, D2均截止，输出F才被钳在低电平0 V上。
同与门电路一样的假设，那么图2-2电路输入A，B 和输出F之间电压的关系如表2-2所示。由表可看出输 出F和输入A，B之间符合逻辑“或”的关系，其表达式 F=A+B。
第二章逻辑门电路
F