数字电路-篮球比赛30秒倒计时

《篮球竞赛30S计时器》

课程设计说明书

题目篮球竞赛30S计时器学生姓名

学号

所属学院

专业

班级 2

指导教师

教师职称

目录

一、设计要求 (1)

二、电路设计与分析

2.1设计原理 (1)

2.2单元模块 (1)

1、秒脉冲信号的产生 (1)

2、计数器 (3)

3、时钟信号控制电路 (4)

4、显示模块电路 (5)

5、报警电路 (6)

三、外部操作开关 (6)

四、设计原理图与电路总图 (6)

五、仿真测试性能 (7)

六、总结 (9)

一、设计要求

篮球竞赛30S计时器的基本要求：

1)具有显示30S计时功能

2)设置外部操作开关，控制计数器的直接清零，启动和暂停/连续功能

3)在直接清零时，要求数码显示器灭灯

4)计时器为30S递减计时，计时间隔为1S

5)计时器递减计时到零时，数码显示器不能灭灯，同时发出光电报警信号

〖主要元器〗：NE555(1)，74LSl92(2)等

二、电路分析与设计

2.1设计原理

篮球竞赛30S计时器的总体设计方案如下：它主要包括秒脉冲信号，30S 计数器，译码显示器部分，报警电路和外部操作开关五部分组成，其中外部操作开关包括接直接清零，启动和暂停/继续。

2.2单元模块

1、秒脉冲信号的产生

555定时器主要是通过外接电阻R和电容器C构成充、放电电路,并由两个比较器来检测电容器上的电压,以确定输出电平的高低和放电开关管的通断。这就很方便地构成从微秒到数十分钟的延时电路、以及多谐振荡器、单稳态触发器、施密特触发器等脉冲波形产生和整形电路。

NE555为8脚时基集成电路，各脚主要功能

1地 GND 2触发

3输出 4复位

5控制电压 6门限(阈值)

7放电 8电压Vcc

用555定时器构成多谐振荡器：

用555定时器构成多谐振荡器电路如图(a)所示。电路没有稳态,只有两个暂

稳态,也不需要外加触发信号,利用电源V

CC 通过R

1

和R

2

向电容器C充电,使u

C

逐

渐升高,升到2V

CC /3时,u

O

跳变到低电平,放电端D导通,这时,电容通过电阻R

2

和

D端放电,使u

C 下降,降到V

CC

/3时,u

O

跳变到高电平,D端截止,电源V

CC

又通过R

1

和R

2向电容器C充电。如此循环,振荡不停, 电容器C在V

CC

/3和2V

CC

/3之间充

电和放电,输出连续的矩形脉冲,其波形如图(b)所示。

图a 图b

输出信号u

O 的脉宽t

W1

、t

W2

、周期T的计算公式:

t W1＝(R

1

＋R

2

)Cln2

t W2＝R

2

C ln2

T＝t

W1＋t

W2

＝(R

1

＋2R

2

)Cln2

这里的脉数发生器R

1 =15 KΩ,R

2

= 68 KΩ,C =10 uf

周期T = 1 s

秒脉冲信号产生电路图如下图1所示

图1

2、计数器

74LS192 为可预置的十进制同步加/减计数器（双时钟），其清除端是异步的。其引出端功能如下：

引出端符号

TCD 错位输出端（低电平有效）

TCU 进位输出端（低电平有效）

DN 减计数时钟输入端（上升沿有效）

UP 加计数时钟输入端（上升沿有效）

MR 异步清除端

D0～D3 并行数据输入端

PL 异步并行置入控制端（低电平有效）

Q0～Q3 输出端

当清除端（MR）为高电平时，不管时钟端（DN、UP）状态如何，即可完成清除功能；预置是异步的，当置入控制端（PL）为低电平时，不管时钟CP的状态如何，输出端（Q0～Q3）即可预置成与数据输入端（D0～D3）相一致的状态；计数是同步的，靠DN、UP同时加在4个触发器上而实现。在DN、UP上升沿作用下Q0～Q3 同时变化，从而消除了异步计数器中出现的计数尖峰。当进行加计数或减计数时可分别利用DN或UP，此时另一个时钟应为高电平。当计数上溢出时，进位输出端（TCU）输出一个低电平脉冲，其宽度为CPU低电平部分的低电平脉冲；当计数下溢出时，错位输出端（TCD）输出一个低电平脉冲，其宽度为CPD低电平部分的低电平脉冲。当把TCD和TCU分别连接后一级的DN、UP，即可进行级联

.因为要求中提到要求电路要实现倒数计时，所以74LS192的加计数器信号输入端应该加上无用性号（高电平）。计数电路的核心是置数部分。本设计中的30秒只需将两计数器的输入端分别置为0011和0000即可，采用同步置数的方式来实现30置数。

计数器电路图如下图2所示

高片74Ls92置数为3，低片74Ls92置数为0。当低位74Ls92从0减为9时，错位端发出信号，使高位74Ls92从3到2，低位每计数十下，高位减一下。

3、时钟信号控制电路

时钟信号控制电路如下图3所示

图3是时钟脉冲信号Y1的控制电路 ,控制Y1的放行与停止。当SW2处于“暂停”位置时，门U5：D输出A02=0，使门U6：C关闭，封锁脉冲Y1信号，计数器暂停计数；当SW2处于“连续”位置时，门U5：D输出1，门U6：C打开，放行Y1脉冲信号，计数器在脉冲信号作用下，继续累计计数。当计时结束时，高位TCD=0，使A04=0,门U6：D关闭，封锁脉冲信号，计数器保持零状态不变。从而实现了当暂停/连续开关处于暂停状态时，控制电路封锁计数脉冲，计数器停止计数，显示原来的数，而且保持不变；当暂停/连续开关处于连续状态时，计数器正常计数的功能要求；当计时结束时，封锁脉冲信号，计数器保持零状态不变。