EDA实验数字计时器设计

数字计时器设计

一、实验目的

1、掌握常见集成电路的工作原理和使用方法。

2、学会单元电路的设计调试方法。

3、掌握QuartusII软件的基本使用方法及会用其设计调试数字计时器。

二、实验设计要求

1、能进行正常的时、分、秒计时功能；

2、分别由六个数码管显示时分秒的计时；

3、系统有保持、清零、校时、校分功能；

4、使时钟具有整点报时功能（当时钟计到59'53"时开始计时，分别在

59'53",59'55",59'57"报时频率500Hz，在59'59"报时频率1000Hz）；

5、闹表设定功能。

三、整体电路的工作原理

原理框图：

脉冲产生电路将硬件上的48MHz脉冲依次分频使其产生1Hz脉冲，输入计时器电路，计时器电路时分秒对应的模24、模60、模60计数器采用同步触发方式实现00:00:00~ 23:59:59计时。

校时校分电路通过校时、校分开关的切换来改变计时器电路时分秒对应的模24、模60、模60计数器CLK 端输入脉冲及使能端的设置实现。

保持电路通过使计时器三个计数器使能端置0的方法来实现。 清零电路通过使计时器三个计数器清零端置0的方法来实现。 整点报时电路通过脉冲产生电路的分频及若干门电路组合实现。 闹表：

先设计一48选24的译码选择电路对计时器电路与闹钟定时电路的输出进行选择，界面显示切换通过设置一开关对译码选择电路的控制实现。 定时定分电路设计原理与上校时校分电路一致。

闹铃的设置是先通过一比较电路判断此时计时器电路的时分与闹钟定时电路是否一致来判断是否响铃，铃声是通过数据选择器及若干门电路来对响铃频率的设定。 最后设置一闹铃开关来实现闹表的开关。

四、各子模块设计原理及仿真波形

1、脉冲发生电路（分频电路） 原理图见附表1

用到了四分频、六分频、八分频和一千分频电路，下面以六分频和一千分频为列说明： A 、六分频电路：

它是应用了三个JK 触发器构成的T 触发器，[1][2][1][0]t q q q =+ [2][2][1][0][1]t q q q q =+

[2][1][0]q q q 依次循环输出：000 001 010 101 110 111；从而输出[2]q 就是将clk 六

分频，且脉宽仍为50% 仿真波形：

B 、一千分频电路

是由三个十分频电路组合而成，十分频电路：

clk

其是在十六分频器基础上更改而成：[1][3][0]t q q =，[2][1][0]t q q =， [3][2][1][0][3][0]t q q q q q =+

[3][2][1][0]q q q q 依次循环输出0000 0001 0010 0011 0100 0101 0110 0111 1000 1001；从而输

出[2]q 就是将clk 十分频，且脉宽为40%

2、计时器电路（原理图见附表一） A 、模60计数器

利用两块74160BCD 码计数器，左边显示秒（分）个位，右边显示秒（分）十位，右边芯片通过同步送数端0[1][4][3][1]t q q h h （此时校时校分作用端7key 始终为高电平）， 实现0 1 2 3 4 5输出的模6计数器。 仿真波形：

B 、模24计数器

利用两块74160BCD 码计数器，左边显示时个位，右边显示时十位，利用同步送数端[1][1][2][2]t q q h （此时校时校分作用端8key 始终为高电平）实现计数到23时全部同步送0

仿真波形：

C 、00:00:00~23:59:59计时器两模60，一模24计数器衔接电路：

[1]en 作用于分计数器使能端以实现59''分钟进一位，[2]en 作用于时计数器使能端以实现

59'59''时钟进一位。

计时器仿真输出波形：

3、译码显示电路（原理图见附表1）

计数器为0 1 2 3 4 5 计数的模6计数器（设计思路与模60计数器的十位一致）：

24选4MUX采用4个8选1的74151数据选择器实现，CLK2选用1000Hz脉冲，在每一极短时刻（1/1000秒）依据计数器同时选定要编译的4位码及相应的数码管，让其中一个数码管显示，由于1/1000秒以超出人眼辨别范围，故某一时刻感觉相应的六个数码管均亮。

4、清零、保持、校时校分电路（原理图见附表1）

A、清零电路只须将计时器各清零端解入一开关信号qing（低电平有效）

B、保持电路只须将计时器各使能端接入一保持信号keep，电路

keep0为开关输入信号（高电平有效）。

Ｃ、校时校分电路：

jiao为校分开关信号，jiao1为校时开关信号，D触发器是防止开关造成的颤动，比如jiao 信号为1电平时，计时器时分秒时钟脉冲输入端均为2Hz，同时使秒钟使能端输入为0（即秒输出不变），分钟使能输入端为1（即分钟开始快速校分），可参考附表1计时器电路模块及衔接电路模块。

5、报时电路（原理图见附表1）

sl sl sl sl；秒十位所对应的计数器的输出：设秒个位所对应的计数器的输出：[4][3][2][1]

ml m ml ml；分十位所对sh sh sh sh；分个位所对应的计数器的输出：[4][3][2][1]

[4][3][2][1]

mh mh mh mh；其中4为高位，1为低位。

应的计数器的输出：[4][3][2][1]

在59'53",59'55",59'57",59'59"时计数器秒十位，分个位，分十位输出相同，为：

[4][3][2][1]0101sh sh sh sh =，

[4][3][2][1]1001

ml m ml ml =，

[4][3][2][1]0101mh mh mh mh =。

秒个位输出：

59'53"：[4][3][2][1]sl sl sl sl =0011 59'55"：[4][3][2][1]sl sl sl sl =0101 59'57"：[4][3][2][1]sl sl sl sl =0111 59'59"：[4][3][2][1]sl sl sl sl =1001

则此时的触发信号111259'53"59'55"59'57"59'59"baoshi f f f f =+++ 111259'51"(2"4"6"8")f f f f =+++ 其中1500f Hz =，21000f Hz =

原理图中6key 为闹铃开关，是为了在闹铃想时屏蔽整点报时。

6、补充功能：闹表（原理图见附表2） A 、闹表定时电路（见附表2相应模块）

由一个模六十计数器（定分）及一个模24计数器（定时）构成。 B 、选择译码电路（见附表2相应模块） 由3个16选8自定义数据选择器实现，依次选择时分秒的显示译码（其中当界面切换到定时界面时，秒钟输出均为1电平，从而对于共阳极的数码管秒钟不亮），每一个16选8自定义数据选择器原理图：