基于数字式锁相环频率合成器的设计与实现
数字锁相环的频率合成器设计
数字锁相环的频率合成器设计摘要：近几年来，无线通讯获得飞速发展。
随着其应用领域的不断扩张，市场对低功耗、低造价、高性能、高集成度的收发机的需要也越来越高。
在无线通信收发机中包含一个很重要的模块，频率合成器，它通过产生一系列与参考信号具有同样精度和稳定度的离散信号，为频率转换提供基准的本地震荡信号。
频率合成器设计的优劣直接影响到无线通信收发机的性能、成本，故其实现方式一直是一个挑战。
而本次课程设计仅考虑方案的实用性，即是实验室环境的局限性以及电子器件的价格等因素。
关键词：数字锁相环，分频，频率合成器一、选题的背景与意义随着数字电路技术的发展，数字锁相环在调制解调、频率合成、FM 立体声解码、彩色副载波同步、图象处理等各个方面得到了广泛的应用。
数字锁相环不仅吸收了数字电路可靠性高、体积小、价格低等优点，还具有对离散样值的实时处理能力，已成为锁相技术发展的方向。
锁相环是一个相位反馈控制系统，在数字锁相环中，由于误差控制信号是离散的数字信号，而不是模拟电压，因而受控的输出电压的改变是离散的而不是连续的。
本文主要介绍了仿真技术的概念、特点、发展情况及其在控制系统的应用；分析了MATLAB/SIMULINK的功能及如何在MATLAB语言提供的仿真环境SIMULINK 下实行控制系统的仿真，并对数字锁相环进行仿真。
利用计算机对控制系统进行仿真与分析，是研究控制系统的重要手段；MATLAB软件、MCGS组态软件可成功地用于控制系统的仿真、分析及监控，在科研、生产和教学等领域具有广泛的应用前景和推广价值，从上面两方面看来，本课题数字锁相环技术的matlab/simulink仿真具有一定的研究价值。
二、研究内容与拟解决的主要问题本设计从模拟锁相环研究出发，掌握锁相环的基本工作原理，了解环路失锁、捕获、跟踪过程及环路锁定条件等。
掌握数字锁相环的工作原理，并用MATLAB语言对该系统进行设计，给出数字锁相环电路各个主要模块的设计过程及仿真结果，得到该系统的顶层电路。
答辩-锁相环频率合成器的的设计与制作
将设计好的PCB板交给工厂进行制板。
焊接与组装
将元器件按照PCB板上的焊盘逐一焊 接，完成整个电路板的组装。
元器件选择与采购
元器件选择
根据电路参数和性能要求，选择合适 的电阻、电容、电感等元器件，确保 电路性能稳定可靠。
元器件采购
通过电子市场或网上商城等渠道，购 买所需的元器件，确保质量可靠、价 格合理。P源自B板设计与制作PCB板设计
使用EDA工具进行PCB板的设计，包括层数、线宽、间距等参数的设置，以及元件的布局和布线。
PCB板制作
将设计好的PCB板交给工厂进行制板，确保PCB板的品质和精度符合要求。
焊接与组装
焊接
使用电烙铁或热风枪等工具，将元器件按照PCB板上的焊盘逐一焊接，确保焊点质量良好、无虚焊、无短路。
性能评估与优化建议
性能评估
根据测试结果，该锁相环频率合成器在 输出频率、相位噪声和杂散抑制等方面 均表现出较好的性能，符合设计要求。
VS
优化建议
针对测试过程中发现的问题，建议进一步 优化电路设计，提高杂散抑制性能；同时 加强生产工艺控制，确保产品的一致性和 可靠性。
05
总结与展望
设计制作过程中的收获与不足
03
锁相环频率合成器的制作
制作流程
确定设计目标
明确频率范围、输出功率、相位噪声 等性能指标。
原理图设计
根据设计目标，使用EDA工具进行原 理图设计，包括PLL电路、VCO电路、 分频器等。
电路板布局
根据原理图，进行PCB板的布局设计， 确保信号路径短、干扰小。
元器件选型与采购
根据电路参数和性能要求，选择合适 的电阻、电容、电感等元器件，并完 成采购。
基于锁相环的频率合成器..
综合课程设计频率合成器的设计与仿真前言现代通信系统中，为确保通信的稳定与可靠，对通信设备的频率准确率和稳定度提出了极高的要求. 随着电子技术的发展，要求信号的频率越来越准确和越来越稳定，一般的振荡器已不能满足系统设计的要求。
晶体振荡器的高准确度和高稳定度早已被人们认识，成为各种电子系统的必选部件。
但是晶体振荡器的频率变化范围很小，其频率值不高，很难满足通信、雷达、测控、仪器仪表等电子系统的需求，在这些应用领域，往往需要在一个频率范围内提供一系列高准确度和高稳定度的频率源，这就需要应用频率合成技术来满足这一需求。
本次实验利用SystemView实现通信系统中锁相频率合成器的仿真，并对结果进行了分析。
一、频率合成器简介频率合成是指以一个或少量的高准确度和高稳定度的标准频率作为参考频率，由此导出多个或大量的输出频率，这些输出频率的准确度与稳定度与参考频率是一致的。
用来产生这些频率的部件就成为频率合成器或频率综合器。
频率合成器通过一个或多个标准频率产生大量的输出频率，它是通过对标准频率在频域进行加、减、乘、除来实现的，可以用混频、倍频和分频等电路来实现。
其主要技术指标包括频率范围、频率间隔、准确度、频率稳定度、频率纯度以及体积、重量、功能和成本。
频率合成器的合成方法有直接模拟合成法、锁相环合成法和直接数字合成法。
直接模拟合成法利用倍频、分频、混频及滤波，从单一或几个参数频率中产生多个所需的频率。
该方法频率转换时间快(小于100ns)，但是体积大、功耗大，成本高，目前已基本不被采用。
锁相频率合成器通过锁相环完成频率的加、减、乘、除运算，其结构是一种闭环系统。
其主要优势在于结构简化、便于集成，且频率纯度高，目前广泛应用于各种电子系统。
直接式频率合成器中所固有的那些缺点，在锁相频率合成器中大大减少。
本次实验设计的是锁相频率合成器。
二、锁相环频率合成器原理2.1 锁相环路设计基础这一部分首先阐明了锁相环的基本原理及构成，导出了环路的相位模型和基本方程，概述了环路的工作过程， 2.1.1锁相环基本原理锁相环（PLL ）是一个相位跟踪系统。
基于MC145151-2PPL频率合成器的设计
一
频 率 合 成 器 的 频 率分 辨 率 。 改 变 Ｒ数值 的 大 小 ，
准 频率源相组合 ，就能产生与标准信号源有相 同的频率稳定度、准确度的众多频率点。
可改变频率合成器的分辨率。由以上可以看 出 当环路锁定后，压控振荡器的输出频率严格 与 输入 频率 行相等 。同时在 一定 范围 内跟踪 输 入信号频率变化 ，具有 良好 的跟踪特性 。只要 Ｌ Ｐ Ｆ通频带设计合理，整个环路就具有 良好的
窄带滤波特性。
１ Ｍ Ｃ １ ４ ５ １ ５ １ － ２ 锁相环 简介
ＭＣ１ ４ ５ １ ５ １ － ２是 一 块 双 列 直 插 式 Ｃ Ｍ ＯＳ大 规 模 集 成 电路 ， 由 ４位 总 线 输 入 、 锁 存 器 选 通
个 高 稳 定度 的 标 准 频 率 ｆ ｓ ， 经 参 考 分 频 器 进
：
Ｒ Ａ ２ Ｒ Ａ １ Ｒ Ａ ｏ Ｍ ｃ １ ４ ５ １ ５ １ — ２
： ： Ｍ Ａ Ｘ ３ ０ ８
；
随 着 移 动 通 信 、雷 达 技 术 以及 遥 测 、 遥
感测控技术不断发展 ，各种 系统对频 率源 的要 求越来越高 ， 不但 要求频率稳定度和准确度高， 而且还要求能方便 的改变 收发频率。特别是无
图一 １ 基 本锁相 环 频率合 成 器组 成框 图
【 关键词 】频率合成 Ｖ Ｃ Ｏ 锁相环 频率 源 分
频 器
广 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 １ 广 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 １
基于锁相环的频率合成器的设计
基于锁相环的频率合成器的设计随着现代技术的进展，具有高稳定性和精确度的频率源已经成为通信、雷达、仪器仪表、高速计算机及导航系统的主要组成部分。
高性能的频率源可通过频率合成技术获得。
随着大规模的进展，锁相式频率合成技术占有越来越重要的地位。
由一个或几个高稳定度、高精确度的参考频率源通过数字锁相频率合成技术可获得高品质的离散频率源。
1 锁相环频率合成器的原理1.1 锁相环原理锁相环(PLL)是构成频率合成器的核心部件。
主要由相位(PD)、压控(VCO)、环路(LP)和参考频率源组成。
锁相环是一种利用外部输入的参考信号控制环路内部振荡信号反馈控制。
他的被控制量是相位，被控对象是压控振荡器。
1所示，假如锁相环路中压控振荡器的输出信号频率发生变幻，则输入到相位比较器的信号相位θv(t)和θR(t)必定会不同，使相位比较器输出一个与相位误差成比例的误差Vd(t)，经环路滤波器输出一个缓慢变幻的直流电压Vc(t)，来控制压控振荡器输出信号的相位，使输入和输出相位差减小，直到两信号之间的相位差等于常数。
此时，压控振荡器的输出信号频率和输入信号频率相等，且环路处于锁定状态。
1.2 锁相环频率合成器原理2所示，锁相环频率合成器是由参考频率源、参考分频器、相位比较器、环路滤波器、压控振荡器、可变分频器构成。
参考分频器对参考频率源举行分频，输出信号作为相位比较器参考信号。
可变分频器对压控振荡器的输出信号举行分频，分频之后返回到相位比较器输入端与参考信号举行比较。
当环路处于锁定时有f1=f2，由于f1=fr/M，f2=fo/N，所以有fo=Nfr/M。
只要转变可变分频器的分频第1页共3页。
锁相频率合成器的设计
锁相频率合成器的设计
锁相频率合成器是一种电子设备，用于产生高精度、稳定的时钟信号。
它的设计基于锁相环（PLL）的原理，能够将输入的参考时钟信号锁定到输出时钟信号的频率，从而实现精确的频率合成。
锁相频率合成器的基本组成包括相锁环、参考时钟源、振荡器、分频器、相位检测器和控制电路等部分。
其中，相锁环是核心部件，其工作原理为将参考时钟信号和振荡器输出的信号进行比较，通过相位检测器不断调整振荡器的频率和相位，使其与参考时钟信号同步。
在设计锁相频率合成器时，需要考虑多种因素，如稳定性、相位噪声、抖动、锁定时间、输入输出频率范围等。
为了实现高精度的频率合成，通常会采用高品质的元器件和优化的电路设计，同时还需要进行严格的测试和调试。
锁相频率合成器广泛应用于通信、测量、计算机和工业控制等领域，为各种设备和系统提供高精度的时钟信号支持。
随着技术的不断进步，锁相频率合成器的设计也在不断升级和完善，以满足更加严格的应用需求。
- 1 -。
一种基于锁相环的数字频率合成器的设计(1)
)
θ r
(
S
)
=
1
G (S) + G (S)
/N
式中 G ( S )是开环传递函数 ,且
G ( S ) = KV ·F ( S ) /S
KV = Kd Ko /N 112 初步估算
举例说明 ,假设设计的要求为
( a)频率范围 ( fo ) : (10～1000) KHz; ( b)频率分辨力 : 10KHz;
则 M = fI / fref = 4000 /10 = 400。 2 单元电路的设计
211 晶振电路的设计
本设计中的晶体振荡电路采用套环式振荡器电路 ,
如图 2所示 。
图 2 套环式振荡器
此电路易起振 ,它采用一块“与非 ”门电路 。前三级 门电路组成无稳态振荡器 。最后一个门电路作缓冲输 出 。由 R1 , C1 , R2 , C2 石英晶体及第二个门组成的第二个 内环 ,可提供一个接近晶体谐振频率的振荡频率 ,并呈现 电容性 。
fI M
=
fo N
, 即有
:
fo
= fi ·N /M
= N ·fref
可见 , fo 随 N 的变化而改变 ,从而实现频率输出可 调的目的 。
设上图中 PD 的增益为 Kd , LF的传递函数为 F ( S ) , VCO的增益系数 Ko ,则可得到单环锁相频率合成器中环
路的闭环传递函数为
θ o
(
S
36
《计量与测试技术 》2006年第 33卷第 6期
一种基于锁相环的数字频率合成器的设计
D esign of F requency S yn thes ize r B ased on D ig ita l P hase L ocked L oop
锁相式数字频率合成器实验报告.
*******************实践教学*******************兰州理工大学计算机与通信学院2012年春季学期《通信系统基础实验》设计项目实验报告设计题目：锁相式数字频率合成器实验报告专业班级：设计小组名单：指导教师：陈昊目录一、设计实验目的 (3)二、频率合成基本原理 (4)2.1频率合成的概念 (4)2.2频率合成器的主要技术指标 (4)2.3锁相频率合成器 (5)三、锁相环技术 (6)3.1 锁相环工作原理 (6)3.2 锁相环CD4046芯片介绍 (6)四、基于锁相环技术的倍频器 (10)4.1 HS191芯片介绍 (10)4.2 基于锁相环技术的倍频器的设计 (12)4.2.1 工作原理 (12)3.2.2 Proteus软件仿真 (13)4.2.3 硬件实现 (14)4.2.4 锁相环参数设计 (15)五、总结与心得 (17)六、参考文献 (18)七、元器件清单 (19)一、设计实验目的1. 掌握VCO压控振荡器的基本工作原理。
2. 加深对基本锁相环工作原理的理解。
3. 熟悉锁相式数字频率合成器的电路组成与工作原理.。
二、频率合成基本原理2.1频率合成的概念频率合成是指由一个或多个频率稳定度和精确度很高的参考信号源通过频率域的线性运算，产生具有同样稳定度和精确度的大量离散频率的过程。
实现频率合成的电路叫频率合成器，频率合成器是现代电子系统的重要组成部分。
在通信、雷达和导航等设备中，频率合成器既是发射机频率的激励信号源，又是接收机的本地振荡器；在电子对抗设备中，它可以作为干扰信号放生器；在测试设备中，可作为标准信号源，因此频率合成器被人们称为许多电子系统的“心脏”。
早期的频率合成是用多晶体直接合成，以后发展成用一个高稳定参考源来合成多个频率。
20世纪50年代出现了间接频率合成技术。
但在使用频段上，直到50年代中期仍局限于短波范围。
60年代中期，带有可变分频的数字锁相式频率合成器问世。
基于单片机的锁相环频率合成器设计
基于单片机的锁相环频率合成器设计摘要：本文介绍了一种基于单片机的锁相环（PLL）频率合成器设计。
该频率合成器采用了数字式频率合成技术，可实现在1MHz至40MHz的频率范围内的频率锁定。
系统采用C8051F340单片机作为主控芯片，通过程序控制实现倍频器、除频器和加减频器的频率合成，而将合成后的频率与参考信号进行比较并通过反馈控制调整产生高精度、稳定的合成信号。
实验测试表明，该频率合成器具有良好的稳定性和合成精度。
关键词：锁相环，频率合成器，单片机，数字式频率合成，反馈控制Abstract:This paper describes a design of phase-locked loop (PLL) frequency synthesizer based on single-chip microcontroller. The frequency synthesizer integrates the digital frequency synthesis technology and can achieve frequency lock within the frequency range of 1MHz to 40MHz. The system usesC8051F340 single-chip microcontroller as the main control chip, which controls the frequency synthesis of the multiplier, frequency divider and adder/subtractor through programming. The synthesized frequency is compared with the reference signal and feedback control is used to adjust the generated frequency to achieve high-precision and stable synthesis signal. Experimental tests show that the frequency synthesizer has good stability and synthesis accuracy.Keywords: Phase-locked loop, frequency synthesizer, single-chip microcontroller, digital frequency synthesis, feedback control正文：引言锁相环（PLL）频率合成器是一种常用的高频信号源。
基于CD4046锁相环的数字频率合成器电路设计
文章编号 ： １ ６ ７ ４ － ４ ５ ７ ８ （ ２ ０ １ ３ ） ０ ５ － ０ ０ ０ ９ － ０ ３
应 用 实 践
基于 Ｃ Ｄ ４ ０ ４ ６锁 相 环 的 数 字频 率 合 成 器 电路 设 计
刘艳红
（ 国营第七 八五 厂 ， 山 西 太原 ０ ３ ０ ０ ２ ４ ）
定时器产生 的电信号作为输入信 号 （ 参 考信号 ） ｆ ｉ 输入 ４ ０ ４ ６
相位 比较器一端 ， 从 压控 振荡 器输 出信 号 ｆ ｎ经 可预置 分频 器（ Ｊ ７ 、 ｒ 分频 ） 合 成后 得反 馈信 号 ｆ ｂ加 到相 位 比较 器 的另 一 端， 两个输入信号在相 位 比较 器 中进行 相位 或频率 比较 ， 然
信号处理技术 ， 它能严格跟踪相干信号频率 。利用锁 相环构 成的频率 合成 器电路结构 简单 ， 输 出频率 成分 频谱 纯度 高 ，
是一个较好的频率 转换 系统 。
１ 电路总体 设计 思路
该锁相环数字频率合成器 实现的主要 技术 指标为 ： 输 入 频率 ｆ ｉ ＝１ ０ ０ Ｈ ｚ ； 输 出频率 ｆ ｏ ＝１ ０ ０ Ｈ ｚ ～９ ９ ． ９ ｋ Ｈ ｚ ； 分频 系数 Ⅳ为 １— ９ ９ ９之间的任意整数。其 总体框 架如图 １所示 ：
摘 要： 主要介绍 Ｃ Ｄ ４ ０ ４ ６锁相环 数字频率合成器的构成 电路及原理 。Ｃ Ｄ ４ ０ ４ ６锁相 环数 字频 率合成 器主要 由 振荡源电路 、 １ ／ Ｎ可预置分频 器以及锁相 环电路 构成。其功能是将一给定 频率的输入信号 经频 率合成后产 生一 系 列的 Ⅳ倍频 率的输 出信号 。此频 率合 成器具有 系统稳定 、 精确度 高、 较 高的可选择 性与实用性等特 点。 关键词 ： 频率合成 ；锁相环 ；Ｃ Ｄ ４ ０ ４ ６ ；分频 器 中图分类号 ： Ｔ Ｎ ７ ４ ２ ． １ 文献标识码 ： Ａ
一种级联锁相环频率合成器的设计与实现
一种级联锁相环频率合成器的设计与实现随着信息科技的发展，频率合成技术变得越来越重要。
由于频率合成器不仅能够提供精确控制的信号，而且具有高灵敏度、高精度、高稳定性和可靠性等优越特性，在很多领域，尤其是语音和数据传输领域，频率合成器被广泛应用。
级联锁相环（Cascaded Phase-Locked Loop，CPL）技术是一种先进的频率合成技术，能够提高抑制失真的能力，降低合成器的时钟数量，改进合成器的频率设计和合成器的工作稳定性。
因此，研究一种基于CPL技术的频率合成器具有重要意义。
本文以一种基于CPL技术的频率合成技术为研究对象，主要包括三个部分：基本原理、技术设计和实验验证。
首先，介绍CPL技术及其基本原理，着重介绍锁相环结构、锁相技术和差分分频结构等技术要素，并结合实际应用场景分析其优点和缺点。
其次，讨论多级CPL 合成器的技术设计，指出本研究中采用的多级CPL结构，分析各部分的构建原理，给出各部分的参数设定及其实现方法，并阐明其和其他结构的不同。
最后，给出通过FPGA实现本研究基于CPL技术的合成器系统，并对其进行实验验证，从实验结果可以看出，相比于传统合成器，本研究的基于CPL技术的合成器系统，具有较高的频率精度和稳定性，在信息传输领域有着更高的应用价值。
从以上内容可以看出，基于CPL技术的频率合成器已经成为一种先进的合成技术，具有抑制失真、降低合成器时钟数量、改进合成器频率设计及工作稳定性等优越性能，它受到了电子行业及其他行业的高度重视。
未来，将结合实际应用不断优化之前的CPL技术，构建更
先进的CPL合成器，并将其运用于更广泛的领域，以满足用户不断变化的应用需求。
基于cd4046锁相环的数字频率合成器电路设计
基于cd4046锁相环的数字频率合成器电路设计1. 介绍在当今的数字电子领域，频率合成器扮演着至关重要的角色，它可以将一个基础频率信号合成出多个频率信号，广泛应用于收音机、数字通信、无线电、雷达等领域。
本文将重点讨论基于cd4046锁相环的数字频率合成器电路设计，以及CD4046的基本工作原理和性能特点。
2. 基础原理CD4046作为一种锁相环集成电路，它由相位比较器、环路滤波器和振荡器组成。
在频率合成器中，CD4046可以将输入信号频率合成成另一个输出频率信号，并且具有较高的信号锁定能力。
其基本工作原理是根据输入信号频率与振荡器输出信号频率之间的差值，不断调节振荡器输出频率，直至二者频率相同，从而实现信号的合成。
3. 设计步骤(1) 确定合成频率范围：根据实际需求确定所需合成频率范围，进而选择合适的分频倍数和振荡器参数。
(2) 选择振荡器电路：根据合成频率范围选择合适的振荡器电路和频率合成器芯片，CD4046是目前较为常用的选择之一。
(3) 进行电路仿真：使用电路仿真软件对设计电路进行仿真和调试，确保电路工作稳定和合成频率准确。
(4) 调节环路参数：根据实际需求调节环路参数，如环路带宽和环路增益，以实现更精准的频率合成效果。
4. 性能分析CD4046锁相环具有较高的抗干扰能力和频率稳定性，能够在一定程度上抵抗外部环境干扰和波动。
其响应速度较快，能够实现快速锁定输入信号频率，并且具有较高的合成精度和稳定性，适用于多种频率合成场景。
5. 个人观点在设计数字频率合成器时，选择合适的频率合成器芯片对电路性能起着至关重要的作用。
CD4046锁相环作为一种可靠的集成电路芯片，具有较高的性能和稳定性，是设计高质量数字频率合成器的重要选择之一。
在实际应用中，需要根据具体需求合理设计振荡器电路和调节环路参数，以实现更加精准和稳定的频率合成效果。
总结：本文对基于CD4046锁相环的数字频率合成器电路设计进行了全面评估和探讨，介绍了其基本工作原理、设计步骤、性能分析和个人观点，并对其在数字频率合成器设计中的重要性进行了强调。
基于CD4046锁相环的频率合成器设计
三、确定电路组成方案
原理框图（图1）如下，锁相环路对稳定度的参考振动器锁定，环内串接可编程的分频器，通过改变分频器的分配比N，从而就得到N倍参考频率的稳定输出。晶体振荡器输出的信号频率f1，经固定分频后（M分频）得到基准频率f2，输入锁相环的相位比较器（PC）。锁相环的VCO输出信号经可编程分频器（N分频）后输入到PC的另一端，这两个信号进行相位比较，当锁相环路锁定后得到：
图2 1——999分频器
五、锁相环参数设计
本设计中，M固定，N可变。基准频率f2定为100Hz，改变N值，使N=7001~7999，则可产生f2=700.1KHz—799.9KHz的频率范围。锁相环锁存范围：
fmax=800.00KHz
fmin=700.00KHz
则fmax/fmin=1.1
使用相位比较器PC2
（三）、N分频的设计
根据本次课程设计的要求，需设计一个N=7000-7999的分频计。通过方案的比较采用四块CD4522构成。CD4522是可预置数的二一十进制1/N减计数器。其引脚见附录。其中D1-D4是预置端，Q1—Q4是计数器输出端，其余控制端的功能如下：
PE（3）=1时，D1—D4值置进计数器EN（4）=0，且CP（6）时，计数器（Q1—Q4）减计数；CF（13）=1且计数器（Q1—Q4）减到0时，QC(12)=1 Cr(10)=1时，计数器清零。
3、拨动拨码盘，测输出频率
拨码盘
输出频率f（Hz）
输出波形
7000
700.00K
方波
7001
700.10K
方波
7051
705.10K
方波
7551
755.10K
基于MC1648锁相环频率合成器的毕业设计论文
摘要频率合成器是以一个或少量的高准确度和高稳定度的标准频率作为参考频率，由此导出多个或大量的输出频率，这些输出的准确度与稳定度与参考频率是一致的。
在通信、雷达、测控、仪器表等电子系统中有广泛的应用。
频率合成器有直接式频率合成器、直接数字式频率合成器及锁相频率合成器三种基本模式，前两种属于开环系统，因此是有频率转换时间短，分辨率较高等优点，而锁相频率合成器是一种闭环系统，其频率转换时间和分辨率均不如前两种好，但其结构简单，成本低。
并且输出频率的准确度不逊色与前两种，因此锁相环频率合成已获得广泛的应用。
而VCO作为其中一个必不可少的重要部件,其质量可以左右整个环路的性能。
负阻集成LCVCO由于具有工作频率高、波形好、频稳度高、相位噪声低、性能可靠等优点,适于作为甚高频和特高频VCO。
关键词：MC1648；锁相环；频率合成器AbstractThe frequency synthesizer with high accuracy and high stability of the standard frequency of one or a few as the reference frequency, which leads to multiple or large amount of output frequency, accuracy and stability of the output and the reference frequency is consistent. There are widely applied in communication, radar, measurement and control, instruments and other electronic systems. Frequency synthesizer has the direct frequency synthesizer, DDS and PLL frequency synthesizer in three basic models, the former two belongs to the open loop system, so there is short frequency conversion time, resolution is higher, and the PLL frequency synthesizer is a closed loop system, the frequency conversion time and resolution is not as good as the first two good, but it has the advantages of simple structure, low cost. And the output frequency accuracy inferior to the former two, thus PLL frequency synthesis has been widely applied. VCO is one of the essential components, the performance of quality around the whole loop. Negative resistance integrated LCVCO because of the high operating frequency, a good waveform, frequency stability, low phase noise, high performance and reliable, suitable for VHF and UHF VCO. Therefore the PLL frequency synthesis based on MC1648.Key words：MC1648；PLL Frequency ；Synthesizer毕业论文（设计）原创性声明本人所呈交的毕业论文（设计）是我在导师的指导下进行的研究工作及取得的研究成果。
基于单片机控制的lmx2572锁相频率合成器的设计与实现
Technology Study技术研究DCW7数字通信世界2020.010 引言近年来，卫星通信技术的快速发展和各类机载、车载、地面等终端设备的广泛应用，对终端设备的体积和功耗要求越来越高，传统的锁相环和压控振荡器为两种独立的器件，尺寸较大，无法满足越来越迫切的产品小型化需求[1][2][3]，本文利用ATMEL 公司的8位单片机ATTINY9结合TI 公司新一代集成VCO 的频合器LMX2572设计了一款输出频率为4875MHz 的锁相频率源。
设计要求：（1）相位噪声<-70dBc@100Hz ，<-80dBc@ 1kHz ，<-90dBc@ 10kHz ，<-100dBc@100kHz 。
（2）输出电平≥5dBm 。
1 硬件选择与实现1.1 硬件选择LMX2572是美国TI 公司2019年推出的一款低功耗、高性能宽带合成器，可以输出12.4MHz 到6.4GHz 之间的任何频率且不需要内部倍频，这就大大减少了混频输出的本振产生的分频和倍频杂散，PLL 可提供优异的性能，在3.3V 单电源中的电流消耗仅为75mA 。
LMX2572允许用户同步多个器件的输出，并可支持需要输入和输出之间具有确定延迟的应用并提供了一个可精准调节相位的选项，以解决电路板上或器件内的延迟不匹配问题；芯片内部的频率斜升发生器可在自动斜坡生成选项或手动选项中最多合成2段斜坡，以实现最大的灵活性。
通过快速校准算法，用户可在不到20μs 的时间内改变频率。
LMX2572集成了通过3.3V 单电源供电的LDO ，无需再配备板载低噪声LDO ，综合以上描述LMX2572为目前业界同类产品中比较领先的一款芯片，在100kHz 偏频和6.4GHz 载波的情况下具有-106dBc/Hz 的超低相位噪声[4]。
单片机选用的是ATMEL 公司ATTINY9芯片，该单片机是一个6个引脚的8位单片机，尺寸小，功耗低，其内部含有32Byte 的可编程可擦除存储器[5]。
基于数字式锁相环频率合成器的设计与实现
基于数字式锁相环频率合成器的设计与实现————————————————————————————————作者：————————————————————————————————日期：四川师范大学本科毕业设计基于数字式锁相环频率合成器的设计与实现学生姓名院系名称专业名称班级学号指导教师完成时间2014年5月14日基于数字式锁相环频率合成器的设计与实现电子信息工程专业学生姓名指导老师摘要随着通信信息技术的快速发展，信号产生的方式多种多样,然而数字式锁相环频率合成器在信号产生技术中扮演了越来越重要的作用，数字式锁相环频率合成器在频率频率稳定度和频谱纯度上，频率输出个数上有着巨大的优势,是其他器件所不能代替的！因此在军用和民用雷达领域，各种导航器以及通信领域广泛运用!基于此，本人设计了一个由晶体振荡器和分频器,锁相环路（鉴相器，低通滤波器,压控振荡器）组成的数字式锁相环频率合成器,晶体振荡器的作用是产生一个固定的频率，然后通过分频器得到一个基准频率，锁相环路对基准频率进行频率合成，到最后，合成后的频率经过放大器，使不同的频率的幅度稳定在一定的范围内，这样的话不会是信号不会随着输出频率的变化而减少!数字式锁相环频率合成器是开环系统的，频率转换时间很短，分辨率也较高,结构相对简单，成本也不高,输出的频率在稳定度和精准度上也有很大的优势.但是，由于毕业在即时间紧张，本人经验有些不足，希望老师和同学们帮助与指导。
关键词:锁相环频率合成晶体振荡器分频器锁相环路The Design and Implementation of Digital Pll Frequency SynthesizerAbstract With the rapid development of communication technology，signal way is varied, but in signal digital phase locked loop frequency synthesizer technology plays an increasingly important role, digital phase locked loop frequency synthesizer on the frequency stability and frequency spectrum purity，frequency output factor has a huge advantage，is cannot replace by other device！So in the field of military and civilian radar，navigator，and widely used communication field。
基于锁相环的频率合成电路设计
基于锁相环的频率合成电路设计近年来，随着高精度信号计算机应用的不断普及，频率合成技术已经成为精密信号采集、处理和测量的重要工具。
为了实现频率合成的精确控制，基于锁相环的频率合成电路设计是一种非常实用的解决方案。
锁相环的设计能够实现精确的频率合成，从而提高功率、电压和信号精度。
锁相环是由一个振荡器，一个频率参考电路和一个外部参考信号构成的一种系统。
振荡器电路能够根据外部参考信号调整自身的输出频率。
其根据比较器的输出信号，控制振荡器内部电路的频率参数，实现锁定频率的目的。
为了满足实际应用要求，基于锁相环的频率合成电路设计的核心问题在于如何设计一个稳定、噪声低、参考电路响应快的锁相环系统。
在设计之前，必须先确定系统的应用频带、功率要求以及系统的近似精度。
振荡器是锁相环电路设计的核心部件，它决定了锁相环系统的整体性能。
振荡器主要包括晶体振荡器和单片机振荡器两种类型，晶体振荡器可以提供高精度的调谐功能，而单片机振荡器可以提供低成本的实时控制功能。
而频率参考电路是锁相环系统的关键部分，它负责将外部输入的参考信号转换为振荡器可接受的形式。
电路的设计应该考虑频率参考电路的无相位和负载能力以及它的噪声特性。
此外，频率参考电路应考虑参考信号的频率范围和信号强度，以便准确控制振荡器振荡频率。
最后，系统的设计还必须考虑信号处理器的参数，其既需要考虑信号处理器的灵敏度，又需要考虑其处理的信号的频率范围和外部参考电压的大小。
总的来说，基于锁相环的频率合成电路设计既具有优异的精度又具有良好的稳定性，可以满足多种应用的需求。
它的设计必须考虑振荡器的性能、频率参考电路的特性和信号处理器的参数。
同时，为了提高和优化系统性能，可以采用虚拟仿真技术进行仿真和调试，评估不同结构和参数的效果。
在实际应用中，基于锁相环的频率合成电路设计可以用于高精度信号处理、实时监控和测量等多种应用。
它可以提升实验精度，改善系统的可靠性和稳定性，也可以有效提高系统的测量精度和信号处理能力。
基于ADF4106的锁相环频率合成器
1 引言在无线通信领域中，高性能频率源是通信设备、雷达、电子侦察和对抗设备、精密测量仪器的核心部件。
现代通信系统对频率源的精度、分辨率、转换时间及频谱纯度等提出了越来越高的要求，性能卓越的频率源均通过频率合成技术来实现。
本文所讨论的锁相环频率合成技术是基于锁相环路的同步原理，由一个高准确度、高稳定度的参考晶体振荡器，综合出大量离散频率的一种技术。
锁相环频率合成器是一种相位锁定装置，是一种频率稳定度较高的离散间隔型频率信号发生器。
2 锁相环频率合成器的基本原理锁相环是频率合成技术的基础。
锁相环路(PLL)通常由鉴相器(PD)、环路滤波器(LP)、压控振荡器(VCO)和可变程序分频器组成。
锁相环路是一个相位误差控制系统，它比较输入信号与压控振荡器输出信号之间的相位差，产生一个对应于两个信号相位差的误差电压，该误差电压经处理后去调整压控振荡器的频率（相位）。
当环路锁定时，输入信号与压控振荡器输出信号频差为零，相位差不再随时间变化，此时，误差控制电压为一固定值，压控振荡器输出频率与输入信号频率相等，即fo=fr。
锁相环路的这一特点，使它在自动频率控制中得到应用，以实现精确的频率控制。
环路在锁定时要得到一定的控制电压，则鉴相器必须有一个非零的输出，即，环路作用必须有相位差，相位差维持着两信号的同步，使输出信号频率稳定。
锁相环基本原理方框图如图1所示。
鉴相器又称比相器，对输入信号与环路输出信号的相位进行比较, 产生误差控制电压；环路滤波器滤除误差电压中的高频分量和噪声，以保证环路所要求的性能，增加环路的稳定性；压控振荡器的振荡频率受环路滤波器输出电压的控制，使压控振荡器输出信号频率向输入信号频率靠拢，两个信号间的相位差减小。
可变程序分频器的作用是使压控振荡器的输出频率经分频后再与参考频率进行相位比较，从而产生误差控制电压，并以误差控制电压来调整压控振荡器的相位。
锁相环路对高稳定度的参考振荡器（通常是晶体振荡器）锁定，环路串接可编程的程序分频器，通过编程改变程序分频器的分频比R、N，从而获得N/R倍参考频率的稳定输出。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
四川师范大学本科毕业设计基于数字式锁相环频率合成器的设计与实现学生姓名院系名称专业名称班级级班学号指导教师完成时间年月日基于数字式锁相环频率合成器的设计与实现电子信息工程专业学生姓名指导老师摘要随着通信信息技术的快速发展，信号产生的方式多种多样，然而数字式锁相环频率合成器在信号产生技术中扮演了越来越重要的作用，数字式锁相环频率合成器在频率频率稳定度和频谱纯度上，频率输出个数上有着巨大的优势，是其他器件所不能代替的！因此在军用和民用雷达领域，各种导航器以及通信领域广泛运用！基于此，本人设计了一个由晶体振荡器和分频器，锁相环路（鉴相器，低通滤波器，压控振荡器）组成的数字式锁相环频率合成器，晶体振荡器的作用是产生一个固定的频率，然后通过分频器得到一个基准频率，锁相环路对基准频率进行频率合成，到最后，合成后的频率经过放大器，使不同的频率的幅度稳定在一定的范围内，这样的话不会是信号不会随着输出频率的变化而减少！数字式锁相环频率合成器是开环系统的，频率转换时间很短，分辨率也较高，结构相对简单，成本也不高，输出的频率在稳定度和精准度上也有很大的优势。
但是，由于毕业在即时间紧张，本人经验有些不足，希望老师和同学们帮助与指导。
关键词：锁相环频率合成晶体振荡器分频器锁相环路The Design and Implementation of Digital Pll Frequency SynthesizerAbstract With the rapid development of communication technology, signal way is varied, but in signal digital phase locked loop frequency synthesizer technology plays an increasingly important role, digital phase locked loop frequency synthesizer on the frequency stability and frequency spectrum purity, frequency output factor has a huge advantage, is cannot replace by other device! So in the field of military and civilian radar, navigator, and widely used communication field.Based on this, I designed a by the crystal oscillator and a frequency divider, phase locked loop (phase discriminator, low-pass filter, a voltage controlled oscillator) consisting of digital phase locked loop frequency synthesizer, the effect of crystal oscillator is a fixed frequency, then a reference frequency is obtained by frequency divider, phase locked loop frequency synthesis was carried out on the fundamental frequency, in the end, after the synthesis of frequency through the amplifier, the size of the different frequency stability in a certain range, so not the signals are not as the change of output frequency and less!Digital phase locked loop frequency synthesizer is the open loop system, frequency conversion time is short, the resolution is higher also, structure is relatively simple, the cost is not high, the output frequency of the in stability and precision also has a great advantage. However, due to the graduation of time is tight, I experience some shortage, hope the teacher and the students help and guidance.Key words: Phase-locked loop Frequency synthesis Crystal oscillator Divider Phase locked loop目录摘要 (I)ABSTRACT ............................................................................................................. I I 目录1 绪论 (1)1.1数字锁相环频率合成器的发展与背景 (1)1.2设计的合理性 (1)2系统理论知识 (4)2.1 频率合成器的工作原理 (4)2.2 锁相环工作原理 (4)2.3 频率合成器的性能指标 (6)2.4 锁相环的主要指标 (6)3 各单元模块电路的设计与实现 (7)3.1 系统原理框图 (7)3.2 信号源产生电路的设计 (7)3.3 分频器电路设计 (8)3.4 可变分频器的电路设计 (9)3.5 锁相环的电路设计 (11)4 硬件电路的仿真与测试 (11)4.1 protues仿真 (11)4.2 protel画的PCB板 (13)4.3 实验结果与数据 (17)5 总结 (19)参考文献 (20)致谢 (20)基于数字式锁相环频率合成器的设计与实现1 绪论1.1数字锁相环频率合成器的发展与背景在当今信息时代，由于各项信息技术的不断发展和需要，一个频率源的稳定度，频谱的纯度，频率范围，输出频率个数等指标已经被广大设计者和市场需求者看的十分重要，是衡量一个电子产品频率稳定度的重要指标。
以前设计者们为了使电子产品的频率更加稳定和精准，晶体振荡器经常被用来充当使频率更加稳定的一个角色，然而晶体振荡器输出的频率的个数不多，不能满足现在电子市场对频率输出个数多的要求，所以频率合成器被广大设计者日益看重并运用于通信，数字电视，导航，航天等技术领域！频率合成器是对频率经行一个简单处理，如加减乘除运算后，以一个稳定度和准确度都较高的基准频率为参照，产生许多不同频率，它们的稳定度和准确度相似！总之，数字式锁相环频率合成器就是以一个稳定度，纯度较高的基准频率为输入，输出多中稳定度，纯度较好的频率！在当今电子系统中是不可越少的！1.2设计的合理性实现数字式锁相环频率合成器，方法多种多样，各种方案都有各自的特点，作用效果也大不一样。
下面有四种典型的设计方案，都能设计出锁相环频率合成器，然而我们可以通过比较，选出我们需要的更为简洁，功能却很完善，制作成本也较低的一种方案。
首先，对于方案一，如下图1 结构框图图所示：图1 方案一的结构框图方案二的电路结构框图如图2所示：图2 方案二的结构框图方案三的结构框图如图3所示：图3 方案三的结构框图方案四的结构框图如下图4所示：图4 方案四的结构框图在四种方案中，不难发现方案一，方案二，方案三都是硬件电路才能实现的。
对于方案一，不难发现，其实是最易实现制作的，而且它能承担频率合成的，但是相位噪声和杂散的一些电路信号是对它影响比较大的！方案二呢，是一种DDS驱动PLL 的频率合成器。
方案三是一种单片机控制频率合成器。
显然方案一在性能上是劣于方案二和方案三的，但是方案二和方案三却是需要单片机控制的，较为复杂！方案四不同于前三种方案设计，它不是硬件电路来实现的，是需要EDA来控制设计的，还需要在EDA基础上的VHDL语言来编写，也包含了嵌入式的知识！技术是比较先进的，但是要实现频率合成，制作起来是很困难的，而且很复杂！综上所诉，方案二，方案三性能上虽然优于方案一，但是需要计算机来控制单片机，对其进行频率合成。
方案四，需要编程来实现，运用了嵌入式，EDA的知识，较为复杂。
方案一虽然性能上是有些不足，但是完全能实现我的设计要求。
所以我选择方案一来实现我的设计！方案一，这种数字锁相环频率较为简单，组成部分是参考振荡器，参考分频器，PD（鉴相器），LF（低通滤波器），VCO（压控振荡器），可变分频器等构成！综合所述，就是锁相环，N分频器和输入信号构成的！锁相环模块中，我为了降低制作的难度和复杂度，于是鉴相器PD和VCO压控振荡器用的是集成芯片提供！PD鉴相器输入的误差相位误差电压是周期性的脉冲波形，这就需要一个环路低通滤波器使之输出一个直流控制电压，去控制压控振荡器的相位和频率，使它的误差电压减小，这样才能使相差和频差不能达到锁定模式，而且滤波器也可以滤掉电路中的高频噪声和交流谐波分量。
而N分频器的作用就是使经过压控振荡器输出的信号经过N位可控计数器分频后进入PD鉴相器，这样就可以使之与参考频率信号作比较了！信号输入电路就是一个基准信号源，整个系统电路在此基础上对其经行频率合成，基准信号源的稳定度和精准度是会影响到输出频率的稳定度和精准度的！因此，我们队基准信号源的稳定度和精准度的要求是蛮高的！因此，选择方案一是合理的，能胜任本次设计的要求的!2系统理论知识2.1 频率合成器的工作原理频率合成是指由一个或多个频率稳定度和精确度很高的参考信号源通过频率域的线性运算，产生具有同样稳定度和精确度的大量离散频率的过程。
实现频率合成的电路叫频率合成器，频率合成器是现代电子系统的重要组成部分。
在通信、雷达和导航等设备中，频率合成器既是发射机频率的激励信号源，又是接收机的本地振荡器；在电子对抗设备中，它可以作为干扰信号放生器；在测试设备中，可作为标准信号源，因此频率合成器被人们称为许多电子系统的“心脏”。
早期的频率合成是用多晶体直接合成，以后发展成用一个高稳定参考源来合成多个频率。