简易逻辑分析仪设计报告1

合集下载

简易逻辑分析仪设计

简易逻辑分析仪设计

2008年10月第10期电子测试EL ECTRONIC TEST Oct.2008No.10简易逻辑分析仪设计贾 奕,黄劲松,沈鹏程,田开坤(1湖北师范学院物理与电子科学学院 黄石 4350022湖北师范学院电工电子实验教学示范中心 黄石 435002) 摘 要:本系统是以STC89C52单片机和复杂可编程逻辑器件CPLD 的组合电路为核心,利用锁存器在时钟上升沿将输入端的数据锁存的原理,构建了一个基于实时采样和直接数据存储器存储(DMA )的简易逻辑分析仪。

系统由五部分组成:按键模块、CPLD 模块、DDS 采样时钟发生模块、L CD 显示模块、DMA 数据采集模块。

相比于市场上的逻辑分析仪,本系统结构简单,易制作,成本低,可同时测量8路T TL 信号。

本系统可以用来分析数字逻辑电路中的时序逻辑关系,本文还用该逻辑分析仪研究了51单片机对外部地址读写操作的时序,得到与单片机数据手册一致的波形时序图。

关键词:逻辑分析仪;DMA ;CPLD ;DDS 中图分类号:TP399 文献标识码:BDesign of simple logic analyzerJia Y i ,Huang Jinsong ,Shen Pengcheng ,Tian Kaikun(1College of Physics and Electronic Science ,Hubei Normal University ,Huangshi 435002,China ;2Electricaland Electronic experimental teaching centres of excellence ,Hubei Normal University ,Huangshi 4350020,China )Abstract :A simple logic analyzer based on a real 2time sampling and DMA has been designed by using STC89C52SCM and CPLD circuit as t he p rimary component s.It operates by a latch which can latch t he data coming from t he inp ut port o n t he outp ut port by means of latching t he rising edge of a clock p ulse.The system includes five basic component s :a button control mod 2ule ,t he CPLD module ,a DDS sampling clock p ulse generation module ,an L CD module ,and t he DMA pared to t he existing logic analyzer ,t he system can measure synchro 2nously 8T TL signals ,and t he circuit is simple and can be constructed easily wit h low cost s.The system can be used as a tool t hat measures t he logic relations of t he digital circuit.An ex 2ample has been given t hat shows how t he time is measured when a 51SCM reads or writes so me data to t he o ut side address ,SCM manual data are consistent wit h t he wave timing map.K eyw ords :logic analyzer ;DMA ;CPLD ;DDS测试工具与解决方案2008.100 引 言在数字电路的研究中,往往要对电路的时序进行分析,在这种情况下,很多学生或工程师通常会选择示波器,而忽略了逻辑分析仪。

简易逻辑分析仪

简易逻辑分析仪

简易逻辑分析仪一、方案论证及选择1、系统总体框图如下:整个系统由信号发生器部分、信号调理部分、ARM软件控制部分以及输出显示部分组成。

2、数字信号发生器模块方案一:采用555定时器和可预置移位寄存器。

用两片74LS194A接成8位可预置循环移位寄存器,方波发生器提供一时钟信号给移位寄存器,预置数用8个按键接入(即循环序列),此方案简单可靠。

方案二:用PC 通过软件编程可以从并行口输出信号波形,不需要硬件电路,且设计灵活,但是不适合电子设计竞赛,并且PC体积大,携带不方便。

方案三:采用中规模FPGA,使用VHDL语言设计移位寄存器。

此方案可以实现精确定时产生信号,且信号频率可调,体积小, 但其显示电路占用资源多,这样设计出来的电路系统将大且复杂。

方案四:采用一片AT89C2051单片产生波形序列。

用单片机产生数字信号,设计简单,设置灵活,频率调节方便。

综合分析上述各方案,比较其优缺点,本系统有其固定的频率要求,故选用最简单的方案一。

3、门限电压分级部分方案一、采用单片机软件控制分级输出不同的电压值,给到比较器的反相端。

该方案简单、且输出电压精确。

方案二、用单片机产生一路PWM波,再经过两级RC低通滤波可得到直流电压,通过控制PWM波的占空比来改变电压值,达到分级效果。

该方案RC滤波得到的电压不稳定,且有纹波。

方案三、直流电源供5V电压,采用电阻、电位器进行一级一级的分压,以实现分级效果。

该方案电路复杂,且电位器调节比较难。

方案四、采用数字式电位器,由单片机结合相应的外围电路进行控制,以实现分压。

采用程控方式,得到的电压精确且稳定。

鉴于本系统软件程序较多,ARM内部仅两个DA,故选择方案四以避免使用单片机内部DA。

二、硬件部分单元电路1、数字信号发生器电路该部分采用了555定时器产生一定频率的时钟信号,通过改变滑动变阻器阻值可实现频率在一定范围内可变,定时器后接一个非门以增强后级驱动能力。

定时器产生的方波信号作为双向移位寄存器74LS194的输入时钟,利用74LS194的两个控制端(S0,S1)来产生八路可预置的循环移位逻辑信号序列。

简易逻辑分析仪设计报告

简易逻辑分析仪设计报告

简易逻辑分析仪设计报告1.引言1.1 概述概述:简易逻辑分析仪是一种用于检测数字电路中逻辑信号的仪器,能够实时监测和分析数字电路中的信号波形和逻辑状态。

本设计报告将介绍一种基于FPGA的简易逻辑分析仪的设计方案,包括其设计原理、硬件设计和软件设计。

通过该设计,可以实现对数字电路中逻辑信号的实时观测和分析,为数字电路的调试和优化提供有力支持。

本报告将详细介绍该简易逻辑分析仪的设计过程和实现原理,以及展望未来在数字电路测试领域的应用前景。

1.2文章结构文章结构部分的内容应该是对整篇文章的结构进行简要概括,包括各个章节的主要内容和重点讨论的部分。

可以按照下面的内容编写:文章结构部分:本文主要包括三个部分,即引言、正文和结论。

在引言部分,将对简易逻辑分析仪的概述、文章结构和研究目的进行介绍。

正文部分包括设计原理、硬件设计和软件设计三个方面的内容,其中设计原理将解析简易逻辑分析仪的工作原理,硬件设计将详细介绍分析仪的硬件组成和设计要点,软件设计则会讨论分析仪的相关软件开发情况。

在结论部分,将对整个设计报告的结果进行总结、设计的优点进行分析,并对未来的发展进行展望。

整篇文章的结构清晰,内容充实,将全面展示简易逻辑分析仪的设计过程和成果。

1.3 目的本报告的目的是设计一种简易逻辑分析仪,用于对数字逻辑电路进行分析和测试。

通过该逻辑分析仪,可以实现对逻辑电路中信号的捕获、显示和分析,从而帮助工程师和技术人员更好地理解和调试数字电路。

同时,设计该逻辑分析仪旨在提高测试效率、降低成本,并且具有一定的实用性和推广性。

基于以上目的,本报告将从设计原理、硬件设计和软件设计三个方面展开介绍和分析。

2.正文2.1 设计原理设计原理部分的内容应该包括对逻辑分析仪的工作原理进行详细介绍。

这包括逻辑分析仪的基本功能和原理,例如数据采集、信号分析和显示等。

此外,还应该介绍如何通过逻辑分析仪实现对数字信号的采集、存储和分析,以及逻辑分析仪的工作流程和主要原理。

(免费)简易逻辑分析仪的设计

(免费)简易逻辑分析仪的设计

1.系统方案各模块方案论证
Q0 跳接线
8位 数字 信号 发生 器
Q1
RAM
Q7
. . .
. . .
. 输入 . 电路 .
8位
控制电路
逻辑 状态 与 波形 显示
微控制器系统
图1
系统结构框图
1.1 八路数字信号发生器方案选择及论证
• 方案一:采用555定时器和可预置移位寄存器 74LS194; • 方案二:采用EPROM固化波形输出; • 方案三:使用单片机的定时器作为信号发生器;
简易逻辑分析仪的设计
Logic Analyzer 信息与通信工程学院 电子094班
基本要求 (1)制作数字信号发生器 能产生8路可预置的循环移位逻辑信号序列,输出信号为TTL 电平,序列时钟频率为100Hz,并能够重复输出。 (2)制作简易逻辑分析仪 a.具有采集8路逻辑信号的功能,并可设置单级触发字。信 号采集的触发条件为各路被测信号电平与触发字所设定的逻 辑状态相同。在满足触发条件时,能对被测信号进行一次采 集、存储。 b.能利用模拟示波器清晰稳定地显示所采集到的8路信号波 形,并显示触发点位置。 c.8位输入电路的输入阻抗大于50kΩ ,其逻辑信号门限电 压可在0.25~4V范围内按16级变化,以适应各种输入信号的 逻辑电平。 d.每通道的存储深度为20bit。
• 方案四:采用中规模复杂可编程门阵列FPGA, 使用Verilog/VHDL语言设计移位寄存器。
种族主义是 1.2 主控方案选择及论证 希魔的大作《我的奋斗》核心。
• 方案一:采用多片微控制器(MCU)作为 系统控制核心 ;
• 方案二:采用FPGA(搭载IP核构建SOPC系 统)作为系统控制核心 ; • 方案三:采用微控制器(MCU)与FPGA相 结合的方式。

简易逻辑分析仪的设计

简易逻辑分析仪的设计

简易逻辑分析仪的设计毕业设计 [论⽂] 题⽬:简易逻辑分析仪的设计系别:电⽓与电⼦⼯程系专业:电⽓⼯程及其⾃动化姓名:学号:指导教师:平顶⼭⼯学院2008 年05 ⽉28 ⽇⽬录⽬录 (1)摘要 (2)Abstract (3)简易逻辑分析仪..................................... 错误!未定义书签。

第⼀章绪论.. (4) 1.1 选题的⽬的和意义 (4)1.2 逻辑分析仪的基本组成原理 (4)1.3 逻辑分析仪的主要技术指标及发展趋势 (6)第⼆章⽅案论证与⽐较 (7)2.1 数字信号发⽣器模块 (7)2.2 逻辑分析仪模块 (8)第三章信号发⽣器实现⽅案 (11)3.1 硬件组成 (11)3.2 软件组成 (14)第四章简易逻辑分析仪⽅案实现 (15)4.1 结构组成 (15)4.2 数据采集和存储部分 (16)4.3 逻辑状态与波形显⽰部分 (17)4.4 简易逻辑分析仪的软件流程 (23)4.5 实时波形存储与上下翻页 (24)第五章:操作说明 (26)5.1 数字信号发⽣器操作⽅法 (26)5.2 逻辑分析仪操作⽅法 (26)第六章附录 (28)第七章总结 (42)致谢 (43)摘要本系统由8位可预置的循环移位数字信号发⽣器、简易逻辑分析仪两部分组成。

循环移位数字信号发⽣器由51单⽚机控制,可以产⽣8位可预置逻辑信号序列和时钟信号波形。

其中⼀路输出电平可在0~5V 内调节。

采⽤16×2液晶显⽰各设置参数,显⽰直观,设置⽅便。

简易逻辑分析仪采⽤双单⽚机协同⼯作的⽅式:其中⼀⽚单⽚机作输⼊控制、数据存储、数据显⽰及各控制参设置;另⼀⽚单⽚机控制D/A转换器输出波形到⽰波器。

两单⽚机之间采⽤串⾏⽅式进⾏通信。

我们采⽤XY扫描⽅式的显⽰⽅法。

X轴的锯齿波信号由D/A转换器产⽣,由于要同时显⽰8路信号,所以Y轴的信号由被测信号、时标信号和参考电平相加得到,在软件配合下,可以⽐较⽅便实现8路信号的稳定显⽰,同时也可显⽰时间标志线和触发点位置。

【精品】简易逻辑测试仪课程设计

【精品】简易逻辑测试仪课程设计

目录摘要 (3)一系统方案 (3)1.1设计要求 (3)1。

2方案论证与比较 (4)二设计流程 (5)2.1流程图 (5)2.2运算放大器 (5)2.3LM399常用方法 (6)三详细方案及相关参数 (10)3。

1方案原理 (11)3。

2适用范围 (13)3.3相关参数 (13)3。

4PCB图 (14)四抗干扰与可靠性 (15)五测试方案与仿真 (15)5.1通过Proteus软件仿真 (15)5。

2测试结果 (16)六结论与设计心得 (17)附录 (19)摘要:数字电路的制作调试及检修离不开逻辑电平测试仪,本文设计的简易逻辑测试仪主体由LM339组成,可实现输入高电平LED发红光,输入低电平LED发绿光,输入时钟脉冲时红绿交替闪烁功能。

该测试仪可用于对TTL门电路,COMS 等数字电路的逻辑检测。

此电路与各类传感器配合使用,稍加变通便可用于各种物理量的双限检测、短路、断路报警等。

关键词:高电平低电平LM339运算放大电路一系统方案:1。

1设计要求:利用简单的基本元器件设计一个逻辑电平测试电路,要求实现以下要求: (1)要求电路能够测试出数字端口的高低电平状态,用不同颜色的LED小灯对检测状态进行指示,高电平(红色),低电平(绿色);(2)电路中采用的具体元器件应有器件选型依据;(3)电路的设计应当考虑可靠性和抗干扰设计内容;(4)电路的基本工作原理应有一定说明;电路应当在相应的仿真软件上进行仿真以验证电路可行性(不限EDA软件类型)。

(5)画出系统电路硬件原理图和PCB电路板图(含PCB图效果图)(不限制EDA 软件类型);(6)给出详细的元件选型表;电路工作的基本原理和实现方法;电路的可靠性设计和抗干扰性设计说明;1。

2方案论证与比较:方案一:如图1-1所示采用运算放大电路与三极管相结合的设计方法。

图1—1方案一原理图方案二:如图1-2巧妙运用运算放大器内部独立电压比较器组合形成简易逻辑测试仪1-2方案二原理图方案选择:出于经济和电路稳定性的考虑,避免过多三极管产生温漂和其他干扰,选择方案二.二设计流程2。

简易逻辑分析仪

简易逻辑分析仪

简易逻辑分析仪本设计采用单片机(89C51)和可编程逻辑器件作为系统的控制核心。

设计采用了模块化的设计思想,包括数字信号发生器、采样保持电路、逻辑信号门限电压比较、信号采集与存储、示波器X-Y通道控制、触发点与时间标志线控制、D/A转换、液晶显示、控制面板等功能模块。

数字信号发生器由单片机读取8个外部开关状态,经循环移位输出。

单片机检测8通道输入,在满足触发条件时,进行一次采样和存储,输入经采样保持器LF398,既可以满足对8路信号的A/D转换为同一时刻的数据,又可以提高输入阻抗。

CPLD一方面控制存储器里的数据输出,经DAC0800转换为模拟电压后作为示波器的Y通道输入;另一方面由CPLD产生8位的循环递增数字信号,经DAC0800转换为模拟电压后,其电压波形为锯齿波,将它作为示波器的X通道输入。

存储器采用双口RAM(IDT7132),这样可较简单的实现单片机与CPLD之间的通信。

整个系统较好的实现了题目的要求,达到了较高的性能指标。

一、设计思路与论证1、数字信号发生器模块方案一:采用74LS199产生8路数字信号。

74LS199是具有串行/并行输入及并行/串行输出的8位移位寄存器。

但此方案控制复杂,且需频率为100Hz的时钟,不易采用。

方案二:采用单片机编程实现序列信号发生器。

通过8路拨段开关来设定要产生的序列信号,单片机读取这8路信号,经过处理,产生循环移位序列,且单片机定时精确。

此方案简单可行。

故我们采用了方案二。

2、 8位输入、触发电路方案一:采用8片模数转换器同时对8路信号进行采集,然后将采集到的数据用单片机与转换成数字量的逻辑门限电压进行比较以决定其逻辑。

但需要的AD芯片较多,不宜采用。

方案二:将8路输入信号先用采样保持器LF398进行保持,以保证A/D转换的8路数据为同一时刻的数据,然后使用8通道A/D转换器ADC0809顺序采集保持在LF398中的数据,并用单片机判断其逻辑。

逻辑门限电压由键盘输入给单片机,实现题目要求的16级门限变化。

简易数字逻辑分析仪的程序设计推荐精选PPT

简易数字逻辑分析仪的程序设计推荐精选PPT
简(易单数 片▪字机逻汇当辑编分程改析序仪设变的计程)拨序设段计 开关的预设值后,按下数字开关,单片机会重 新读入8位数据,并对改变后的数据进行读取和输出。 利用单片机内的定时器,产生计数溢出中断,从而实现信号频率要达到100Hz的要求。
制作数字信号发生器:能产生8路可预置循环移位序列,输出信号为逻辑TTL电平,序列时钟脉冲频率为100Hz,并能够重复输出。 简易数字逻辑分析仪的程序设计 (单片机汇编程序设计) 利用一个多路选择器和D/A转换器实现8路信号的并行显示功能,并在主程序中实现对他们的使用。
程序流程图
编程工具与仿真环境
▪ 编程工具:伟福6000(WAVE6000 )
利用此软件对汇编程序进行编写和编译,并生成可 写入单片机程序存储器的数据文件。
▪ 仿真环境:Qth-8052f
在进行单片机程序写入之前,先利用仿真器进行仿 真测试。如果测试结果符合要求,就可以录入程序。
▪ 在中断程序中对信号实现循环右移和输出,每次中断到来 在中断程序中对信号实现循环右移和输出,每次中断到来的时候,单片机便对输出端口输送一组信号。
在中断程序中对信号实现循环右移和输出,每次中断到来的时候,单片机便对输出端口输送一组信号。
的时候,单片机便对输出端口输送一组信号。 制作数字信号发生器:能产生8路可预置循环移位序列,输出信号为逻辑TTL电平,序列时钟脉冲频率为100Hz,并能够重复输出。
数字逻辑分析仪
解决方案
▪ 利用两个通用寄存器R0、R1作为指针,实现信号的循环 存储和输出,深度位20位。
▪ 同样采用定时器的中断程序设计,其中内容主要为对信号 的采集、比较和输出。
▪ 利用一个多路选择器和D/A转换器实现8路信号的并行显示 功能,并在主程序中实现对他们的使用。

简易逻辑分析仪

简易逻辑分析仪

一、易逻辑分析仪系统设计方案本系统由3个AT89S52单片机小系统组成,系统方框图如图 5.7.2所示。

一片AT89S52单片机小系统A产生8路可预置的循环移位逻辑信号序列;一片A T89S52单片机小系统B实现人机交互;另一片A T89S52单片机小系统C用于触发并显示信号。

采用双口RAM,具有分页显示、可移动时间标志线、可设定触发位、连续间断触发触发方式多样等功能。

图5.7.1 8路数字信号发生器与简易逻辑分析仪结构框图图5.7.2 简易逻辑分析仪系统方框图AT89S52单片机小系统A——根据预置的循环移位元逻辑信号序列(通过8路开关设置),循环移位元逻辑输出这个序列,时钟频率为100Hz,同时把这个时钟信号输出给系统C作为信号采样时钟。

AT89S52单片机小系统B——控制一块64*128的点阵液晶,接收键盘输入。

菜单功能详细且操作方便,可设置该逻辑分析仪的工作方式。

工作方式按一定的格式写入双口RAM,将被系统C读取。

同时把用户设置的门限电平值进行D/A转换,与循环移位元逻辑输入信号相比较。

工作方式设置完毕后,可从双口RAM读时间标志线所对应时刻的8路输入信号的逻辑状态,并在液晶屏上显示。

AT89S52单片机小系统C——根据单片机A送来的100Hz信号采样时钟对比较器输出的信号序列进行采样,读取双口RAM的工作方式设置,判断触发点,向双口RAM 写时钟RAM写时钟标志线对应时刻的输入信号逻辑状态。

一、电路数字信号发生器电路设计通过8路开关设置循环移位元逻辑信号序列,输入AT89S52单片机小系统A的PI口,由89S52内部定时器在P3.7产生100HZ的时钟信号,在P3.2输出预置波形,通过移位寄存器74HC164产生8路循环移位序列信号。

8路循环移位序列信号产生电路[4]如图5.7.3所示。

移位寄存器74HC164的内部结构如图5.7.4所示。

74HC164 引脚端功能表如表5.7.1所列。

基于51单片机的简易逻辑分析仪设计说明书

基于51单片机的简易逻辑分析仪设计说明书

word文档整理分享本科生毕业设计报告学院物理与电子工程学院专业电子信息工程设计题目:基于51单片机的简易逻辑分析仪设计学生姓名指导教师(姓名及职称)班级学号完成日期:年月基于51单片机的简易逻辑分析仪设计物理与电子工程学院电子信息工程[摘要]本设计完成了一种能进行数字电路中多路数据测试的简易逻辑分析仪。

它以51单片机控制核心,数模转换器为逻辑信号门限电平控制电路,用按键和 12864LCD作为人机交互界面,采用C51进行模块化编程,实现了四路信号的测试,具有成本低,使用方便等特点。

[关键词]数字电路单片机数模转换器逻辑分析仪1 设计任务与要求本设计的主要任务及参数指标是:数据位数4位,存储深度80字;数据速率最高1kHz;输入阻抗大于50kΩ;逻辑信号门限电平在1.0V~4.0V 范围内按8级任意设定。

2 设计方案本系统采用51单片机为控制核心,系统由单片机系统、逻辑电平控制、按键、LCD显示、系统电源等模块构成。

被测数据输入到逻辑电平控制模块,然后进行单片机进行测试,按键用于控制逻辑信号门限电平的大小,系统电源为各模块供电,各模块的供电电压为5V。

图1 系统框图3 设计原理分析3.1 单片机系统电路设计图2 单片机系统电路单片机系统为逻辑分析仪的核心,负责控制逻辑分析仪的逻辑电平、检测按键并驱动LCD 进行显示。

单片机系统电路如图2所示,由晶体振荡器Y1、电容C3和C4构成振荡器电路,为单片机提供时钟信号。

电容C1、电阻R2和R1、按键KEY1构成单片机复位电路,高电平复位,当按键KEY1按下的时间超过2个机器周期以上时,单片机就执行复位操作。

EA 接高电平,单片机首先访问内部程序存储器。

J1为1KΩ的排阻,作为P0口的外部上拉电阻。

在硬件制作时为了方便单片机的测试和功能的扩展,把所有的I/O 口均通过排针引出。

EA/VP 31X119X218RESET 9RD 17WR 16INT012INT113T014T115P101P112P123P134P145P156P167P178P0039P0138P0237P0336P0435P0534P0633P0732P2021P2122P2223P2324P2425P2526P2627P2728PSEN29ALE/P 30TXD 11RXD 10U18051P10P11P12P13P14P15P16P17P00P01P02P03P04P05P06P07P20P21P22P23P24P25P26P27123456789J11K+5Y112M+5RXD TXDRD WRT0T1INT0INT1C322p FC422p FR28.2KC110u F+512J6CON2KEY1SW2R1100..3.2 人机界面电路设计KEY2KEY3KEY4KEY5P03P04P05P06..图3 按键控制电路按键控制电路如图3所示,用于控制逻辑分析仪的工作状态,如采样率改变、逻辑电平的调整等等,单片机通过检测按键对应的I/O 口是否为低电平来判断按键是否按键,为了防止干扰,应在单片机的按键检测程序中加入延时函数。

简易逻辑分析仪的设计毕业设计开题报告

简易逻辑分析仪的设计毕业设计开题报告

简易逻辑分析仪的设计毕业设计开题报告毕业设计(论文)开题报告题目名称《简易逻辑分析仪的设计》学生姓名专业班级一、选题的目的意义随着集成电路技术的发展和计算机的应用,数字系统的实现方法也经历了由分立元件、小规模、中规模到大规模、超大规模,直到今天的专用集成电路(ASIC). 然而其调试和检测也越来越复杂。

逻辑分析仪作为电路设计的重要检测工具在现代电路设计中也发挥着越来越重要的作用。

本人选《简易逻辑分析仪的设计》这个课题有如下目的和意义:1、通过查阅资料了解当前行业前沿的设计思路和当今逻辑分析仪的现状和未来的发展方向;2、培养自己根据要求建立方案并对方案进分析和证论的能力以及自己的计算、和绘图能力;3、培养自己分析问题,灵活应用所学知识解决问题并将所学的知识与现实相联系的能力;4、培养自己通过利用各种渠道获取自己所需知识信息的能力;5、提高自己科技论文写作方面的能力;6、本设计作品可用于实验室中对电路进行简单的测试,同时避免了花费大比资金购买专用的逻辑分析仪,节约了资本。

二、国内外研究综述逻辑分析仪是一种类似于示波器的波形测试设备,它可以监测硬件电路工作时的逻辑电平(高或低),并加以存储,用图形的方式直观地表达出来,便于用户检测,分析电路设计(硬件设计和软件设计) 中的错误,逻辑分析仪是设计中不可缺少的设备,通过它,可以迅速地定位错误,解决问题,达到事半功倍的效果。

逻辑分析仪是利用时钟从测试设备上采集和显示数字信号的仪器,最主要作用在于时序判定。

由于逻辑分析仪不像示波器那样有许多电压等级,通常只显示两个电压(逻辑1和0),因此设定了参考电压后,逻辑分析仪将被测信号通过比较器进行判定,高于参考电压者为High,低于参考电压者为Low,在High与Low之间形成数字波形。

根据硬件设备设计上的差异,目前市面上逻辑分析仪大致上可分为独立式(或单机型)逻辑分析仪和需结合电脑的PC-based卡式虚拟逻辑分析仪。

逻辑分析仪实验报告

逻辑分析仪实验报告

实验报告课程名称:电信测试仪器原理及应用实验项目:逻辑分析仪实验室:移动通信实验室姓名:李* 李** 李** 梁* 刘*学号:07 08 09 10 11专业班级:电信**-* 实验时间:2015.5.16逻辑分析仪一实验目的1.熟练LAB6000系列逻辑分析仪功能和操作。

2.学习测试USB信号电路方法。

3.学习测试74HC164 8位串入、并出移位寄存器方法。

4.学习测试74HC138 3-8译码器电路方法。

5.学习测试74HC574 D触发器电路方法。

6.学习测试74HC02或非门电路方法。

7.学习测试74LS244 缓冲器电路方法。

二实验仪器1.LAB6000系列逻辑分析仪一台2.USB口连接模块一块3.74HC164 8位串入、并出移位寄存器一块4.74HC138 3-8译码器测试电路一块5.74HC574 D触发器测试电路一块6.74HC02或非门测试电路一块7.74LS244 缓冲器测试电路一块8.计算机(PC机)一台三基本原理3.1 逻辑分析仪原理及分类1.逻辑分析仪简介逻辑分析仪是分析数字系统逻辑关系的仪器,逻辑分析仪是属于数据域测试仪器中的一种总线分析仪,即以总线(多线)概念为基础,同时对多条数据线上的数据流进行观察和测试的仪器,这种仪器对复杂的数字系统的测试和分析十分有效。

逻辑分析仪是利用时钟从测试设备上采集和显示数字信号的仪器,最主要作用在于时序判定。

由于逻辑分析仪不像示波器那样有许多电压等级,通常只显示两个电压(逻辑1和0),因此设定了参考电压后,逻辑分析仪将被测信号通过比较器进行判定,高于参考电压者为High,低于参考电压者为Low,在High与Low之间形成数字波形。

2.逻辑分析仪的组成及原理逻辑分析仪的工作过程就是数据采集、存储、触发、显示的过程,由于它采用数字存储技术,可将数据采集工作和显示工作分开进行,也可同时进行,必要时,对存储的数据可以反复进行显示,以利于对问题的分析和研究。

简易逻辑分析仪设计

简易逻辑分析仪设计

线移 位 , 普通 的台式 逻 辑分 析仪 相 比造价 低 。但 与 逻辑 分析 仪是 数 字 电路 常用 的分 析 仪器 , 有 是 系统规模 较 大 , 具 成本 较 高 ; 主体 由软 件构成 , 编程 采样 频 率高 、 量 大 、 道 多 、 析 功 能强 等 特 点 , 量 大 ; 容 通 分 尽管 实 现 实 时 显 示 , 不适 应 高速 应 用 的场 但
Jn u .2 1 00
简 易 逻 辑 分 析 仪 设 计
黄 铄 , 忠 义 梅
200) 3 0 9 ( 肥 工 业 大 学 电子 科 学 与 应 用 物 理 学 院 , 徽 合 肥 合 安

要 : 计 了简易逻辑 分析仪 , 设 采用单 片机 AT 9 5 8 C 2作为主控制器 , 以外部接 口实现 数据采集存储 回放 , 辅 通过 普
针 对上 述 两 种 简 易 逻辑 分析 仪 方 案规 模 较大
成 本 偏 高等 缺 点 , AT8C5 片机 作 为主 控制 以 9 2单 当前 简 易逻 辑 分 析 仪 主 要 的两 种 设 计 方 案 为 器 代替 C L P D或F GA, 择 外扩 R P 选 AM 2 5 进行 62 6 ( ) 用F GA 芯 片和VHDL硬件 描述 语言 设计 的 数据 储存 , 以 8 5A 外部接 口实现数据 采集存 储 1应 P 辅 25 8位简 易逻辑 分析仪 [ 。2 C L 1 () P D结 合单 片机 进行 ] 设计 开发 [ 这 两 种方案 都 利用 可编 程逻 辑器 自身 引。
第 2 卷 第 2期 7
21 0 0年 6月
阜阳师范学院学报 ( 自然 科 学 版 )
J u n l fF y n a h r l g ( t r lS in e o r a u a g Te c esCol e Na u a ce c ) o e

简单逻辑分析仪的设计

简单逻辑分析仪的设计

摘要逻辑分析仪是一种新型的数字测试仪器。

它应用于微机等数字系统的软件、硬件调试,故障检查,性能分析等过程中。

它可以监测硬件电路工作时的逻辑电平,并加以存储,用图形的方式直观地表达出来,便于用户检测,分析电路设计中的错误。

在数字电路调试中,往往要测试多路信号波形,分析其逻辑关系。

普通示波器最多只能测试两路信号波形,而逻辑分析仪价格较高,我们设计的简易逻辑分析仪造价低、性能高,具有一定的推广价值。

本系统采用单片机和CPLD结合的方式。

用CPLD制作信号发生和采集装置,产生8路信号及数据采集。

信号发生器的序列时钟频率可高于100HZ 。

系统触发方式具有单级触发字和三级逻辑状态分析触发功能。

其中触发字可以通过键盘任意设定,触发位置可调。

此逻辑分析仪能够在示波器上清晰稳定地显示所采集到的8路信号波形和时间标志线,并显示触发点的位置。

单片机输出可在上位机上显示,能同时看到八路信号的波形和同一时刻不同信号的逻辑状态。

系统利用单片机来完成人机界面控制,信号触发、分析、处理与变换。

8位输入电路的输入阻抗大于50kΩ,门限电压16级可调。

每通道的存储深度可达到32bit。

单片机与CPLD的结合简化了外围硬件电路的设计,增加了系统的稳定性和可靠性。

关键字单片机;CPLD;逻辑分析仪;示波器;信号发生器AbstractThe logical analyzer is one kind of new numeral measuring instrument. It applies in number system and so on the microcomputer softwares, the hardware debugging, the malfunction finding, processes and so on in performance analysis. It may monitor the hardware electric circuit to work the time logical level, and saves, expressesintuitively with the graph way, is advantageous for the user examination, analyzes in the circuit design the mistake. In the digital circuit debugging, often must test themulti-channel waveform, analyzes its logical relations. The ordinary oscilloscope are most only can test two group waveforms, but the logical analyzer price is high, we design the simple logical analyzer construction cost low, the performance is high, has certain promoted value. This system uses the monolithic integrated circuit and the CPLD union way.Manufactures the signal with CPLD to occur with the gathering installment, produces 8 groups signals and the data acquisitions. The signal generating device sequence clock frequency may be higher than 100HZ.The system triggering way has the single stage triggering character and three level of logic state analysis triggering function. Triggering character may establish willfully through the keyboard, triggers the position adjustable.This logical analyzer can on the oscilloscope stably demonstrate clearly gathers 8 group waveforms and the time scribe mark, and demonstrate the trigger point the position. The monolithic integrated circuit outputs may demonstratein on position machine that, can simultaneously see the Chinese red army soldier signal the profile and the identical time different signal logical condition. The system completes the man-machine contact surface control using the monolithic integrated circuit, signal triggering, the analysis, processing and the transformation. 8 inputcircuit input impedance is bigger than 50kΩ, threshold voltage 16 levels adjustable. Each channel memory depth may achieve 32bit.The monolithic integrated circuit and the CPLD union simplified the periphery hardware electric circuit design, increased the system stability and the reliability.Keywords Single-chip Microcomputer CPLD;Logical analyzer; Oscillograph; Signal generator目录摘要 - - - - - - - - - - - - - - - - - - - - - - - - - - -ⅠAbstract - - - - - - - - - - - - - - - - - - - - - - - - - - -Ⅱ第1章绪论 - - - - - - - - - - - - - - - - - - - - - - - - - 2第2章总体方案设计 - - - - - - - - - - - - - - - - - - - - - - 32.1 方案比较与选择 - - - - - - - - - - - - - - - - - -- - --32.2 系统设计方案 - - - - - - - - - - - - - - - - - - -- - --3第3章电路分析与设计- - - - - - - - - - - - - - - - - - - -53.1 信号发生器 - - - - - - - - - - - - - - - - - - - -- - --53.2 输入电路- - - - - - - - - - - - - - - - - - - - - - - - 63.3 采集与存储电路- - - - - - - - - - - - - - - - - - - - - 73.4 显示控制电路- - - - - - - - - - - - - - - - - - - -- - - 73.5 利用示波器显示- - - - - - - - - - - - - - - - - - -- - -93.6 电源 - - - - - - - - - - - - - - - - - - - - - -- - -103.7 示波器显示的方法- - - - - - - - - - - - - - - - -- -11第4章软件设计- - - - - - - - - - - - - - - - - - - - - - - - -13第5章系统测试分析- - - - - - - - - - - - - - - - - - -- - -155.1 测试仪器- - - - - - - - - - - - - - - - - - - - - - - - -155.2 调试方法和过程- - - - - - - - - - - - - - - - - - - - - -15结论- - - - - - - - - - - - - - - - - - - - - - - - - -- - -18致谢 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 19参考文献- - - - - - - - - - - - - - - - - - - - - - - - - - - - -20简易逻辑分析仪的设计第1章绪论在工作中只要有数字逻辑信号,就能有机会使逻辑分析仪电子化。

基于单片机的简易逻辑分析仪设计

基于单片机的简易逻辑分析仪设计

基于单片机的简易逻辑分析仪设计前言信息时代是数字化的时代,数字技术的高速发展,出现了以高性能计算机为核心的数字通信、数字测量的数字系统。

在研究这些数字系统产品的应用性能的同时也必须研究在设计、生产和维修他们的过程中,如何验证数字电路设计的合理性、如何协调硬件及其驱动应用软件的工作、如何测量其技术指标以及如何评价其性能。

逻辑分析仪的出现,为解决这些问题提供了可能。

随着数字系统复杂程序的增加,尤其是微处理器的高速发展,用示波器测试己显得有些无能为力。

1973年在美国应运而生的逻辑分析仪(Logic Analyzer),能满足数字域测试的各种要求。

它属于总线分析仪一类的数据域测试仪器主要用于查找总线(或多线)相关故障.同时对于数据有很强的选择能力和跟踪能力,因此,逻辑分析汉在数字系统的测试中获得了广泛的应用。

逻辑分析仪(Logic Analyzer)是以逻辑信号为分析对象的测量仪器。

是一种数据域仪器,其作用相当于时域测量中的示波器。

正如在模拟电路错误分析中需要示波器一样,在数字电路故障分析中也需要一种仪器,它适应了数字化技术的要求,是数字、逻辑电路、仪器、设备的设计、分析及故障诊断工作中不可按少的工具。

在测试数字电路、研制和维修电子计算机、微处理器以及各种集成化数字仪表和装置中具有广泛的用途;还是数字系统设计、侦错、软件开发和仿真的必备仪器;作为硬件设计中必不可少的检测工具,还可将其引入实验教学中,建立直观感性的印象,提升学生的硬件设计能力,可以全面提高教学质量;随着科技的发展,LA在多通道、大存储量、高采样速率、多触发功能方面得到更快的发展,在航天、军事、通信等数字系统领域得到越来越广泛的应用。

我们从上面可以看出逻辑分析仪在各个领域的广泛应用。

那么我们在学习、应用的同时设计并制作一个简易的逻辑分析仪就显的意义重大了,这样这个过程既可以让我们更加深入理解其原理,又可以提高动手设计并制作整个系统电路的能力,还可以将其作为简易仪器应用于以后的实验中。

简易逻辑分析仪设计

简易逻辑分析仪设计

简易逻辑分析仪设计
一、实验目的
进一步熟悉QuartusII及LPM-RAM宏模块与FPGA硬件资源的使用方法。

二、实验设备
计算机、和软件QuartusII
三、试验内容
设计一个8通道深度为1024的简易逻辑分析仪
四、试验原理
打开QuartusII软件,在连接试验电路之前调入LPM-RAM-DQ宏模块,PLM-COUNER模块和74244芯片,再连接电路图,试验原理设计图如下:
图1-1逻辑数据采样电路顶层设计
五、实验结果
试验结果图如下:
图1-2综合后的RTL
图1-3仿真波形图
六、试验小节
本次试验成功的关键是要做好每一个步骤,并且确保每一个步骤的正确性,要求我们有耐心和细心。

学会查找错误,改正错误。

这么多次试验后,我感觉做起试验已经不怎么费劲了,好像找到了运用QuartusII技巧了,不过有时候还是会犯一些小错误。


过谁能无过呢?我有信心学好QuartusII,做好实验!。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
设 Vin=0V 时,V0=V1; Vin=5V 时,V0=V2。
根据 KCL 原理,利用下列二元一次方程组求出 R1、R2: V1 / R0 = (5 - V1) / R1 - V1 / R2 V2 / R2 = (5 - V2) / R0 + (5 - V2) / R1
其中,V1 为脉冲序列的低电平,电压从 1V 开始,每路信号增加 0.1V。 V2 为脉冲序列的高电平,电压为 V1 + 0.2V
(三)数据采集电路。本模块以 AT89C52 为控制器,外接 RAM, 采用分时复用的方式,进行数据的采集。
(四)显示系统。为了将 CPLD 还原的八路 TTL 逻辑电平清晰 稳定地显示在逻辑示波器上,首先需要将八路信号分别 移位到不同的电平等级上。为此,我们采用了 8 个 T 型 电阻组成的网络来进行电平移位。T 型电阻的结构如下:
第2页
福星电子网
一、方案论证
简易逻辑分析仪系统包括四个部分:(1)8 位数字信号发生器 (2)数据采集电路(3)功能控制电路(4)显示电路。整个系统框 图如图(1)所示:
第一部分是 8 位数字信号发生器。本题要求能产生 8 路可预置 的循环移位逻辑信号序列,输出信号为 TTL 电平,序列时钟频率为 100Hz,并能够重复输出。这里有两种方案供选择:1、采用中、小规 模器件实现;2、用单片机 AT89C52 来完成。如果使用中、小规模器 件,虽然不需要使用软件编程,但使用的芯片很多,不仅电路复杂, 而且由于电路内部接口信号烦琐,中间关联多,抗干扰能力差。而单 片机作为一个智能化的可编程器件,可以通过软件完成相关功能。因 此,我们采用方案 2 来完成 8 位数字信号发生器电路。
uchar i; uchar j; initial(); for(;;)
{ for(i=0x02,j=0x00;i<0x09;i++,j=j+2) { WriteScr(0xf0,i,0x00,menu[j]-0xa0,menu[j+1]-0xa0,0x04); } if((signalword&0xf0)<0xa0) WriteScr(0xf9,0x04,0x10,((signalword>>4)&0x0f)+0x30,0x00,0x03); else
经过论证,我们可以确立各部分电路的主控器件: 单片机 AT89C52(8 位数字发生器) 单片机 AT89C52(功能控制系统) 单片机 AT89C52(数据采集电路) 可编程逻辑器件 CPLD(显示电路)
二、系统原理框图
前面的方案论证为各个部分电路确立了主控器件。以此为基础, 我们根据题目的基本要求和发挥部分的需要,进一步完善各部分电路 的具体实现,作出了此分析仪的系统原理框图,如图(2)所示:
第 12 页
福星电子网
形闪烁,应该是同步信号出现问题。经过再次计算,更改同步信号的 频率。
(3)示波器上再次出现杂乱的波形。经检查电路中 RAM,CPLD, AT89C52,各路信号,工作正常,但是总线隔离电路,送不出数据, 并且系统的电源部分发热,怀疑有短路点,经检查没有发现虚焊,及 电路连接错误,怀疑某个 IC 损坏,经检查后发现其中一块 74HC245 损坏,更换后,波形正常显示出来。
第 11 页
福星电子网
2、采集电路调试,在采集电路数据输入部分加入标准信号,由 单片机将其写入 RAM 指定的地址中,在将其读出后显示在 LED 显 示。
3、显示电路的调试,调节 T 型电阻网络,用高精度电位器确定 电阻阻值,并进行微调,结果显示正常。
(二)整机电路的调试。 由电路整体连接电路后,经断电检测后,没发现短路、接地和 开路现象,然后进行整机上电测试。
在整机调试过程中,我们遇到了一些问题。 (1)示波器上显示杂乱的波形。可能 CPLD 没有从 RAM 里把 所采集的数据读出来。我们用示波器检查 RAM 的读写信号,发现 RAM 片选端没有信号,怀疑是硬件的问题,检查电路发现片选端连 接错误,修改。 (2)示波器显示的波形仍然杂乱,怀疑是系统时序不正确,修 改程序后示波器上能显示所采集的波形,但是显示的波形不清晰,波
第 15 页
福星电子网
附录
一、 单片机主要源程序 1、 数字信号发生器
#include<reg52.h> #include<intrins.h> #include<ocmjb.c> #include<getkey.c> #include<initial.c> void main(void) {
第 14 页
福星电子网
总结
这次竞赛不仅锻炼了我们的动手能力,激发了我们的创新思 维,提高了我们的团队合作精神,而且培养了我们面对挫折勇于 克服的意志品质和吃苦耐劳的精神。我们也深深的体会到理论结 合实际的重要性,体会到知识的海洋是无穷无尽,激发我们去追 求。总之,我们喜欢“电子设计”竞赛,感谢全国大学生组委会 给我们这样锻炼的机会。
五、测试仪表
100M 的模拟示波器、数字万用表、函数波发生器、EDA 系统 开发工具、仿真器、PC 机等。
六、调试过程及功能实现
系统的调试先分模块进行,最后进行整机调试。 (一)分模块调试 1、8 路信号源调试。 由信号源产生的 8 路循环移位逻辑信号序列按照题目要求接入 8 路显示电路的输入端。输出端则接到示波器上。经过几次测试,模 拟示波器上显示的波形基本符合题目要求,测试波形如下:
第7页
福星电子网
设 R0 = 51KΩ 解此方程组可得 R1、R2 列如下表:
1路 2路 3路 4路 5路 6路 7路 8路
R1/KΩ 10.00 7.692 6.250 5.263 4.545 4.000 3.571 3.226
R2/KΩ 2.632 2.857 3.125 3.448 3.846 4.348 5.000 5.882
(三)功能实现 (1)检测门限电压可调部分,能够完成题目要求。 (2)通过游标在示波器上显示触发位置,并由按键调节触发位 置。 (3)由高频信号源产生窄脉冲,由二选一电路控制窄脉冲输出, 从而在示波器上显示时间标志线。 (4)由 CPLD 输出 8 位信号,用 LED 显示当前时间标志线上的 逻辑状态。 (5)由单片机输入三级触发字,实现三级触发,从而完成题目 要求。 (6)增加控制深度后,由单片机控制分页显示。
第 16 页
福星电子网
WriteScr(0xf9,0x04,0x10,((signalword>>4)&0x0f)+0x37,0x00,0x03); if((signalword&0x0f)<0x0a) WriteScr(0xf9,0x05,0x10,(signalword&0x0f)+0x30,0x00,0x03); else WriteScr(0xf9,0x05,0x10,(signalword&0x0f)+0x37,0x00,0x03); } } void time0_int(void)interrupt 1 { TH0=TH0NUM; TL0=TL0NUM; shiftword=_crol_(shiftword,1); clkout=1; signal=shiftword; _nop_(); clkout=0; } void int0(void)interrupt 0 { GetKeyInput(); }
V1/V 1.0 1.3 1.6 1.9 2.2 2.5 2.8 3.1
V2/V 1.2 1.5 1.8 2.1 2.4 2.7 3.0 3.3
其次,需要一个 8 路转换开关。在此我们采用了模拟开关 4051, 通过一个 8 进制计数器循环转换 8 个通道的信号。只要信号还原的速 率和转换的速率符合一定的关系,就能在模拟示波器上清晰的显示 8 路通道的信号。
第5页
福星电子网
第6页
福星电子网
(二)功能控制系统。本系统使用 AT89C52 设定触发字,送给 采集系统,同时产生 16 选 1 的数字控制信号,送给模拟 开关 4067,以便从 0.25V~4.0V 之间的 16 个等级选出 一级送到高速比较器,作为不同逻辑电平转换的参考电 压。
四、系统软件设计
信号发生器内控制器的软件流程图如下:
第8页
福星电子网
采集系统的软件流程图为:
第9页
福星电子网
用 VHDL 语言设计的数据还原电路顶层框图如下:
第 10 页
福星电子网
第4页
福星电子网
三、系统电路
根据前面的讨论,本系统需要设计的电路共四块,现在我 们就每一块具体电路进行具体分析。 (一)8 位数字信号发生器。具体电路如下图所示。
依据题目要求,要产生 100Hz 循环移位逻辑信号序列, 需要给 AT89C52 定时器设定 10ms 中断,利用中断程序 来实现这个目的。电路中使用了两个按键分别控制序列 的高 8 位和低 8 位。中文液晶显示器用来显示预置值的 设定情况。
第三部分数据采集电路的实现也有两种方案。方案 1:用单片 AT89C52 机完成数据采集及存储。方案 2:用可编程逻辑器件 CPLD 来实现。由于题目要求采集的是 100Hz 的低频时钟序列,用普通单片 机可以轻松实现,不需要使用复杂的 CPLD 系统。所以,我们使用方 案 1 实现数据采集电路。
第四部分显示系统也可以有两种方案:1、使用 CPLD 完成控 制;2、用单片机 AT89C52 实现控制。本题要求在示波器上清晰稳定 地显示信号序列,显示系统必须高速地从 RAM 中提取数据并传送到 示波器的输入端口。普通的单片机数据传送速率很难满足这个要求, AT89C52 也是一样。而可编程逻辑器件 CPLD 工作速度快,为 ns 量 级,可以完成题中高速采样及显示工作。因此,这里选用方案 1。
相关文档
最新文档