(版图设计)

设计题目：三输入与或门

一、设计的目的和意义

设计目的：

1、熟悉并认识版图设计规则（DRC）检测

2、熟悉IC制造工艺文件

3、熟练运用软件设计电路和版图、

4、设计意义：

1.配合集成电路设计基础、集成电路设计硬件描述语言、超大规模集成电

路CAD、器件模型CAD、集成电路版图设计、微电子工艺等课程，培养

IC设计的实践能力；

2.进一步掌握基本的集成电路与器件设计和调试的方法与步骤；掌握设计

输入、编译、模拟、仿真、综合、布图、下载及硬件测试等IC设计基本

过程；

3.初步掌握应用典型的HDL（VHDL、Verilog），基于FPGA的IC设计调试

工具、Zeni2003物理设计工具进行集成电路设计、模拟与硬件仿真的方

法和过程；

4.进一步巩固所学IC设计相关的理论知识，提高运用所学知识分析和解决

实际集成电路工程设计问题的能力；

5.经过查找资料、选择方案、设计仿真器件或电路、检查版图设计、撰写

设计报告等一系列实践过程，实现一次较全面的IC设计工程实践训练，通过理论联系实际，提高和培养创新能力，为后续课程的学习，毕业设

计，毕业后的工作打下基础。

二、设计的主要内容和要求

主要内容：

设计一个CMOS结构三输入与或门(F=AB+C)的版图，并作DRC验证。

要求：

1．用三输入的与或非门和一个非门构建与门。

2．与或非门和非门都用CMOS结构实现。

3．利用九天EDA工具PDT画出其相应版图。

4．利用几何设计规则文件进行在线DRC验证并修改版图。

三、试验思想及说明

根据要求1将试验结果所示的表达式 F =AB+C转化为符合要求的逻辑表达式为：

。

画出相关的真值表如下：

用逻辑电路表示为：

然后画出相应的棒状图如下：

四、设计采用的硬件和软件环境和条件

基于Unix和Linux操作系统的国产华大Zeni2003EDA软件包---可视设计仿真（VDE）、物理设计工具（PDT）；Mentor Graphics 版图设计工具；

五、设计步骤，各模块组成，简要说明

1、首先打开UNIX系统，进入软件，开始新实验设计

点击右键\新建终端

mkdir 4379（创建新文件夹）

cd 4379（进入新文件夹）

cp/home/eda/file.tar（将file.tar复制到新文件夹）

tar xif file.tar（解压file.tar）

pdt （进入版图设计界面）

选择file=>new=>library，创建一个新的library用于存储我的版图，命名为hxl4379。然后继续创建new cell，命名为4379bt。

根据上面的棒状图，开始作版图。（版图完整图另附彩页）

第一，

将Pimp及Nimp画反了，结果导致最后运行时显示结果为：

这主要是因为我刚开始没有仔细区别Nimp及Pimp的差别所在；

第二个错误在于没有在画图的刚开始确定尺寸，虽然这在版图检错时并不会影响最终结果，但在实际的版图设计和用于最后的产品输出时确是不可饶恕的错误，需再三谨记。

反复点击verify进行设计DRC规则检验直至无错，结果显示：

版图部分完成。

2、接下来开始作电路图。

在终端输入zse(进入电路图设计界面)

创建new library命名为hxl4379，创建new cell命名为hxl4379bt。做电路图如下：（完整电路图另附彩图）

然后进行ERC验证，显示为

在电路图设计过程中，有以下几点我觉得应该注意的：

1．对照棒状图，大致确定各MOS管的位置；

2．注意连线最好不要间断，且确保与各管或输入输出等连接上；

3．安排应合理，尽量少交叉连接；

4．线与线相连时，看连接点是否为一粗点，若无则表示未连接上；

5．每改动一次后，应及时刷新来清除痕迹，使界面保持清洁状态，避免不必要的麻烦。

然后，生成网表。选择check=>check out，弹出对话框，选择CDL，输入网表名4379cod：

电路图部分完成。

3、lvs 验证。

在我的文件夹中找到inv.lvs 文件，打开修改相关项。

（此处为删除多余数据）

然后，重新进入终端界面，输入ldc –I inv.lvs

进入界面后，进行一致性检查。若有错，就会出现如上版图设计时出现的界面，此时需重新检查版图、电路图或网表等进行修正；完全无误后，显示为：

实验结束。

六、实验分析

实验要求实现与或电路的版图，根据集成电路的有关知识，实现这样的电路，需使用8个晶体管，其中NMOS管4个，PMOS管4个。由于电路结构要求，因此根据CMOS集成电路的设计规则：NMOS逻辑块接地，PMOS逻辑块接高电平，且对NMOS逻辑块，遵循“与串或并”的规律；对PMOS逻辑块，遵循“与并或串”的规律。

此实验电路较为简单，在软件中画图也基本没有出现问题，主要还是要对版图设计和设计验证有一定的了解，在进行实验之前要熟悉软件的使用。

对于复杂的版图设计，一般把版图设计分成若干个子步骤进行：

1、划分为了将处理问题的规模缩小，通常把整个电路划分成若干个模块；

2、版图规划和布局是为了每个模块和整个芯片选择一个好的布图方案；

3、布线完成模块间的互连，并进一步优化布线结果；

4、压缩是布线完成后的优化处理过程，他试图进一步减小芯片的面积。

七、实验小结与心得

通过这次主动地动手操作实验，不仅使我基本学会了版图及电路图设计的相关步骤，同时也能够熟练地操作此类软件，基本达到了实验所要求达到的目的。而且在实验中，遇到问题时，自我分析，知道自身之不足，了解设计的注意事项；自我解决或在他人帮助下解决，更加加深了对理论的认识。实践是发现问题最直接的方法，在不断地实践中深化理论，在不断地实践中解决问题，在不断地实践中锻炼自己的动手能力、思考能力。在经过一次次的修改并最终完成实验后，我收获的不仅是知识，更是信心和喜悦。

参考书：(1)（加）Dan Clein. CMOS 集成电路版图-概念、方法、与工具

北京电子工业出版社

(2) Zeni2003应用入门培训手册

（电子文档:Zeni PDT, Zeni SE, Zeni VERI）