第四章---触发器
第四章 触发器

CP Q
SD
Q
RD
RD S R
干扰信号
1S C1 1R S CP R
Q
跳变
4-2-3. 主从触发器
主从RS RS触发器 一 . 主从RS触发器 1.电路结构
由两级同步RS触发器串联 由两级同步RS触发器串联 RS 组成。 组成。 G1~G4组成从触发器, 组成从触发器,
Q' Q' & G6 1 G9 从 触 发 器 Q Q
G1 &
&
G2
G3 &
&
G4
CP'
组成主触发器。 G5~G8组成主触发器。
CP 与CP’互补,使两个触 互补, 互补
发器工作在两个不同的时 区内。 区内。
主 G5 & 触 发 器 G7 &
&
G8
R
CP
S
主从触发器的触发翻转分为两个节拍: 主从触发器的触发翻转分为两个节拍:
2.工作原理
01
从 触 发 器 Q Q0 1 G2
CP'
0 Q'
主 G5 & 触 1 发 器 G7 & &
1' Q 1
&
0
S
G9
功能表
R Qn 0 1 0 1 0 1 0 1 Qn+1 0 1 0 0 1 1 × × 功能 保持 置0 0 0 0 0 0 1 0 1 1 1 0 0
G6 1
0
G8
置1
0
R CP
1
S
1
1 1 1 1
不定
CP
G7、 G3、 G7、G8 G3、G4 封 锁
第四章 触发器

解:波形如 图4.2.3所示
图4.2.3
4.3 电平触发的触发器
在数字系统中,常常要求某些触发器在同一时刻 动作,这就要求有一个同步信号来控制,这个控制信 号叫做时钟信号(Clock),简称时钟,用CLK表示。 这种受时钟控制的触发器统称为时钟触发器。 一、电路结构与工作原理
4.4 脉冲触发的触发器
图4.4.5 为主从JK触发器电路及其图形符号
图4.4.5
电路
S J Q R K Q
4.4 脉冲触发的触发器
工作原理:
0
① J=K=0
S=R=0,主触发器保 0 持原态,则触发器 (从触发器)也保 持原态。即
Q*=Q
4.4 脉冲触发的触发器
② J=0,K=1
若Q=0, Q=1
即存在空翻现象,降低电路的抗干扰能力。而且实际 应用中要求触发器在每个CLK信号作用期间状态只能 改变一次。另外S和R的取值受到约束,即不能同时为 1.
为了适应单端输入 信号的需要,有时将S通 过反相器接到R上,如 图4.3.4所示,这就构成 了电平触发的D触发器
图4.3.4
4.3 电平触发的触发器
b.根据不同的输入信号可以置1或0.
3. 分类:
按触发方式:电平触发器、脉冲触发器和边沿触发器
按逻辑功能方式:SR锁存器、JK触发器、D触发器、 T触发器、T触发器
按结构:基本SR锁存器、同步SR触发器、主从触发器、 维持阻塞触发器、边沿触发器等
4.1 概述
根据存储数据的原理:静态触发器和动态触发器,静 态触发器是靠电路的自锁来存储数据的,动态触发器 是靠电容存储电荷来存储数据的。
例4.3.2电路如图4.3.4所示,已知S、R、RD和CLK的 波形,且SD=1,试画出Q和Q 的波形。
数字电子技术基础-第四章-触发器

SD——直接置1端,低电平有效。
G2
G1 & Q3 & G3
& Q4 G4 &
Q
Q
L2
CP Q5 & G5 Q6 G6 &
C1 R 1D ∧ S RD SD
RD和SD不受CP和D信
SD
RD
D
号的影响,具有最高的 优先级。
3.集成D触发器74HC74
2Q 2Q 1Q 1Q Vcc 2RD 2D 2CP 2SD 2Q 2Q
2.特性方程
KQn J 0 1 00 01 11 10
0 0
0 0 1 1
0 0
1 1 0 0
0 1
0 1 0 1
0 1
0 0 1 1
0 1
1 1
0 0
0 1
Qn1 JQn KQn
1 1
1 1
0 1
1 0
3.状态转换图
J=1 K=× J=0 K=× 0 J=× K=1 1 J=× K=0
CP=1时, Q2=0,则Q=1, 封锁G1和G3 使得Q2=0,维持置1 同时Q3=1,阻塞置0
Q3
R
&
Q
G6
& Q4
D
G4
置1阻塞、置0维持线
Q3=0,则Q=0, 封锁G4,使得Q4=1, 阻塞D=1进入触发器, 阻塞置1 同时保证Q3=0,维持置0
触发器的直接置0端和置1端
RD——直接置0端,低电平有效;
JK触发器→T(T ′)触发器
Qn+ 1 = TQn + TQn
令J = K = T
D触发器→JK触发器
数电第4章触发器课件

与该当前的输入信号有关,而且与此前电路的状态有关。
结构特征:由组合逻辑电路和存储电路组成,电路中存在反馈。 锁存器和触发器是构成时序逻辑电路的基本逻辑单元 。
2
4.1 概述 一、触发器的概念及特点 1.概念:
FF: (Flip-Flop, 简称FF)能够存储1位二进制信号 的基本单元电路。
2.特点: (1)有两个稳定的状态:0状态和1状态。 (2)在触发信号控制下,根据不同输入信号可置成 0或1状态。 (触发信号为时钟脉冲信号)
第4章 触发器
4.1 概述
4.2 基本SR触发器(SR锁存器)
4.3 同步触发器(电平触发)
4.4 主从触发器(脉冲触发)
4.5 边沿触发器(边沿触发) 4.6 触发器的逻辑功能及描述方法 4.7 集成触发器 4.8 触发器应用举例
作业题
【5】【6】【8】【11】
1
时序逻辑电路与锁存器、触发器: 时序逻辑电路: 工作特征:时序逻辑电路的工作特点是任意时刻的输出状态不仅
1、电路结构 以基本SRFF为基础,增加两个与非门。
置1端 时钟信号 (高电平有效) (同步控制)
置 0端 (高电平有效)
图4-5 同步SRFF
13
2、工作原理
分析CLK=0时: 有 SD’ =RD’=1, 则Q、Q’不变。 分析CLK=1时: (1)S=R=0时,有SD’ =RD’=1:Q、Q’不变(保持原态) (2)S =0, R=1:输出Q=0, Q’=1 (置0状态) (3)S =1, R=0:Q=1, Q’=0 (置1状态) (4)S=R=1:Q=Q’=1(未定义状态)
t t
1
主
O
Q
从
O
图4-13 主从JKFF波形
数字电子技术课件第4章触发器

③R=1、S=1时:根据与非门的逻辑功能不难推知,触发器保 持原有状态不变,即原来的状态被触发器存储起来,这体现了 触发器具有记忆能力。
Qn1 S RQn
JQ n KQnQn JQ n KQn CP下降沿到来时有效
主从JK触发器没有约束。
4.4.2 主从JK触发器
特 性 表
J
K
Qn
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
Q n+1 0 1 0 0 1 1 1 0
功能
Q n1 Q n
保持
Q n1 0
置0
Q n1 1
置1
Q n1 Q n 翻转
时 CP 序J 图
K
Q
4.4.2 主从JK触发器 逻辑符号
Q
Q
Q
Q
J CP K
J CP K 曾用符号
Q
Q
1J C1 1K
J CP K 国标符号
电路特点
①主从JK触发器采用主从 控制结构,从根本上解决 了输入信号直接控制的问 题,具有 CP=1期间接 收输入信号,CP下降沿 到来时触发翻转的特点。
随 CP 的到来而翻转,而 T 触发器能解决这个问题。
4.5.1 T触发器电路结构
T 触发器只有一个控制端, 只要将主从 JK 触发器的两个输入端 J 和 K 连接起来作为一个输入端 T,就构成了 T 触发器
网络数据库第4章触发器.ppt

SQL 语句
创建触发器注意事项
WITH ENCRYPTION:加密,不看看到原来的SQL脚本 FOR 或AFTER类型【后触发】:所有SQL语句都执行完且
执行成功的情况下才能执行触发器。可以在同一种操作上建 立多个触发器; INSTEAD OF类型【替代触发】:仅执行触发器本身,而不 执行引起触发操作的SQL语句。在同一种操作上只能建立一 个触发器。 在一个表上可以建立多个名称不同、类型各异的触发器,每 个触发器可由所有三个操作来引发。 大部分Transact-SQL语句都可用在触发器中,但所有的建立 和更改数据库以及数据库对象的语句、所有的DROP语句都 不允许在触发器中使用。 在触发器定义中,可以使用IF UPDATE子句来测试在 INSERT和UPDATE语句中是否对指定字段有影响。 通常不在触发器中返回任何结果。 在触发器中可使用特殊的二个表:INSERTED、DELETED
8.1 创建触发器
CREATE TRIGGER 触发器名称 ON {表名 | 视图名} [ WITH ENCRYPTION ] { FOR | AFTER | INSTEAD OF } { [ INSERT ] [ , ]
[ DELETE ] [ , ] [UPDATE ] } AS [ { IF UPDATE ( column )
UPDATE 或 DELETE)允许采取多个不同的 对策以响应同一个修改语句。
触发器创建时包含的4个核心要素
指定触发器的名称。 指出触发器所作用的表。 指出引发触发器的操作: INSERT、
UPDATE 或 DELETE多个或者其中的一个。 编写SQL语句,实现触发器中腰完成的工作。
触发器专业知识课件

VCC
S S 1S CP C1 R 1R RD R
CP Q RD QR
S
解:
Q 原态未知
EXIT
同步 D 触发器
1.电路构造及逻辑符号
集成触发器
2.逻辑功能分析及描述
EXIT
集成触发器
5.同步触发器空翻现象
CP
O S
O
R
bc
gh
Oa Q
f de
O
动作特点: t 在CP=1旳全部时间里,S或
R旳变化都能引起触发器输出 端状态旳变化。 t
在判断主从 F 次态时必须注意:
只有在CP=1旳全部时间里,输入不变,才干根据
CP 前一时刻旳输入来判断次态。
不然,必须考虑CP=1期间输入旳全部变化,才干
拟定次态。
S
G8
&
G6
&
Q’
G4
&
G2
&
Q
CP
R&
G7
& Q’ &
G5
1
G3
主触发器 G9
&
Q
G1
从触发器
EXIT
集成触发器
(二)主从JK触发器(为了清除约束条件)
2. 有约束条件。
EXIT
集成触发器
二、同步触发器 Synchronous Flip - Flop
实际工作中,触发器旳工作状态不但要由触发输入 信号决定,而且要求按照一定旳节拍工作。为此,需要 增长一种时钟控制端 CP。
CP 即 Clock Pulse,它是一串 周期和脉宽一定旳矩形脉冲。
具有时钟脉冲控制旳触发器称为时钟触发器, 又称钟控触发器。
第4章 触发器

第4章触发器教学目标●熟悉基本触发器的组成和功能●掌握基本RS触发器、同步RS触发器、边沿D和JK触发器功能●熟练掌握各种不同逻辑功能触发器之间的相互转换数字系统中除采用逻辑门外,还常用到另一类具有记忆功能的电路--触发器,它具有存储二进制信息的功能,是组成时序逻辑电路基本储存单元。
每个触发器能够记忆一位二进制数“0”或“1”。
4.1概述触发器是一种典型的具有双稳态暂时存储功能的器件。
在各种复杂的数字电路中不但需要对二进制信号进行运算,还需要将这些信号和运算结果保存起来。
为此需要使用具有记忆功能的基本逻辑单元。
能存储1位二进制的基本单元电路称为触发器。
4.2基本RS触发器4.2.1电路组成基本RS触发器是一种最简单的触发器,是构成各种触发器的基础。
它由两个“与非”门或者“或非”门相互耦合连接而成,如图4.1所示,有两个输入端R和S;R为复位端,当R有效时,Q变为0,故称R为置“0”端;S为置位端,当S有效时,Q变为1,称S为置“1”端;还有两个互补输出端Q和Q。
(a)逻辑图(b)逻辑符号(c)逻辑符号图4.1 基本RS触发器4.2.2 功能分析触发器有两个稳定状态。
nQ 为触发器的原状态(初态),即触发信号输入前的状态;1n Q+为触发器的现态(次态),即触发信号输入后的状态。
其功能用状态表、特征方程式、逻辑符号图以及状态转换图、波形图描述。
1. 状态表如图4.1(a )可知: Q S Qn ⋅=+1,n n Q R Q ⋅=+1从表4.1中可知:该触发器有置“0”、置“1”功能。
R 与S 均为低电平有效,可使触发器的输出状态转换为相应的0或1。
RS 触发器逻辑符号如图4.1(b)、(c)所示,图中的两个小圆圈表示输入低电平有效。
当R 、S 均为低电平时有两种情况:当R=S=0,Q = Q =1,违犯了互补关系;当RS 由00同时变为11时,则Q (Q )输出不能确定。
表4.1 状态表2. 特性方程根据表4.1画出卡诺图如图4.2所示,化简得: n n RQ S Q+=+1(4-1)1=+S R (约束条件)图4.2 卡诺图3. 状态转换图如图4.3所示,图中圆圈表示状态的个数,箭头表示状态转换的方向,箭头线上标注表示状态转换的条件。
数字电路触发器

S:置位(置1)端 R:复位(置0)端
两互补输出端
Q
Q
.
. 反馈线
& G1
& G2
两输入端 SD
RD
(二) 基本RS触发器
2. 逻辑功能
正常情况下, 两输出端旳状态 保持相反。一般 以Q端旳逻辑电 平表达触发器旳 状态,即Q=1, Q=0时,称为“1” 态;反之为“0” 态。
两互补输出端
发器状态不定。
3. 基本RS触发器应用电路:
(1) 无震颤开关电路
Q
Q
&&
5V
S
R
1k 1k
K
图4- 3 无震颤开关电路
机械开关在静止到新旳位置 之前其机械触头将要震颤几 次。图4-3电路能够处理震颤 问题。
设初始时K接R端,基本原 理如下:
a.K由右扳向左端,而且震颤几次,相当于RS=10
(或11)
1
K
1
&
0
G8 1
& G6
0
B
&
1
G4
& G2
Q
01
0
0
10
CP
设触发器原
& 01
G9
(a)
1
Rd
主从状 态一致
态为“0”
翻转为“1”态
态
(1)J=1, K=1
1
J
K
1 1
0
0
CP
设触发器原 态为“1”态
& G7
F主
& G8
Sd
A
1
Q’
& G5
& G3
Q’ F从
& G6 B
& G4
& G1
& G2
第四章 触发器

R
&
J CP K
Q n1 S RQ n J Q n KQ n Q n 特性方程: Q n1 J Q n KQ n 特性表: J K Q n+1 功能 Q Q 0 0 Q n 保持 置0 1J C11K 0 0 1 1 置1 1 0 J CP K 1 1 Q n 翻转 国标符号
S
S
R Q
Q
R
Q Q
三、特性表和特性方程 1. 特性表: 反映触发器次态Qn+1与 现态Qn和输入变量之间 对应关系的表格
R 0 0 0 0 1 1 1 1 S 0 0 1 1 0 0 1 1 Qn
2. 简化特性表 R S 0 0 0 1 1 0 1 1 不用 3. 特性方程: Q n Q 1 0
异步复位、置位端
J J1 J 2 J 3 K K1 K 2 K 3
1 1 1 1
1 1 1 1
0 0 1 1
0 1 0 1
Qn 0 1
Qn
保持 置0 置1 翻转
三、 主要特点 1. 主从控制脉冲触发,完善方便; 2. 存在一次变化问题,抗干扰能力需提高。 Q 1 0 Q CP =1期间,只有 J 端能输入, 一般情况下,要求主从 JK 触 G8 被封锁,不论 K 为何值, 发器在 CP = 1 期间输入信号 从 R = 0,这将可能引起错误。 的取值应保持不变。 1S C1 1R 例如: CP J K S R QM Q Q 主 1 1S C1 1R 0 0 0 1 0 S R 1 0 0 0 0 0 0 1 & & 1 1 0 1 0 1 0 1 0 1 1 0 1 0 0 1 0 1 0 1 1 0 J CP K 输入变化了2 次
数字电路(第四章触发器)

同步式触发器——电平触发方式,一般高电平触发; 维持阻塞触发器——边沿触发方式,一般上升沿触发;
边沿触发器——边沿触发方式,一般下降沿触发;
主从触发器——主从触发方式。
14
时钟输入CP: 时钟脉冲输入端,通常输入周期性时钟脉冲。
数据输入端:
又叫控制输入端。四种触发器:SR—S,R;D—D; JK—J,K;T—T。 初态Qn: 可称现态,某个时钟脉冲作用前触发器状态。
38
主从式JK触发器
Q
&1
Q
&2 &4
R'
从触发器
&3
S' Q'
Q'
&5 &7
J
&6
1
CP
主触发器
&8
K
CP
39
主、从触发器都是电平触发的同步式触发器 主从触发器在一个时间脉冲(CP)作用下,工作 过程分两个阶段(双拍工作方式)。
1)CP=1,主触发器接收控制信号J、K,状态反映 在 Q' 和 Q' 上, CP = 0 从触发器被封锁,保持原来状态。 2)在CP下降沿(负跳变时刻),从触发器向主触发器看齐。 负跳变时,主触发器被封锁,保持原状态不变。此时,从 触发器封锁被解除取与主触发器一致的状态。
次态Qn+1:某个时钟作用后触发器的状态。(新状态)
15
描述时钟触发器逻辑功能时,采用四种方式:
功能真值表:(表格形式) 在一定控制输入下,在时钟脉冲作用前后,初态向次态转 化的规律(状态转换真值表) 激励表:(表格形式)
在时钟脉冲作用下,实现一定的状态转换(Qn—Qn+1),应 有怎样的控制输入条件。
数字电路与逻辑设计第4章触发器(Flip Flop)

4.1 概述
一、触发器概念
Flip - Flop,简写为 FF, 又称双稳态触发器。
触发器是一种具有记忆功能,能存储1位二进制信息(0 或1)的逻辑电路。
有一个或多个输入,两个互反的输出(Q和Q)。 通常用Q端的状态代表触发器的状态。
二、触发器的分类
基本RS触发器(RSFF)又称SR锁存器,是触发器中最简 单的一种,也是各种其他类型触发器的基本组成部分。
一、TFF
(1)功能表
T
Qn
Qn+1
0
0
0
0
1
1
1
0
1
1
1
0
简化的功能表
(2)特征方程
Qn1 TQn TQ n T Qn
说明:(1)一般不单独生产,由其他触发器转换而得。 (2)触发方式由被转换的触发器决定。
触发器总结
触发器是具有记忆功能的的逻辑电路,每个触发器 能存储一位二进制数据。
(4)波形图
强调触发方式
结构不做要求
边沿JKFF的逻辑符号:
1J C1 1K
J CP K
(下 圆c) 降圈国沿)触标(发小符号
次态方程: 功能表:
一、TFF
三、TFF和TFF
在数字电路中,凡在CP时钟脉冲控制下,根据输入 信号T取值的不同,具有保持和翻转功能的电路,即当 T=0时能保持状态不变,T=1时,每来一个CP的上升沿 (或下降沿),触发器的状态就翻转一次。
1
(6). 波形图 又称时序图,它反映了触发器的输出状态随时间和输
入信号变化的规律。
在任何时刻,输入都能直接改变输出的状态。
2.钟控原理
触发器

第四章 触发器
触发器:
具有记忆功能的基本逻辑单元,能接收、保存和输出数码0、1。 输出状态不只与现时的输入有关,还与原来的输出状态有关; 各类触发器都可以由门电路组成。 学习要点: 基本触发器电路组成原理、特点及逻辑功能分类;
集成触发器几种结构形式、工作原理、动态特性及逻 辑功能转换方法;
第四章 触发器
国际逻辑符号
一、 TTL集成JK触发器:
1、主从触发型JK触发器:
(2)、动作特点: 翻转分两步:在CP=1时, 主触发器接收输入信号J, K,置成相应的状态 ,从 触发器输出端状态不变; CP下降沿到来,从触发器 按照主触发器的状态翻转。 CP=1的全部时间里,输 入信号都将对主触发器起 控制作用。 缺点:当CP的下降沿到达时,从触发器的状态并不一 定按此时刻输入信号的状态翻转。必须考虑CP=1的全部时 间里输入信号的变化过程。抗干扰能力也有待提高。
S d 1, Rd 0
__ __
__
__
复位
一、 TTL集成JK触发器:
1、主从触发型JK触发器工作原理:(1) S d Rd 1
1 0
__ __
J
1
& G7 0
1 & G5
& G3
Q’
Q
& G1
Q0
1 K
1 0 CP
& G8 1 0
& G6 0 主触发器 1 G9 0
& G4
第四章 触发器
..
. . .
组 合 时 逻 序 辑 逻 电 路 辑
门电路
当时的 输出
电 路 记忆元件
触发器
常用时序逻辑器件:锁存器、寄存器、计数器、序列信号 发生器等,而其基本组成单元都是双稳态触发器
触发器(课件)

对应系数相等,则方程一定相等”的原则,求出转 换逻辑。 (4)画电路图
36
2. 转换实例
(1)JK触发器到D、T、T’和RS触发器的转换、
JK触发器
Q n 1
n
JQ
KQn
:D触发器:
Q n 1
D
n
D(Q
Qn
)
n
DQ
DQ n
CP 后,“从” 0
CP 后,“从” Qn
22
3. 特性表
表4.4.2 主从JK触发器的特性表
时钟 输入 CP J K
输出 Q n Q n1
0
0
0
0 保持
0011
1
0
0
1 置1
1011
0
1
0
0 置0
0110
1
1
0
1 翻转
1110
23
例4.4.2已知主从JK触发器输入端的电压波 形如图4.4.4所示,试画出端对应的电压波 形。假定触发器的初始状态为0 。
1
1
1
输入
SR
00 10 01 11
输出
Q n1 功能 1* 不允许 1 置1 0 置0 Q n 保持 Q n 保持 1 置1 0 置0 1* 不允许
9
例4.3.1 画出同步RS触发器输出端波形。已知同 步RS触发器的输入信号波形如图4.3.2所示,设 触发器的初始状态为0,试画出输出端波形图。
从触发器
图4.4.1 主从RS触发器的逻辑图及逻辑符号
17
2. 工作原理
(1)CP=1时,主触发器按S、R翻转,从触发器保持 (2)CP下降沿到达时,主触发器保持,从触发器根 据主触发器的状态翻转 所以,每个CP周期触发器最多可能翻转一次
第四章_触发器

第i位相加产生的进位输出(CO)i=AiBi+(Ai+Bi)(CI)i 定义: AiBi=Gi、 (Ai+Bi)=Pi
(CO)i=Gi+Pi(CI)i
展开
(Co)i=Gi+Pi[Gi-1+Pi-1(CI)I-1] =Gi+PiGi-1+PiPi-1Gi-2+…+PiPi-1 … G0+PiPi-1 …P0C0]
画出逻辑图如图所示 L = A BC+ A BC+ ABC + ABC 。 如果,要求用与非门实现该 逻辑电路,就应将表达式转 换成与非—与非表达式:
得最简与—或表达式:
L = A C+ BC AB
例3:设计一个电话机信号控制电 解:(1)列真值表: (4)画出逻辑图 路。电路有I (火警)、I (盗 。 警)和I2(日常业务)三种输入 信号,通过排队电路分别从L0、
NO.1
1
1 1
1
1 1
0
0 1
0
1 0
x
x x
1
1
1
1
x
NO.2
(2)由卡 诺图求出输 出的最简与 或表达式: F=X1
X2 X1 X8 X4
0 0 X 0
1 1 X 1
1 1 X X
0 0 X X
NO.3
(3) 画逻辑图
X1
&
&
F
(4)讨论,在上述化简时,将无关项m11,m13,m15 均作1使用,显然当输入8421BCD“伪码“时,F=1, 把这种方法设计的电路叫做”不拒绝”伪码“电路。
设计过程的基本步骤: (1)分析设计要求,列出真值表; (2)根据真值表写出输出逻辑函数;
第四章---触发器

由与非门构成的基本RS触发器 例4.1: 由与非门构成的基本 触发器 (1) S D =0, D 加脉冲时,输出端的状态怎样? , 加脉冲时,输出端的状态怎样? R R (2) S D =1, D 加脉冲时,输出端的状态怎样? , 加脉冲时,输出端的状态怎样? (3) 令 R D = S D ,S D 加脉冲,输出端状态怎样? 加脉冲,输出端状态怎样?
书例4.2.1: : 书例 的波形,画出 和 给出 S D和 R D 的波形,画出Q和 Q 端对应的电压波形 当S D 、 D都为高电平时, R 都为高电平时, 触发器保持原状态不变; 触发器保持原状态不变; 变低电平时, 当 S D 变低电平时,触发 器翻转为1状态 状态; 器翻转为 状态;当 R D 变低电平时, 变低电平时,触发器翻转 为0状态;不允许 S D、 D 状态; 状态 R 同时为低电平。 同时为低电平。
2. 动作特点 电平触发: 的全部时间内S和 的变化都将引起触发器 电平触发:CP=1的全部时间内 和R的变化都将引起触发器 的全部时间内 输出端状态的变化。所以,如果在CP=1期间 、S发生多次 期间R 发生多次 输出端状态的变化。所以,如果在 期间 变化,则触发器的状态也可能发生多次翻转。 变化,则触发器的状态也可能发生多次翻转。 在一个时钟脉冲周期中,触发器发生多次翻转的现象叫做空翻。 在一个时钟脉冲周期中,触发器发生多次翻转的现象叫做空翻。 空翻是一种有害的现象,它使得时序电路不能按时钟节拍工作, 空翻是一种有害的现象,它使得时序电路不能按时钟节拍工作, 造成系统的误动作。 造成系统的误动作。 书例4.2.2 书例
§4.2 触发器的电路结构与动作 特点
一、基本RS触发器的电路结构与动作特点 基本RS触发器的电路结构与动作特点
触发器

3. 主要特点
(1)时钟电平控制。同步RS触发器在CP=1期间才能接 收输入信号,在CP=0期间则状态保持不变,与基本RS触发器 相比,对触发器状态的转变加了时钟控制,这样可使多个触发 器在同一个时钟脉冲控制下同步工作,给用户带来了方便。而 且由于同步RS触发器只有在CP=1期间才工作,CP=0期间被 禁止,所以抗干扰能力要比基本RS触发器有了很大的提高。 但在CP=1期间,输入信号仍直接控制着同步RS触发器输出端 的状态。
2.工作原理
(1)同步RS触发器真值表
由图4.3.1(a)可知,当CP=0时,控制门G3、G4被 封锁,G3、G4门输出均为1,G1、G2门构成的基本RS 触发器保持原来状态不变。此时,无论输入端R、S如何 变化,均不会改变G1、G2门的输出,所以对触发器的状 态无影响。只有当CP=1时,控制门被打开,电路才会接 收输入信号,当R=0、S=1时,触发器置1(置位),即 Qn+1=1;当R=1、S=0时,触发器置0(复位),即 Qn+1=0;当R=0、S=0时,触发器置保持原来状态不变, 即Qn+1=Qn;当R=1、S=1时,触发器的两个输出全为1, 这是不允许的,属于不用情况。可见当CP=1时,同步RS 触发器的工作情况与基本RS触发器没有什么区别,不同 的是由于加了两个控制门,输入信号R、S为高电平有效, 即R、S为高电平时表示有信号输入,为低电平时表时无 信号输入,所以两个信号端R、S中,R仍为置0端(复位 端),S仍为置1端(置位端)。根据以上分析可直接列 出同步RS触发器的真值表,如表4.3.1。
反映触发器输入信号取值和状态之间对应关系的图 形称为波形图。根据真值表、卡诺图或状态图可以直接画 出波形图。设触发器现态为0状态(可以给定,未给定可 以假设),根据给出的 和 的波形,可画出触发器的输出 Q和 的波形(忽略门电路的传输时间),如图4.2.3(b)。
第四章 1.RS触发器

&
0 1
&
0 1
R &
1 0
G2
S
CP
R
④ 当R=S=1时→R=0, =0→ Q =1, S Q=1,触发器状态不允许
4.特征表与特性方程 (1)特征表(CP=1)
输 S R 0 0 0 1 1 0 入 输出 逻辑功能
SQ n RQn R S 0
00 × 0 1 1
01 × 1 1 1
11 0 0 1 ×
G4 R & Q Q
Q G3 S G1 & &
Q &
G1、G2控制门,
R
G2
S
CP控制信号(时钟信 号)
Q、 输出。 Q
S
CP
R
(b)
逻辑符号图(b)
2.电路特点
Q G3 S G1 & & Q & R & G4
(1)有两个稳态:“0”态 Q=0 Q=1 “1”态 Q=1 Q=0
Q Q
G2
(2)CP=0,G1、G2门被封锁, RS不起作用,Q与 Q 维持原态 S R CP由0→1,G1、G2门打开, RS起作用,此时Q与Q 状态由RS决 定。
①第一个CP=1:S=1、 R=0,Q同S为1;CP=0, 保持不变 ②第二个CP=1:S=0、 R=1,Q同S为0;接着 S=0 、 R=0 , Q 保 持 ; CP=0,保持不变
③第三个CP=1:S=1、 R=0,Q同S为1;接着 S=0、R=0,Q保持;接 着S=0、R=1,Q同S为0; CP=0,保持不变
× ×
不允许
Q
n 1
S RQ
n
(2)特性方程(状态方程):
S R 1 (约束条件)
因为 R =0,S=0以后同时发生 R =0→1,S=0→1,触发器的状 态Qn+1是不确定的,为发获得确定的Qn+1,输入信号 R 、 必 S 需有1,即满足 S R 1
第4章触发器-

触发器有三个基本特性:
(1)有两个稳态,可分别表示二进制数码0和1,无 外触发时可维持稳态;
(2)外触发下,两个稳态可相互转换(称翻转);
(3)有两个互补输出端。
以下按触发器的电路结构、触发方式、逻辑功能分
别进行介绍。
2020/2/8
3
4.1 基本RS触发器
4.1.1 与非门实现的基本RS触发器
1. 电路组成及逻辑符号 1状态:Q=1、 Q =0 0状态:Q=0、 Q =1
结束
第4章 触发器
放映
4.1 基本RS触发器
4.1.1 与非门实现的基本RS触发器 4.1.2 或非门组成的基本RS触发器 4.1.3 应用举例
2020/2/8
1
复习
MSI组合逻辑电路的分析特点?步骤?
2020/2/8
2
第4章 触发器
触发器是构成时序逻辑电路的基本单元电路。
触发器具有记忆功能,能存储一位二进制数码。
2020/2/8
13
2020/2/8
8
4.1.2 或非门组成S触发器 (a) 逻辑电路 (b)逻辑符号
2020/2/8 输入信号R、S为高电平有效触发。
9
或非门组成的基本RS触发器的状态转换表
S高电平 有效置1
R高电平 有效置0
2020/2/8
10
4.1.3 应用举例
与非门组成的基本RS触发器的状态转换表
2020/2/8
6
5. 基本RS触发器的时序图(设初态为0) 通常用虚线或阴影表示触发器处于不定状态。
仿真
2020/2/8
置1 置0
不定 置1
不允许
7
触发器的不定状态有两种含义: 一、Q= Q =1时,
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
为了克服主从RS触发器使用时必须遵循SR=0约束条件的缺点 而设计。
J=K=1时, Qn1 Qn 。
主从JK触发器特性表
J 0 0 0 0 1 1 1 1
K 0 0 1 1 0 0 1 1
Qn 0 1 0 1 0 1 0 1
Qn+1 0 1 0 0 1 1 1 0
功能说明 保持原状态 置0 置1 每输入一个脉冲 输出状态改变一 次
特点: ① 功能和同步RS触发器一样,只是主从RS触发器的翻转是在CP 由1变0时刻(CP下降沿)发生的。 ② CP一旦变为0后,主触发器被封锁,其状态不再受R、S影响, 因此不会有空翻现象。
存在问题
(1) 主触发器仍存在空翻现象 (2) 仍需遵循约束条件SR=0
书例4.2.3
(2) 主从JK触发器
1 1
1 1
0 0
1 1
ห้องสมุดไป่ตู้
0 1
0 1
0 0
1* 1*
置0
输出状态不稳定
约束条件:SR=0
有时需在CP信号到来之前(CP=0)将触发器预先置成指定的 状态,为此同步RS触发器上还设有异步置位输入端和异步 复位输入端。正常工作时应使它们处于高电平。
2. 动作特点 电平触发:CP=1的全部时间内S和R的变化都将引起触发器 输出端状态的变化。所以,如果在CP=1期间R、S发生多次 变化,则触发器的状态也可能发生多次翻转。 在一个时钟脉冲周期中,触发器发生多次翻转的现象叫做空翻。 空翻是一种有害的现象,它使得时序电路不能按时钟节拍工作, 造成系统的误动作。 书例4.2.2
§4.2 触发器的电路结构与动作特点
一、基本RS触发器的电路结构与动作特点
1. 用或非门构成
vO2 vO1 vI 2 vO1 vO1 vO2 vI 1 vO2 vO1
与组合电路的根本区别在于: 电路中有反馈线。
Q和Q —输出端,一般情况下,两个输出端状态互补 SD-置1输入端(置位端) RD-置0输入端(复位端) 1状态— Q=1, Q =0 0状态— Q=0, Q =1 特性表: SD 0 0 RD 0 0 Qn(原态) Qn+1(次态) 0 1 0 1 功能说明 保持原状态
Qn(原态) 0 1 0 1 0 1 0 1
Qn+1(次态) 0 1 1 1 0 0 1* 1*
功能说明 保持原状态 置1(置位) 置0(复位) 状态不定
约束条件:SDRD=0
3. 动作特点
输入信号的全部作用时间里,都能直接改变输出端的状态。 所以基本RS触发器又称为直接置位、复位触发器。 书例4.2.1: 给出 S D和 R D 的波形,画出Q和 Q 端对应的电压波形 当S D 、 R D都为高电平时, 触发器保持原状态不变; 当 S D 变低电平时,触发 器翻转为1状态;当 R D 变低电平时,触发器翻转 为0状态;不允许 S D、 RD 同时为低电平。
1 1
0 0 1 1
0 0
1 1 1 1
0 1
0 1 0 1
1 1
0 0 0* 0*
置1(置位)
置0(复位) 状态不定
SD和RD同时回到0后无法断定触发器回到1状态还是0状态。 约束条件:SDRD=0
2. 用与非门构成
触发信号低电平有效
S D RD
1 1 0 0 1 1 0 0 1 1 1 1 0 0 0 0
例4.1: 由与非门构成的基本RS触发器 (1) S =0, R D 加脉冲时,输出端的状态怎样? D (2) =1, 加脉冲时,输出端的状态怎样? R D SD (3) 令 , 加脉冲,输出端状态怎样?
RD S D
SD
基本RS触发器特点总结 1. 电路具有两个稳定的状态(状态1和状态0)。 2. 在一定的信号作用下,两个稳态间可以相互转换。 3. 信号撤走以后,电路的稳态能保持不变,即电路具有记忆功 能,能存放1对二进制(0,1)信息。 4. 由于反馈线的存在,无论是复位还是置位,有效信号只需要作 用很短的一段时间,即“一触即发”。
二、同步RS触发器的电路结构与动作特点
给触发器加一个时钟控制端CP,只有在CP端上出现时钟脉冲 时,触发器的状态才能变化。具有时钟脉冲控制的触发器状态的 改变与时钟脉冲同步,所以称为同步触发器。 1. 电路的结构与工作原理
当CP=0时,控制门G3、G4关闭,都输出1。这时,不管 R端和S端的信号如何变化,触发器的状态保持不变。 当CP=1时,G3、G4打开,R、S端的输入信号才能通过 这两个门,使基本RS触发器的状态翻转,其输出状态由 R、S端的输入信号决定。 特性表(CP=1时) R 0 0 0 0 S 0 0 1 1 Qn 0 1 0 1 Qn+1 0 1 1 1 功能说明 保持原状态 置1
第四章 触发器
§4.1 概述
什么是触发器? 能够存储1位二进制信号的基本单元电路统称为触发器。 触发器的两个基本特点 1. 具有两个能自行保持的状态,用来表示逻辑状态的0和1,或 二进制数的0和1。 2. 根据不同的输入信号可以置成1或0状态。 触发器的分类 按电路结构形式分:基本RS、同步RS、主从、维持阻塞、 CMOS边沿触发器等。 按逻辑功能不同分:RS、JK、T、D触发器等。 按存储数据原理不同分:静态、动态。
CP S R Q Ð Ó § Ð ·ª × Õ ¿ ·
¼ Í 5.1.9 ¬ Í ½ ² RS´ ¥ ¢ ·÷ Æ Ä µ Õ ¿ ·¨ ² Î Ð
圆圈中为干扰脉冲, 使Q=1
3. D型锁存器
Q D CP Q
Q D CP Q Q D CP Q
三、主从触发器的电路结构与动作特点
1.电路结构与工作原理 (1) 主从RS触发器
由两级同步RS触发器串联组成。 G1~G4组成从触发器,G5~G8组成主触发器。 CP 与CP’互补,使两个触发器工作在两个不同的时区内。
工作原理 主从RS触发器的触发翻转分为两个节拍:
① 当CP=1时,CP’=0,从触发器被封锁,保持原状态不变:主
触发器工作,接收R和S端的输入信号。 ② 当CP由1跃变到0时,即CP=0、CP’=1。主触发器被封锁,输 入信号R、S不再影响主触发器的状态;从触发器工作,接收主触 发器输出端的状态。