数字电子技术第4章_组合逻辑电路习题解答
数电第四章参考答案
第四章 组合逻辑电路 作业 参考答案【题4-1】 分析图示组合逻辑电路，列出真值表，写出输出Y 1、Y 2与输入的逻辑函数式，说明整个电路所实现的逻辑功能（不是单个输出与输入的关系，而是把2个输出与3个输入综合起来看）。
解：该电路的逻辑功能为全加器，Y 1是和，Y 2是进位。
【题4-2】某汽车驾驶员培训班进行结业考试，有三名评判员，其中A 为主评判员，B 和C 为副评判员。
在评判时，按照少数服从多数的原则通过，但主评判员认为合格，方可通过。
请填写真值表，写出逻辑表达式，并用一片74LS00（内含四个2输入端与非门）或一片74LS02（内含四个2输入端或非门）这2种方法实现此评判规定。
解：设评判员评判合格为“1”，反之为“0”； 考试通过，F 为“1”，反之为“0”。
根据题意，列真值表如下。
据此可得：ABC12ABCC B A C B A C B A AC BC AB C B A ABC Y +++=+++++=)()(1AC BC AB Y ++=2ACAB AC AB F =+=CB AC B A F ++=+=)(FB CA FB CA【题4-3】设计一个“4输入1输出”的组合逻辑电路，实现“五舍六入”的功能：即当输入的四位8421BCD 码不大于5时，输出0；否则输出1。
要求： (1) 画出卡诺图、化简逻辑函数；(2) 用1片CD4001（内含四个2输入端或非门）实现该逻辑功能（标出管脚号）。
【题4-4】设计一个代码转换电路，输入为3位二进制代码、输出为3位格雷码（见下表），要求从CD4011、CD4001、CD4030中选用1个最合适的芯片实现逻辑功能。
解：CDAB Y 00X X 0X 011001X XXCA B A C A B A BC A Y +++=++=+=))((FB CA21313546121101000111XABC00011011YABC0010111ZABCAX =BA B A B A Y ⊕=+=CB C B C B Z ⊕=+=B CAYZX【题4-5】用一片74HC138（3-8译码器）辅以“4输入与非门”实现“1位全减”。
《数字电子技术基础》第四章习题答案
第四章 集 成 触 发 器 4.1R d S d Q Q不定4.2 （1CP=1时如下表)(2) 特性方程Q n+1=D(3)该电路为锁存器（时钟型D 触发器）。
CP=0时，不接收D 的数据；CP=1时，把数据锁存。
(但该电路有空翻)4.3 (1)、C=0时该电路属于组合电路；C=1时是时序电路。
(2)、C=0时Q=A B +; C=1时Q n+1=B Q BQ nn+= (3)、输出Q 的波形如下图。
A B C Q4.4CP D Q 1Q 2图4.54.5 DQ QCPT4.6 Q 1n 1+=1 Q 2n 1+=Q 2n Q n 13+=Q n 3 Q Q 4n 14n+=Q1CP Q2Q3Q44.7 1、CP 作用下的输出Q 1 Q 2和Z 的波形如下图； 2、Z 对CP 三分频。
DQ QCPQ1DQ QQ2ZRd CP Q1Q2Z14.8由Q D J Q KQ J Q KQ n 1n n n n +==+=⋅得D 触发器转换为J-K 触发器的逻辑图如下面的左图；而将J-K 触发器转换为D 触发器的逻辑图如下面的右图CPD Q QJKQ QDQ QJ KCP4.9CP B CA4.10CP X Q1Q2Z4.11 1、555定时器构成多谐振荡器 2、u c, u o 1, u o 2的波形u c u o 1u o 2t t t 1.67V3.33V3、u o 1的频率f 1=1074501316..H z ⨯⨯≈ u o 2的频率f 2=158H z4、如果在555定时器的第5脚接入4V 的电压源，则u o 1的频率变为1113001071501232....H z ⨯⨯+⨯⨯≈4.12 图(a)是由555定时器构成的单稳态触发电路。
1、工作原理（略）；2、暂稳态维持时间t w =1.1RC=10ms(C 改为1μF)；3、u c 和u o 的波形如下图：u ou ct t tu i (ms)(ms)(ms)5 10 25 30 45 503.33V4、若u i 的低电平维持时间为15m s ，要求暂稳态维持时间t w 不变，可加入微分电路4.13由555定时器构成的施密特触发器如图(a)所示 1、电路的电压传输特性曲线如左下图； 2、u o 的波形如右下图；3、为使电路能识别出u i 中的第二个尖峰，应降低555定时器5脚的电压至3V 左右。
数字电子技术基础(第四版)-第4章-组合逻辑电路解析
1
Y (Y1Y2Y3) ' (( AB) '(BC) '( AC) ') '
2
Y AB BC AC
9
最简与或 表达式
3
真值表
4
电路的逻 辑功能
Y AB BC AC
3
ABC 000 001 010 011 100 101 110 111
Y
当输入A、B、
0
C中有2个或3
第四章 组合逻辑电路
学习要点
了解组合逻辑电路的特点和工作原理。 掌握组合逻辑电路的分析、设计方法。 了解组合逻辑电路中的竞争冒险现象。
1
4.1 概 述
2
数字电路
组合逻辑电路：t时刻输出仅与t时刻 输入有关，与t以前的 状态无关。
时序逻辑电路：t时刻输出不仅与t时刻 输入有关，还与电路过 去的状态有关。
编码器：把指令或状态等转换为与其对应 的二进制信息代码的电路。
普通编码器 优先编码器
22
23
一、二进制编码器
设：编码器有M个输入，在这M个输入中， 只有一个输入为有效电平，其余M-1个输入 均为无效电平。有N个输出。则二者之间满 足M≤2N的关系。
二进制编码器——将一般信号编为二进制代 码的电路。
Y F( A)
5
组合电路的特点： 1. 输出仅由输入决定，与电路之前状态无关； 2. 电路结构中无反馈环路（无记忆）； 3. 能用基本门构成，即任何组合逻辑电路都能
用三种基本门实现。
6
4.2 组合逻辑电路的 分析和设计
7
4.2.1 组合逻辑电路的分析
8
逻辑图 例1：
1
逻辑表 达式
数字电子技术基础教材第四章答案
习题44－1 分析图P4－1所示得各组合电路,写出输出函数表达式,列出真值表,说明电路得逻辑功能。
解:图(a):;;真值表如下表所示:其功能为一位比较器。
A>B时,;A=B时,;A<B时,图(b):真值表如下表所示:功能:一位半加器,为本位与,为进位。
图(c):真值表如下表所示:功能:一位全加器,为本位与,为本位向高位得进位。
图(d):;;功能:为一位比较器,A<B时,＝1;A=B时,＝1;A>B时,＝14－2 分析图P4－2所示得组合电路,写出输出函数表达式,列出真值表,指出该电路完成得逻辑功能。
解:该电路得输出逻辑函数表达式为:因此该电路就是一个四选一数据选择器,其真值表如下表所示:,当M＝1时,完成4为二进制码至格雷码得转换;当M＝0时,完成4为格雷码至二进制得转换。
试分别写出,,,得逻辑函数得表达式,并列出真值表,说明该电路得工作原理。
解:该电路得输入为,输出为。
真值表如下:由此可得:完成二进制至格雷码得转换。
完成格雷码至二进制得转换。
4－4 图P4－4就是一个多功能逻辑运算电路,图中,,,为控制输入端。
试列表说明电路在,,,得各种取值组合下F与A,B得逻辑关系。
解:,功能如下表所示,两个变量有四个最小项,最多可构造种不同得组合,因此该电路就是一个能产生十六种函数得多功能逻辑运算器电路。
4－5 已知某组合电路得输出波形如图P4－5所示,试用最少得或非门实现之。
解:电路图如下:4－6 用逻辑门设计一个受光,声与触摸控制得电灯开关逻辑电路,分别用A,B,C表示光,声与触摸信号,用F表示电灯。
灯亮得条件就是:无论有无光,声信号,只要有人触摸开关,灯就亮;当无人触摸开关时,只有当无关,有声音时灯才亮。
试列出真值表,写出输出函数表达式,并画出最简逻辑电路图。
解:根据题意,列出真值表如下:由真值表可以作出卡诺图,如下图:C AB 00 10 11 100 1由卡诺图得到它得逻辑表达式为: 由此得到逻辑电路为:4－7 用逻辑门设计一个多输出逻辑电路,输入为8421BCD 码,输出为3个检测信号。
《数字电子技术》习题及答案
第1章 数制和码制 一、填空题1．数制转换：（011010）2 =（ ）10 =（ ）8 =（ ）16。
2．数制转换：（35）10 =（ ）2 =（ ）8 =（ ）16。
3．数制转换：（251）8 =（ ）2 =（ ）16 =（ ）10。
4．数制转换：（4B ）16 =（ ）2 =（ ）8 =（ ）10。
5．数制转换：（69）10 =（ ）2 =（ ）16 =（ ）8。
6．将二进制数转换为等值的八进制和十六进制数 （10011011001）2 =（ ）8 =（ ）16。
7．将二进制数转换为等值的八进制和十六进制数 （1001010.011001）2 =（ ）8 =（ ）16。
一、填空题答案： 1．26、32、1A ； 2．100011、43、 23； 3．10101001、A9、169； 4．1001011、113、75； 5．1000101、45、105； 6．2331、4D9； 7．112.31、4A.64。
第2章 逻辑代数基础 一、填空题1．逻辑函数Y AB A B ''=+，将其变换为与非-与非形式为 。
2．逻辑函数Y A B AB C ''=+，将其变换为与非-与非形式为 。
3. 将逻辑函数AC BC AB Y ++=化为与非-与非的形式，为 。
4．逻辑函数Y A A BC '''=+，化简后的最简表达式为 。
5．逻辑函数Y A B A B ''=++，化简后的最简表达式为 。
6．逻辑函数()()Y A BC AB ''''=+，化简后的最简表达式为 。
7. 逻辑函数Y AB AB A B ''=++，化简后的最简表达式为 。
一、填空题答案1．()()()Y AB A B '''''= ； 2．()()()Y A B AB C '''''=； 3． ()()()()Y AB BC AC ''''=； 4． Y A '=； 5．1Y =； 6．1Y =； 7．Y A B =+。
数字电子技术第四章课后习题答案（江晓安等编）
第四章组合逻辑电路1. 解： (a)(b)是相同的电路，均为同或电路。
2. 解：分析结果表明图(a)、(b)是相同的电路，均为同或电路。
同或电路的功能：输入相同输出为“1”；输入相异输出为“0”。
因此，输出为“0”(低电平)时，输入状态为AB＝01或103. 由真值表可看出，该电路是一位二进制数的全加电路，A为被加数，B为加数，C为低位向本位的进位，F1为本位向高位的进位，F2为本位的和位。
4. 解：函数关系如下：SF++⊕=+ABSABS BABS将具体的S值代入，求得F 312值，填入表中。
A A FB A B A B A A F B A B A A F A A F AB AB F B B A AB F AB B A B A B A AB F B A A AB F B A B A B A F B A AB AB B A B A F B B A B A B A B A B A B A F AB BA A A B A A B A F F B A B A F B A B A F A A F S S S S =⊕==+==+⊕===+⊕===⊕===⊕===+⊕===+=+⊕===⊕==+==⊕==Θ=+=+⊕===+++=+⊕===+=⊕===⊕==+=+⊕==+=+⊕===⊕==01111111011010110001011101010011000001110110)(01010100101001110010100011000001235. （1）用异或门实现，电路图如图(a)所示。
(2) 用与或门实现，电路图如图(b)所示。
6. 解因为一天24小时，所以需要5个变量。
P变量表示上午或下午，P＝0为上午，P=1为下午；ABCD表示时间数值。
真值表如表所示。
利用卡诺图化简如图(a)所示。
化简后的函数表达式为D C A P D B A P C B A P A P DC A PD B A P C B A P A P F =+++=用与非门实现的逻辑图如图(b )所示。
数字电路与逻辑设计第三版侯建军答案第四章
数字电路与逻辑设计第三版侯建军答案第四章1.什么是组合逻辑电路? 组合逻辑电路的结构有什么特点?答：如果一个逻辑电路在任何时刻产生的稳定输出仅取决于该时刻各输入取值的组合，而与过去的输入取值无关，则称该电路为组合逻辑电路。
从电路结构看，组合逻辑电路具有如下两个特点：①电路由逻辑门电路组成，不包含任何记忆原件。
②电路中信号是单向传输的，不存在任何反馈回路。
2.组合逻辑电路中的竞争现象是什么原因引起的? 竞争可以分为哪几种类型?答：组合逻辑电路中的竞争现象可以广义的定义为多个信号到达某一点有时差所引起的现象。
把不产生错误输出的竞争称为非临界竞争，而导致错误输出的竞争称为临界竞争。
3.组合逻辑电路中的险象一般以什么形式出现? 有哪些常用的处理方法?答：组合电路中的险象是一种瞬态现象, 它表现为在输出端产生不应有的尖脉冲, 暂时地破坏正常逻辑关系。
处理方法有：①增加冗余项消除险象②增加惯性延时环节滤除险象③引入选通脉冲避开险象4.二进制并行加法器按其进位方式的不同可分为哪两种类型?答：按其进位方式的不同, 可分为串行进位二进制并行加法器和超前进位二进制并行加法器两种类型。
5.二进制并行加法器采用超前进位的目的是什么?答：简化电路结构，提高加法器的运算速度。
6.二进制译码器的基本功能是什么? 74138 的输出与输入构成何种关系?答：二进制译码器的基本功能是将 n个输入变量变换成2n个输出函数,且输出函数与输入变量构成的最小项具有对应关系。
74138是一种3输入8输出译码器,其输出为输入变量构成的最小项之非。
7.多路选择器的基本功能是什么?答：多路选择器（Multiplexer）又称为数据选择器或多路开关, 常用 MUX 表示。
它是一种多路输入、单路输出的组合逻辑电路, 其逻辑功能是从多路输人数据中选中一路送至数据输出端, 输出对输入的选择受选择控制变量控制。
8.判断图4.44所示逻辑电路, 请问当输人变量取何值时 3 个电路输出取值相同?答：由输出函数表达式可知，当输入变量取值相同时，3个电路输出取值相同。
天津科大数字电子技术与逻辑测试题2(选择题有解答)
第四章组合逻辑电路1 : 在组合电路中，任意时刻的输出与A:该时刻的输入无关，与电路的原来状态有B:该时刻的输入有关，与电路的原来状态有关C:该时刻的输入无关，与电路的原来状态无关D:该时刻的输入有关，与电路的原来状态无关您选择的答案: 正确答案：D知识点：组合逻辑电路的特点：组合逻辑电路中，任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关----------------------------------------------------------------------------2 : 编码器的逻辑功能是将A:输入的高、低电平编成对应输出的高、低电平B:输入的二进制代码编成对应输出的高、低电平C:输入的高、低电平编成对应输出的二进制代码D:输入的二进制代码编成对应输出的二进制代码您选择的答案: 正确答案： C知识点：在二值逻辑电路中，编码器的逻辑功能是将输入的每一个高、低电平信号编成一个对应的二进制代码----------------------------------------------------------------------------3 : 对于普通编码器和优先编码器下面的说法正确的是A:普通编码器和优先编码器都允许输入多个编码信号B:普通编码器和优先编码器都只允许输入一个编码信号C:普通编码器只允许输入一个编码信号，优先编码器允许输入多个编码信号D:普通编码器允许输入多个编码信号，优先编码器只允许输入一个编码信号您选择的答案: 正确答案： C知识点：在普通编码器中，任何时刻只允许输入一个编码信号，否则输出将发生混乱；优先编码器在设计时已将所有的输入信号按优先顺序排了队，当几个输入信号同时出现时，只对其中优先权最高的一个进行编码，所以允许同时输入两个以上的编码信号----------------------------------------------------------------------------4 : 8线—3线优先编码器74HC148输入端I1’、I5’同时有效时输出二进制数为A:101B:100C:001D:010您选择的答案: 正确答案：D知识点：优先编码器74HC148中的输入端I5’比I1’的优先权高，所以对I5’的信号进行编码，但74HC148输出的是反码----------------------------------------------------------------------------5 : 二—十进制编码器输出为A:三位二进制数B:BCD代码C:十进制数D:二十进制数您选择的答案: 正确答案： B知识点：二—十进制编码器是将10个输入信号分别编成10个BCD代码----------------------------------------------------------------------------6 : 译码器的逻辑功能是将A:输入的二进制代码译成对应输出的二进制代码B:输入的高、低电平译成对应输出的二进制代码C:输入的高、低电平译成对应输出的高、低电平D:输入的二进制代码译成对应输出的高、低电平您选择的答案: 正确答案：D知识点：译码是编码的反操作，译码器的逻辑功能是将每个输入的二进制代码译成对应的输出高、低电平信号----------------------------------------------------------------------------7 : 3线—8线译码器74HC138，当片选信号S1S2´S3´为（）时，芯片被选通A:010B:100C:001D:101您选择的答案: 正确答案： B知识点：74HC138的控制端S1=1，S2´+S3´=0时，译码器处于工作状态----------------------------------------------------------------------------8 : 3线—8线译码器74HC138，数据输入端A2A1A0为011时，输出A:Y3´为0B:Y3´为1C:Y4´为0D:Y4´为1您选择的答案: 正确答案： A知识点：011十进制为3----------------------------------------------------------------------------9 : 二—十进制译码器输入为（）A:BCD代码B:三位二进制数C:十进制数D:二十进制数您选择的答案: 正确答案： A知识点：二—十进制译码器的逻辑功能是将输入BCD码的10个代码译成10个高、低电平输出信号----------------------------------------------------------------------------10 : BCD—七段显示译码器7448当（）时，使本该显示的0熄灭A:灭零输入RB I’为0，且数据输入为0B:灭零输入RBI’为0C:灭零输入RBI’为1，且数据输入为0D:灭零输入RBI’为1您选择的答案: 正确答案： A知识点：灭零输入RBI’为0时，把不希望显示的零熄灭----------------------------------------------------------------------------11 : 数据选择器输入数据的位数m和输入地址的位数n之间的关系是A:m=nB:m=2nC:m=2nD:m与n无关系您选择的答案: 正确答案： C知识点：输入地址组成的二进制状态数与输入数据的位数相同----------------------------------------------------------------------------12 : 超前进位加法器74LS283当被加数A=1010，加数B=0101，低位进位Ci=1时，则求和的结果是A:S=1111，Co=1B:S=0000，Co=1C:S=1111，Co=0D:S=1111，Co=0您选择的答案: 正确答案： B知识点：将加数与被加数以及进位输入作二进制加法运算----------------------------------------------------------------------------13 : 下列说法正确的是A:加法器不可以设计成减法器B:用加法器可以设计任何组合逻辑电路C:用加法器不可以设计组合逻辑电路D:用加法器可以设计组合逻辑电路，但逻辑函数必须能化成两个数相加的形式您选择的答案: 正确答案：D知识点：如果要产生的逻辑函数能化成输入变量与输入变量或者输入变量与常量在数值上相加的形式，则可用加法器来设计这个逻辑函数----------------------------------------------------------------------------14 : 4位数值比较器74LS85三个扩展端不用时应按（）连接A:选项AB:选项BC:选项CD:选项D您选择的答案: 正确答案： B知识点：----------------------------------------------------------------------------15 : 两输入的与门在下列（）时可能产生竞争—冒险现象A:一个输入端为0，另一个端为1B:一个输入端发生变化，另一个端不变C:两个不相等的输入端同时向相反的逻辑电平跳变D:两个相等的输入端同时向相反的逻辑电平跳变您选择的答案: 正确答案： C知识点：门电路两个输入信号同时向相反的逻辑电平跳变的现象称为竞争----------------------------------------------------------------------------16 : 以下电路中，加以适当辅助门电路，（）适于实现单输出组合逻辑电路A:二进制译码器B:数据选择器C:数值比较器D:七段显示译码器您选择的答案: 正确答案： B知识点：数据选择器只有一个输出端，其余不是----------------------------------------------------------------------------17 : 若在编码器中有50个编码对象，则要求输出二进制代码位数为（）位A:5B:6C:10D:50您选择的答案: 正确答案： B知识点：编码对象的个数小于等于输出二进制代码位数的n次方。
数电习题解答_杨志忠_第四章练习题_部分
教材：数字电子技术基础（“十五”国家级规划教材） 杨志忠 卫桦林 郭顺华 编著高等教育出版社2009年7月第2版； 2010年1月 北京 第2次印刷；第四章 组合逻辑电路(部分练习题答案)练习题P172【4.1】、试分析图P4.1所示电路的逻辑功能。
解题思路：根据逻辑图依次写出函数表达式、化简表达式、列写真值表、分析逻辑功能。
（b ）、Y AB AB A B =+=:；（同或功能） 真值表略； 【4.2】、试分析图P4.2所示电路的逻辑功能。
解题思路：根据逻辑图依次写出函数表达式、化简表达式、列写真值表、分析逻辑功能。
（a ）、Y AB AB AB AB A B =⋅=+=⊕；（异或功能） 真值表略； 【4.3】、试分析图P4.3所示电路的逻辑功能。
解题思路：根据逻辑图从输入到输出逐级依次写出函数表达式、化简表达式、列写真值表、分析逻辑功能。
（a ）、()Y ABC A ABC B ABC C ABC A B C ABC ABC =⋅+⋅+⋅=⋅++=+； 真值表略； 【4.4】、试分析图P4.4所示电路的逻辑功能。
解题思路：根据逻辑图从输入到输出逐级依次写出函数表达式、化简表达式、列写真值表、分析逻辑功能。
解：12 Y A B C Y AB A B C AB A B C =⊕⊕=⋅⊕⋅=+⊕⋅；该逻辑电路实现一位全加运算。
Y1表示本位和数，Y2是进位输出。
mi A B C Y1 Y2 0 0 0 0 0 0 1 0 0 1 1 02 0 1 0 1 03 0 1 1 0 14 1 0 0 1 05 1 0 1 0 16 1 1 0 0 17 1 1 1 1 1【4.6】、写出图P4.6所示电路的逻辑函数表达式，并且把它化成最简与或表达式。
解题思路：变量译码器实现逻辑函数是把逻辑变量输入译码器地址码，译码器输出i i m Y =，再用与非门（输出低电平有效）变换就可以得到所需的逻辑函数，输出函数具有下列的表达形式：(,,)0356m(0,3,5,6)A B C F Y Y Y Y ==∑。
数字电子技术习题答案
习题答案第一章数制和码制1．数字信号和模拟信号各有什么特点?答：模拟信号——量值的大小随时间变化是连续的。
数字信号——量值的大小随时间变化是离散的、突变的（存在一个最小数量单位△）。
2．在数字系统中为什么要采用二进制?它有何优点?答：简单、状态数少，可以用二极管、三极管的开关状态来对应二进制的两个数。
3.二进制：0、1；四进制：0、1、2、3；八进制：0、1、2、3、4、5、6、7；十六进制：0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F。
4.(30.25)10=( 11110.01)2=( 1E.4)16。
(3AB6)16=( 0011101010110110)2=(35266)8。
(136.27)10=( 10001000.0100)2=( 88.4)16。
5.B E6.ABCD7.(432.B7)16=( 010*********. 10110111)2=(2062. 556)8。
8.二进制数的1和0代表一个事物的两种不同逻辑状态。
9.在二进制数的前面增加一位符号位。
符号位为0表示正数；符号位为1表示负数。
这种表示法称为原码。
10.正数的反码与原码相同，负数的反码即为它的正数原码连同符号位按位取反。
11.正数的补码与原码相同，负数的补码即为它的反码在最低位加1形成。
12.在二进制数的前面增加一位符号位。
符号位为0表示正数；符号位为1表示负数。
正数的反码、补码与原码相同，负数的反码即为它的正数原码连同符号位按位取反。
负数的补码即为它的反码在最低位加1形成。
补码再补是原码。
13.A:(+1011)2的反码、补码与原码均相同：01011；B: (-1101)2的原码为11101，反码为10010，补码为10011.14.A: (111011)2 的符号位为1，该数为负数，反码为100100，补码为100101. B: (001010)2 的符号位为0，该数为正，故反码、补码与原码均相同：001010.15.两个用补码表示的二进制数相加时，和的符号位是将两个加数的符号位和来自最高有效数字位的进位相加，舍弃产生的进位得到的结果就是和的符号。
习题答案(数电)
西安工程大学
数字电子技术基础
Q 23. 已知 D 触发器各输入端的波形如图所示，试画出 Q 、 触发器各输入端的波形如图所示， 端的波形。 端的波形。
答案： 答案：
西示为边沿 触发器构成的电路图，设触发器的初状态 如图所示为边沿D触发器构成的电路图 触发器构成的电路图， Q1Q0=00，确定 0 及Q1在时钟脉冲作用下的波形。 在时钟脉冲作用下的波形。 ，确定Q 答案： 答案： 因为 D0 = Q1
17. 试用 试用74161构成九进制计数器。（可采用异步清零法或 构成九进制计数器。（ 构成九进制计数器。（可采用异步清零法或 同步预置数法） 同步预置数法） 异步清零法 同步预置数法
答案： 答案：
西安工程大学
数字电子技术基础 17.由或非门组成的触发器和输入端信号如图所示，设触发器 由或非门组成的触发器和输入端信号如图所示， 由或非门组成的触发器和输入端信号如图所示 的初始状态为1，画出输出端Q的波形 的波形。 的初始状态为 ，画出输出端 的波形。 答案： 答案：
西安工程大学
数字电子技术基础 列状态转换表 画状态转换图和时序波形图
由状态图可以看出， 由状态图可以看出， 当输入X 当输入 ＝0时，状态变化为： 00→01→10→11→00→… 时 状态变化为： 当X＝1时，状态变化为： 00→11→10→01→00→… ＝ 时 状态变化为： 可见，该电路既具有递增计数功能，又具有递减计数功能， 可见，该电路既具有递增计数功能，又具有递减计数功能， 是一个2位二进制同步可逆计数器 位二进制同步可逆计数器。 是一个 位二进制同步可逆计数器。 西安工程大学
数字电子技术基础 令A2=E A1=F A0=G 则
′ ′ Y0′ ~ Y7′ → m0 ~ m7
数字电子技术基础-课后习题答案第4章组合逻辑电路
第四章习题答案4-1(a)100A A F ⊕=,211A A F ⊕=,322A A F ⊕=,33A F =(b) 000B A C =,011111)()(C B A B A C ⊕+=,000B A S ⊕=,0111)(C B A S ⊕⊕= (c) B A AB F +=（同或）(d) B A AC F +=1,B A BC F +=2,C A BC F+=3, 4-2，F ，F ，F∑=)9,8,7,6,5(3m F ，∑=)9,4(2m F ，∑=)8,7,3,2(1m F ，∑=)8,6,3,1(0m F卡诺图化简D F =3,AD D C B F +=2,D A C B CD F ++=1,D B A D A F +=0，F ，F ，F∑=)9,8,7,6,5(3m Y ，∑=)9,4,3,2,1(2m Y ， ∑=)8,7,4,3,0(1m Y ，∑=)8,6,4,2,0(0m Y用4-16线译码器实现987653F F F F F Y =,943212F F F F F Y =,874301F F F F F Y =,864200F F F F F Y =4-3将四片138译码器级联，ST 接高电平，ST 接低电平，ST 由译码控制3442A A ST =,3432A A ST =,3432A A ST =,3432A A ST =4-4113471347(1,3,4,7)F m m m m m F F F F ===∑ 2046046(0,4,6)F m m m m F F F ===∑4-51）一片8选1，输入A 、B 、C 分别接8选1的地址A 2,A 1,A 00,,1,17563420========D D D D D D D D D D2）两片8选1，输入A 、B 、C ，D 分别接4选1的地址012,,,A A A E1,01413121197651151084320================D D D D D D D D D D D D D D D D4-6A S SB A S S B A S S AB S S F 01010101)()(+⊕+++= A S S B A S S B A S S B S S A S S AB S S F 010*********+++++=将A S S ,,01分别接8选1的地址012,,A A A ，则输入端分别是0,1,,70635421========D D D D B D B D D D4-71) 输入A,B,C,D 分别接加法器的A 3,A 2,A 1,A 0, 加法器的B 3B 2B 1B 0=0011,CI=0 2) 输入A,B,C,D 分别接加法器的A 3,A 2,A 1,A 0, 加法器的B 3B 2B 1B 0=1101,CI=04-8假设四位被加数为ABCD ，加数为EFGH 输入A,B,C,D 分别接加法器的A 3,A 2,A 1,A 0, 加法器的B 3,B 2,B 1,B 0如下：M CI M H B M G B M F B M E B =⊕=⊕=⊕=⊕=,,,,01234-9真值表∑=)15,14,13,11,7(m F1)8选1数据选择器，将B A M ,,分别接8选1的地址012,,A A A ，则输入端分别是0,1,42107653========D D D D D C D D D2)用3-8译码器151413117151413117F F F F F m m m m m F ==4-10设三个开关分别为A,B,C ，开关的关闭为1，打开为0；灯的输出为F ，灯的亮为1，灭为0真值表C B A F =输入ABCD 分别接4-16译码器的地址段A 3,A 2,A 1,A 0 1) a 端：0158421=====D D D D D , 其余数据端接1 2) b 端：所有数据端均接1，1150=D D3) c 端：012109653======D D D D D D ,其余数据端接1 4) d 端：0158421=====D D D D D ,其余数据端接15) e 端：01514131187421=========D D D D D D D D D ,其余数据端接1 6) f 端：1150==D D ,其余数据端接07) g 端：08421====D D D D ,其余数据端接1设输出灯亮为1，灭为0真值表如下：1)4-16输入ABCD 分别接4-16译码器的地址段A 3,A 2,A 1,A 0（1) F 1端：143210=====D D D D D , 其余数据端接0 （2) F 2端：198765=====D D D D D , 其余数据端接0 （3) F3端：1151413121110======D D D D D D , 其余数据端接0 2）4位数据比较器实现用两片数据选择器，输入端ABCD 分别接两个比较器的A 3A 2A 1A 0,第一片比较器的B 3B 2B 1B 0=0101，第二片的B 3B 2B 1B 0=1001，两片的级联端0,1===<>=B A B A B A I I I ，则:B A I F <=11，B A I F >=23，212F F F =用4-16输入A 1A 0B 1B 0分别接4-16译码器的地址段A 3,A 2,A 1,A 0 （1) F 0端：1151375====D D D D , 其余数据端接0（2) F 1端：1141311976======D D D D D D , 其余数据端接0 （3) F 2端：1141110===D D D , 其余数据端接0 （4) F 3端：115=D , 其余数据端接04-141）只要把两片的B A I =直接相连就可以判断三个输入数据是否相等，假定输入为ABCD 四门课程，及格为1，不及格为0；输出F 为能否毕业，能够毕业为1，不能毕业为0。
数字电子技术基础第四章习题及参考答案
数字电子技术基础第四章习题及参考答案第四章习题1．分析图4-1中所示的同步时序逻辑电路，要求：（1）写出驱动方程、输出方程、状态方程；（2）画出状态转换图，并说出电路功能。
CPY图4-12．由D触发器组成的时序逻辑电路如图4-2所示，在图中所示的CP脉冲及D作用下，画出Q0、Q1的波形。
设触发器的初始状态为Q0=0，Q1=0。
D图4-23．试分析图4-3所示同步时序逻辑电路，要求：写出驱动方程、状态方程，列出状态真值表，画出状态图。
CP图4-34．一同步时序逻辑电路如图4-4所示，设各触发器的起始状态均为0态。
（1）作出电路的状态转换表；（2）画出电路的状态图；（3）画出CP作用下Q0、Q1、Q2的波形图；（4）说明电路的逻辑功能。
图4-45．试画出如图4-5所示电路在CP波形作用下的输出波形Q1及Q0，并说明它的功能（假设初态Q0Q1=00）。
CPQ1Q0CP图4-56．分析如图4-6所示同步时序逻辑电路的功能，写出分析过程。
Y图4-67．分析图4-7所示电路的逻辑功能。
（1）写出驱动方程、状态方程；（2）作出状态转移表、状态转移图；（3）指出电路的逻辑功能，并说明能否自启动；（4）画出在时钟作用下的各触发器输出波形。
CP图4-78．时序逻辑电路分析。
电路如图4-8所示：（1）列出方程式、状态表；（2）画出状态图、时序图。
并说明电路的功能。
1C图4-89．试分析图4-9下面时序逻辑电路：（1）写出该电路的驱动方程，状态方程和输出方程；（2）画出Q1Q0的状态转换图；（3）根据状态图分析其功能；1B图4-910.分析如图4-10所示同步时序逻辑电路，具体要求：写出它的激励方程组、状态方程组和输出方程，画出状态图并描述功能。
1Z图4-1011．已知某同步时序逻辑电路如图4-11所示，试：（1）分析电路的状态转移图，并要求给出详细分析过程。
（2）电路逻辑功能是什么，能否自启动？（3）若计数脉冲f CP频率等于700Hz，从Q2端输出时的脉冲频率是多少?CP图4-1112．分析图4-12所示同步时序逻辑电路，写出它的激励方程组、状态方程组，并画出状态转换图。
第4章 组合逻辑电路 课后答案
第4章[题4.1]．分析图P4.1电路的逻辑功能，写出输出的逻辑函数式，列出真值表，说明电路逻辑功能的特点。
图P4.1B YAP 56P P =图P4.2解：（1）逻辑表达式()()()5623442344232323232323Y P P P P P CP P P P CP P P C CP P P P C C P P P P C P PC ===+=+=++=+ 2311P P BP AP BABAAB AB AB ===+()()()2323Y P P C P P CAB AB C AB ABC AB AB C AB AB CABC ABC ABC ABC=+=+++=+++=+++（2）真值表（3）功能从真值表看出，这是一个三变量的奇偶检测电路，当输入变量中有偶数个1和全为0时，Y =1，否则Y=0。
[题4.3] 分析图P4.3电路的逻辑功能，写出Y 1、、Y 2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。
图P4.3B1Y 2[解]解： 2Y AB BC AC =++12Y ABC A B C Y ABC A B C AB BC AC ABC ABC ABC ABC =+++=+++++=+++（）（））B 、C 为加数、被加数和低位的进位，Y 1为“和”，Y 2为“进位”。
[题4.4] 图P4.4是对十进制数9求补的集成电路CC14561的逻辑图，写出当COMP=1、Z=0、和COMP=0、Z=0时，Y 1～Y 4的逻辑式，列出真值表。
图P4.4[解]（1）COMP=1、Z=0时，TG 1、TG 3、TG 5导通，TG 2、TG 4、TG 6关断。
3232211 , ,A A Y A Y A Y ⊕===， 4324A A A Y ++=（2）COMP=0、Z=0时，Y 1=A 1， Y 2=A 2， Y 3=A 3， Y 4=A 4。
COMP =0、Z=0的真值表从略。
[题4.5] 用与非门设计四变量的多数表决电路。
数字电子技术第4章_组合逻辑电路习题解答
习题4.1写出图所示电路的逻辑表达式，并说明电路实现哪种逻辑门的功能。
习题 4.1图解：BAB A B A B A B A F 该电路实现异或门的功能4.2分析图所示电路，写出输出函数F 。
习题4.2图解：BA B B B A F )(4.3已知图示电路及输入A 、B 的波形，试画出相应的输出波形F ，不计门的延迟．习题 4.3图解：BA B A B A AB B AB A AB B AB A F ???????4.4由与非门构成的某表决电路如图所示。
其中A 、B 、C 、D 表示4个人，L=1时表示决议通过。
（1）试分析电路，说明决议通过的情况有几种。
（2）分析A 、B 、C 、D 四个人中，谁的权利最大。
习题 4.4图解：（1）ABDBCCDABD BC CD L ??（2）ABCD L ABCD L 0000 0001 00100 0 01000 1001 10100 0 0BAC && &&D LBA =1=1=1FFA BFB A0011 0100 0101 0110 01111 0 0 1 11011 1100 1101 1110 11111 0 1 1 1(3)根据真值表可知，四个人当中C 的权利最大。
4.5分析图所示逻辑电路，已知S 1﹑S 0为功能控制输入，A ﹑B 为输入信号，L 为输出，求电路所具有的功能。
习题 4.5图解：（1）01111)(S S BS AS S B S AL ?(2)S 1S 0L00 01 10 11A+BBA ABAB4.6试分析图所示电路的逻辑功能。
习题 4.6图解：（1）ABCC B A F )( ABS 1S 0L=1=1&=1&&& &&FA B C(2)电路逻辑功能为：“判输入ABC 是否相同”电路。
4.7已知某组合电路的输入A 、B 、C 和输出F 的波形如下图所示，试写出F 的最简与或表达式。
数字电子技术第4章组合逻辑电路习题解答
001
0 10
0 11
1 0 0
1 0 1
1 1 0
1 1 1
0
1
1
0
1
0
0
1
（2）由真值表得到逻辑函数表达式为：
(3)画出逻辑电路图
4.10、试设计一个8421BCD码的检码电路。要求当输入量DCBA≤4，或≥8时，电路输出L为高电平，否则为低电平。用与非门设计该电路。
解：（1）根据题意列出真值表为：
100
101
110
111
0
1
1
1
1
1
1
0
(2)
电路逻辑功能为：“判输入ABC是否相同”电路。
4.7已知某组合电路的输入A、B、C和输出F的波形如下图所示，试写出F的最简与或表达式。
习题4.7图
解：（1）根据波形图得到真值表：
ABC
F
000
001
010
011
100
101
110
111
1
0
0
1
0
0
1
0
(2)由真值表得到逻辑表达式为
（1）试分析电路，说明决议通过的情况有几种。
（2）分析A、B、C、D四个人中，谁的权利最大。
习题4.4图
解：（1）
（2）
ABCD
L
ABCD
L
0000
0001
0010
0011
0100
0101
0110
0111
0
0
0
1
0
0
1
1
1000
1001
1010
1011
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
习题4.1写出图所示电路的逻辑表达式，并说明电路实现哪种逻辑门的功能。
习题4.1图解：B A B A B A B A B A F ⊕=+=+= 该电路实现异或门的功能4.2分析图所示电路，写出输出函数F 。
习题4.2图 解：[]B A B BB A F ⊕=⊕⊕⊕=)(4.3已知图示电路及输入A 、B 的波形，试画出相应的输出波形F ，不计门的延迟．图解：B A B A B A AB B AB A AB B AB A F ⊕=•=•••=•••=4.4由与非门构成的某表决电路如图所示。
其中A 、B 、C 、D 表示4个人，L=1时表示决议通过。
（1） 试分析电路，说明决议通过的情况有几种。
（2） 分析A 、B 、C 、D 四个人中，谁的权利最大。
解：（1）ABD BC CD ABD BC CD L ++=••= （2）L B A =1 =1 =1FF B A(3)根据真值表可知，四个人当中C 的权利最大。
4.5分析图所示逻辑电路，已知S 1﹑S 0为功能控制输入，A ﹑B 为输入信号，L 为输出，求电路所具有的功能。
习题4.5图解：（1）011011)(S S B S A S S B S A L ⊕⊕+⊕=⊕⊕•⊕= (2)4.6试分析图所示电路的逻辑功能。
习题4.6图解：（1）ABC C B A F )(++=10(2)电路逻辑功能为：“判输入ABC 是否相同”电路。
4.7已知某组合电路的输入A 、B 、C 和输出F 的波形如下图所示，试写出F 的最简与或表达式。
习题4.7图 解：（1）根据波形图得到真值表：C AB BC A C B A F ++=4.8、设∑=)14,12,10,9,8,4,2(),,,(m D C B A F ，要求用最简单的方法，实现的电路最简单。
1）用与非门实现。
2）用或非门实现。
3) 用与或非门实现。
FCB A解：（1）将逻辑函数化成最简与或式并转换成最简与非式。
CB A DC BD A D C B C B A D C B D A D C B C B A D C B D A D C B F •••=+++=+++=根据最简与非式画出用与非门实现的最简逻辑电路：电路略。
(2 ）由上述卡偌图还可得到最简或与表达式：DB C B A C B A D C D B C B A C B A D C F +++++++++=++++++=))()()((即可用或非门实现。
（3） 由上步可继续做变换：BD BC A C B A CD F +++=根据最简与或非式画出用与或非门实现的最简逻辑电路。
（图略）4.9、设计一个由三个输入端、一个输出端组成的判奇电路，其逻辑功能为：当奇数个输入信号为高电平时，输出为高电平，否则为低电平。
要求画出真值表和电路图。
解：（1）根据题意，设输入逻辑变量为A 、B 、C ，输出逻辑变量为F ，列出真值表为：（2）由真值表得到逻辑函数表达式为：C B A ABC C B A C B A C B A F ⊕⊕=+++=F(3)画出逻辑电路图4.10、试设计一个8421BCD 码的检码电路。
要求当输入量DCBA ≤4，或≥8时，电路输出L 为高电平，否则为低电平。
用与非门设计该电路。
解：（1）根据题意列出真值表为：（2）由真值表可得到输出逻辑函数表达式为：)15,14,13,12,11,10()9,8,4,3,2,1,0()(0123m m D D D D L ∑+∑=(3)将输出逻辑函数表达式化简并转换为与非与非式为：0120120123)(D D D D D D D D D D L •=+=(4)画出逻辑电路图4.11、一个组合逻辑电路有两个功能选择输入信号C 1、C 0，A 、B 作为其两个输入变量，F 为电路的输出。
当C 1C 0取不同组合时，电路实现如下功能：1．C 1C 0=00时，F=A 2．C 1C 0=01时，F= A ⊕B 3．C 1C 0=10时，F=AB 4．C 1C 0=11时，F=A+B试用门电路设计符合上述要求的逻辑电路。
解：（1）根据题意，列出真值表(2)由真值表列出逻辑函数表达式为：B AC AB C B A C A C C m B A C C F 0100101)15,14,13,11,6,5,3,2(),,,(+++=∑=(3)根据逻辑函数表达式画出逻辑电路图。
B A =1 =1C FD L4.12、用红、黄、绿三个指示灯表示三台设备的工作情况：绿灯亮表示全部正常；红灯亮表示有一台不正常；黄灯亮表示两台不正常；红、黄灯全亮表示三台都不正常。
列出控制电路真值表，并选用合适的集成电路来实现。
解：（1）根据题意，列出真值表由题意可知，令输入为A 、B 、C 表示三台设备的工作情况，“1”表示正常，“0”表示不正常，令输出为R ，Y ，G 表示红、黄、绿三个批示灯的 状态，“1”表示亮，“0”表示灭。
F(2)由真值表列出逻辑函数表达式为：∑=)6,5,3,0(),,(m C B A R ∑=)4,2,1,0(),,(m C B A Y7),,(m C B A G =(3)根据逻辑函数表达式,选用译码器和与非门实现，画出逻辑电路图。
4.13、 8-3线优先编码器74LS148在下列输入情况下，确定芯片输出端的状态。
（1） 6=0，3=0，其余为1； （2） EI=0，6=0，其余为1；（3） EI=0，6=0，7=0，其余为1； （4） EI=0，0~7全为0； （5） EI=0，0~7全为1。
解：（1）74LS148在输入6=0，3=0，其余为1时，输出所有端均为1。
（2）74LS148在输入EI=0，6=0，其余为1时，输出A 2 A 1 A 0 =001，CS=0，EO=1。
（3）74LS148在输入EI=0，6=0，7=0，其余为1时，输出A 2 A 1 A 0 =000，CS=0，EO=1。
（4）74LS148在输入EI=0，0~7全为0时，输出A 2 A 1 A 0 =000，CS=0，EO=1。
（5）74LS148在输入EI=0，0~7全为1时，输出A 2 A 1 A 0 =111，CS=1，EO=0。
4.14、试用8-3线优先编码器74LS148连成32-5线的优先编码器。
解：A B CR Y G 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 1 0 0 1 0 0 1 0 1 0 0 0 1 0 1 0 0 1 0 0 0 0 14.15、4-16线译码器74LS154接成如习题4.15图所示电路。
图中S 0、S 1为选通输入端，芯片译码时，S 0、S 1同时为0，芯片才被选通，实现译码操作。
芯片输出端为低电平有效。
（1） 写出电路的输出函数F 1(A,B,C,D)和F 2(A,B,C,D)的表达式，当ABCD 为何种取值时，函数F 1=F 2=1；（2） 若要用74LS154芯片实现两个二位二进制数A 1A 0，B 1B 0的大小比较电路，即A ＞B 时，F 1=1；A ＜B 时，F 2=1。
试画出其接线图。
习题4.15图 解：（1）∑=)14,13,9,7,4,0(),,,(1m D C B A F∑=)15,13,9,8,7,5(),,,(2m D C B A F当ABCD=0111或ABCD=1001或ABCD=1101时，F 1=F 2=1。
（2）由题意得到真值表如下：Y 0Y 1Y 2Y 3Y 4Y 5Y 6Y 7Y 8Y 9Y 10Y 11Y 12Y 13Y 14Y 15&& S 1 S 0 F 1 A 3 A 2 A 1 A 0 F 2A 1A 0B 1B 0 F 1 F 2 A 1A 0B 1B 0 F 1 F 2 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 10 0 0 1 0 1 0 1 1 0 0 0 0 1 0 11 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 11 0 1 0 0 0 0 1 1 0 1 0 1 0 0 0∑=)14,13,12,9,8,4(),,,(1m D C B A F ∑=)11,7,6,3,2,1(),,,(2m D C B A F画出逻辑电路图为：4、16用74LS138译码器构成如习题4.16图所示电路，写出输出F 的逻辑表达式，列出真值表并说明电路功能。
习题4.16图解：(1)由题可得逻辑函数表达式为：∑=)7,421(),,(，，m C B A F（2）列出真值表如下：电路的逻辑功能为：奇偶判别电路。
4、17试用74LS138译码器和最少的与非门实现逻辑函数1）∑=)7,6,2,0(C)B,(A,F 1m2）F 2(A,B,C)=A ⊙B ⊙C 解：（1）（2）F 2(A,B,C)=A ⊙B ⊙C ∑=+++=⊕+⊕=)7,4,2,1()()(m C B A C B A ABC C B A C B A C B A4.18、试用3线-8线译码器74LS138设计一个能对32个地址进行译码的译码器。
解：用3线-8线译码器74LS138设计一个能对32个地址进行译码的译码器如图所示。
A B C F0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 011114.19、已知8421BCD 可用7段译码器，驱动日字LED 管，显示出十进制数字。
指出下列变换解：第二行4的显示是正确的。
4.20、已知某仪器面板有10只LED 构成的条式显示器。
它受8421BCD 码驱动，经译码而点亮，如图所示。
当输入DCBA=0111时，试说明该条式显示器点亮的情况。
习题4.20图10 10Y 24～Y 31 A Y 8～Y 15 A解：由图可知，发光二极管0~7均为亮的，8、9为熄灭的。
当输入DCBA=0101时 发光二极管0~5均为亮的，6～9为熄灭的。
依次类推。
4.21、74LS138芯片构成的数据分配器电路和脉冲分配器电路如习题4.21图所示。
（1） 图(a)电路中，数据从G 1端输入，分配器的输出端得到的是什么信号。
（2） 图(b)电路中，G 2A 端加脉冲，芯片的输出端应得到什么信号。
（a ） (b)习题4.21图解：图(a)电路中，数据从G 1端输入，分配器的输出端得到的是G 1信号的非。
图(b)电路中，G 2A 端加脉冲，芯片的输出端应得到的是G 2A 的分配信号。
4.22、 用8选1数据选择器74LS151构成如习题4.22图所示电路，（1）写出输出F 的逻辑表达式，（2）用与非门实现该电路；（3）用译码器74LS138和与非门实现该电路。