组合逻辑电路 加法器

先求Si和Ci。为此，合并值为0的最小项。
AiBi
Ci-1
00 01 11 10
00 1 0 1
11 0 1 0
Si 的卡诺图
AiBi
Ci-1
00 01 11 10
00 0 1 0
10 1 1 1
Ci 的卡诺图
S i A iB iC i 1 A iB iC i 1 A iB iC i 1 A iB iC i 1C iA iB iA iC i 1B iC i 1
CI
A3 B3
CI
A2 B2
CI
A1 B1
CI
A0 B0 C0-1
特点：进位信号是由低位向高位逐级传递的，速度不高。
2、并行进位加法器（超前进位加法器）
进位生成项 Gi AiBi 进位传递条件 Pi Ai Bi
进位表达式 C i A iB i ( A i B i) C i 1 G i P i C i 1
Ai
1
&
Bi
1
C i-1
1
≥1
Si
&
≥1
Ci
加法器
实现多位二进制数相加的电路称为加法器。
1、串行进位加法器
构成：把n位全加器串联起来，低位全加器的进位输出连接 到相邻的高位全加器的进位输入。
C3 S3
C2 S2
C1 S1
C0 S0
CO ∑
CI CI
CO ∑
CI CI
CO ∑
CI CI
CO ∑
CI CI
和表达式 S i A i B i C i 1 P i C i 1
S0 P0 C01 C0 G0 P0C01 S1 P1 C0
4位超前进位加 法器递推公式
C1 G1 P1C0 G1 P1G0 P1P0C01
CS22
P2 C1 G2 P2C1
G2
P2G1
P2P1G0
P2P1P0C01
加法器
半加器和全加器
1、半加器
能对两个1位二进制数进行相加而求得和及进位的逻辑 电路称为半加器.
半加器真值表
本位 A i 的和 B i
=1
Si
Ai Bi Si Ci
加数
00 01 10
0 0 向高
1
0
位的 进位
10
&
Ci
半加器电路图
11
01
Ai
∑
Si
Si AiBi AiBi Ai Bi B i
CO
&
&
=1
S3
&
&
≥1
C3 &
超集 前成 进二 位进 加制 法4 器位
VCC B2 A2 S2 B3 A3 S3 C3
VDDB3C3 S3 S2 S1 S0 C0-1
16 15 14 13 12 11 10 9 74LS283
12345678
16 15 14 13 12 11 10 9 4008
12345678
C i m 3 m 5 A iB i A iB iC i 1 A iB iC i 1 A iB i ( A iB i A iB i) C i 1 A iB ( A i B i) C i 1 A iB i
Ai
=1
Bi
Ci-1
Ai
Si
=1
Si
Bi Ci-1
FA
Ci
&
(b) 曾用符号
&
&
Ci
S2 S1 S0 C0-1
B3 B2 B1 B0
=1 =1 =1 =1
BCD 码
0011
BCD码+0011=余3码
被加数/被减数
加数/减数 加减控制
C0-1＝0时，B0=B，电路 执行A+B运算；当C0-1＝1 时，B1=B，电路执行A －B=A+B运算。
再取反，得：
S i S i A iB iC i 1 A iB iC i 1 A iB iC i 1 A iB iC i 1 C iC iA iB iA iC i 1B iC i 1
S i A iB iC i 1 A iB iC i 1 A iB iC i 1 A iB iC i 1
C iA iBiA iC i1BiC i1
S1 B1 A1 S0 B0 A0 C0-1 GND TTL加法器74LS283 引脚图
A3 B2 A2 B1 A1 B0 A0 VSS CMOS加法器4008 引脚图
加法器的级连
S15S14S13S12
S11S10S9 S8
S7 S6 S5 S4
S3 S2 S1 S0
C15
C11
C7
C3
C0-1
4位加法器 4位加法器 4位加法器 4位加法器
Ci
Ci AiBi
半加器符号
2、全加器
能对两个1位二进制数进行相加并考虑低位来的进位，即相当 于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。
A i B i C i-1 000 001 010
Si Ci 00 10 10
AiBi Ci-1
0
1
00 01 11 10 0 101 1 010
A15~A12B15~B12 A11~A8 B11~B8 A7~A4 B7~B4 A3~A0 B3~B0
加法器的应用
1、8421 BCD码转换为余3码 2、二进制并行加法/减法器
余 3码
S3 S2 S1 S0
C3
C 0 -1
A 3 A2 A1 A0 B3 B2 B1 B0
S3 C3 A3 A2 A1 A0
S3 P3 C2 C3 G3 P3C2 G3 P3G2 P3P2G1 P3P2P1G0 P3P2P1P0C01
C0-1
A0
P0
B0
=1
G0 &
A1
P1
B1
=1
& G1
A2
P2
B2
=1
& G2
A3
P3
B3
=1
G3 &
超前进位发生器
=1
S0
&
≥1 C0
&
C1
≥1
=1
&
S1
&
&
≥1 C2
=1 S2
Ci m3m5AiBi (Ai Bi)Ci1AiBi
全加器的逻辑图和逻辑符号
S i m 1 m 2 m 4 m 7A iB iC i 1A iB iC i 1A iB iC i 1A iB iC i 1 A i(B iC i 1 B iC i 1 )A i(B iC i 1 B iC i 1 )A i(B i C i 1 )A i(B i C i 1 ) A i B i C i 1
Si 的卡诺图
011 100 101 110
0 1 S i m 1 m 2 m 4 m 7 A i B i C i 1
10
01
AiBi
Ci-1
00 01 11 10
01来自百度文库
00 0 1 0
111
11
10 1 1 1
Ci 的卡诺图
Ai、Bi：加数， Ci-1：低位
来的进位，Si：本位的和， Ci：向高位的进位。
Ai Bi
Ci-1
∑
CI CO
Si Ci
(a) 逻辑图
(c) 国标符号
用与门和或门实现
S i A iB iC i 1 A iB iC i 1 A iB iC i 1 A iB iC i 1
C iA iB iA iC i 1B iC i 1
Si
Ci
&
&
&&&&
&&&
1
1
1
Ai
Bi
Ci-1
用与或非门实现