半导体制程概论chapter3

合集下载

半导体制程简介PPT课件讲义教材

蒸
高温电弧炉还原
无水氯化氢
馏
纯
化
3-7cm块状硅块 (99.9…9%)
多晶硅棒
SiHCl3
敲碎
氢气还原及CVD法
单晶生长技术
◆ 柴氏长晶法 : 82.4% ◆ 磊晶法 : 14.0% ◆ 浮融带长晶法 : 3.3% ◆ 其它 : 0.2%
(1993年市场占有率)
长晶程序(柴式长晶法)
硅金属及掺杂质的融化颈部 (Meltdown)
半导体制程简介
半导体制造流程
Front-End 晶圆制造晶圆针测
Back-End
封装
测试
晶粒(Die)
成品
半导体制程分类
◆ I. 晶圆制造 ◆ II.晶圆处理 ◆ III.晶圆针测 ◆ IV.半导体构装 ◆ V.半导体测试
I.晶圆制造
晶圆制造流程
晶圆材料
多晶硅原料制造
单晶生长
晶圆成形
(C)
已显影光阻 (E)
薄膜
二氧化硅
晶圆
显影
(D)
(F)
晶圆蚀刻
晶圆离子植入
参杂物
晶圆去除光阻
IC制程简图(三)
(G)
金属层
(I)
晶圆
金属沉积
(H)
(J)
晶圆微影制程
晶圆金属蚀刻
晶圆去除光阻
III.晶圆针测
晶圆针测示意图
探针卡针测机
晶圆针测流程图
晶圆生产 Wafer processing
◆ 晶棒黏着 ◆ 切片 ◆ 晶圆清洗 ◆ 规格检验
内径切割机
晶边圆磨（Edge contouring）
◆ 目的
防止晶圆边缘碎裂防止热应力之集中增加光阻层在边缘之平坦度

半导体制程简=PPT课件

– 例如：硅、硅化物、金属导线等等。
– 另外，在去除光阻止后，通常还需要有一步清洗，以保证晶园表面的洁净度。
-
30
2.7 金属蚀刻
• Metal Etch
– 金属蚀刻用于制作芯片中的金属导线。 – 导线的形状由Photo制作出来。 – 这部分工作也使用等离子体完成。
-
31
2.8 薄膜生长
– Develop & Bake
• 曝光完毕之后，晶园送回Track进行显影，洗掉被曝过光的光阻。
• 然后再进行烘烤，使没有被洗掉的光阻变得比较坚硬而不至于在下一步蚀刻的时候被破坏掉。
-
24
2.4 酸蚀刻
• Acid Etch
– 将没有被光阻覆盖的薄膜腐蚀掉，是酸蚀刻的主要任务。
– 蚀刻完毕之后，再将光阻洗去。
• 一般而言通常使用正光阻。只有少数层次采用负光阻。
-
20
• 曝光
– Exposure
• 曝光动作的目的是将光罩上的图形传送到晶园上。 • 0.13um，0.18um就是这样做出来的。 • 曝光所采用的机台有两种：Stepper和Scanner。
-
21
• 左图是当今市场占有率最高的ASML 曝光机。
半导体制程简介
——芯片是如何制作出来的
-
1
基本过程
• 晶园制作 – Wafer Creation
• 芯片制作 – Chip Creation
• 后封装 – Chip Packaging
-
2
第1部分晶园制作
-
3
1.1 多晶生成
• Poly Silicon Creation 1
– 目前半导体制程所使用的主要原料就是晶园 (Wafer)，它的主要成分为硅(Si)。

第三章半导体制造工艺简介ppt课件

❖ （3〕掺杂工艺：包括扩散工艺和离子注入工艺。
3 工艺流程
❖ 以上工艺重复、组合使用，就形成集成电路的完整制造工艺。
❖ 光刻掩模版〔mask）：版图完成后要交付给代工厂，将版图图形转移到晶圆上，就需要经过一个重要的中间环节——制版，即制造一套分层的光刻掩膜版。
3 工艺流程
❖ 制版——光刻掩膜版就是讲电路版图的各个层分别转移到一种涂有感光材料的优质玻璃上，为将来再转移到晶圆做准备，这就是制版。
扩散和离子注入的对比
离子注入
注入损伤
❖ 注入损伤：带有能量的离子进入半导体衬底，经过碰撞和损失能量，最后停留下来。
❖ 电子碰撞：电子激发或新的电子空穴对产生 ❖ 原子核碰撞：使原子碰撞，离开晶格，形成
损伤，也称晶格无序
晶格无序
退火
❖ 由于离子注入所造成的损伤区及无序团，使迁移率和寿命等半导体参数受到严重影响。
化学气相淀积
❖ CVD技术具有淀积温度低、薄膜成分和厚度易于控制、均匀性和重复性好、台阶覆盖优良、适用范围广、设备简单等一系列优点。利用CVD方法几乎可以淀积集成电路工艺中所需要的各种薄膜，例如掺杂或不掺杂的 sio2 、多晶硅、非晶硅、氮化硅、金属(钨、钼)等。
❖ 作用：外延层，二氧化硅膜，多晶硅膜，氮化硅膜
3.2 工艺流程
❖ 材料制备
1 制造工艺简介
❖ （a〕n型硅晶片原材料〔b〕氧化后的晶片
1 制造工艺简介
❖ （c〕涂敷光刻胶〔d〕光刻胶通过掩膜版曝光
1 制造工艺简介
❖ （a〕显影后的晶片〔b〕SiO2去除后的晶片 ❖ 氧化工艺
1 制造工艺简介
❖ （c〕光刻工艺处理后的晶片 ❖ （d〕扩散或离子注入形成PN结 ❖ 光刻和刻蚀工艺；扩散和离子注入工艺

复旦半导体工艺教材Chapter-3

Electrical isolation needed between devices and has significant effect on IC integration density and CMOS performance
➢ Local Oxidation of Silicon (LOCOS) ➢ Modified LOCOS ➢ Non-LOCOS isolation
III. Basic structure and advantage of CMOS
CMOS inverter—basic element of CMOS IC
VI
NMOS PMOS VO
IDD
VI<VTN
Off
On
VDD
0
VI>VDD-VTP
On
Off
0
0
VTN<VI< VDD-VTP Trans. Trans. Trans. 0
MISFET structure of Lilienfeld: Al/Al2O3/CuS Substrate: CuS (semiconductor)
Dielectric gate: Al2O3 (10-4 mm) Gate electrode: Al (100V)
CuS
D
S
Electric field: 100V/10-4mm=107V/cm
➢ Stable and uniform threshold voltage (VT) ➢ Large and stable driving current (ID)-high surface carrier mobility ➢ Low leakage/sub-threshold current ➢ Large transconductance (gm=dID/dVG) ➢ High switching speed/low RC product ➢ Long-term reliability ➢ Low voltage, low power operation

半导体制程概论

• 自由基至少有一個未成對電子，化學上是容易起反應的. • 增加化學反應速率 • 對蝕刻和化學氣相沉積製程非常重要
分解
e-
A
B
分子
自由基
B A
e-
電漿蝕刻
• 氧化物蝕刻製程，在電漿中使用CF4 產生氟(F)的自由基e + CF4 CF3 + F + e 4F + SiO2 SiF4 + 2O
半导体制程概论
目標
• 列出至少三種使用電漿的IC製程 • 列出電漿中重要的三種碰撞 • 描述平均自由徑 • 解釋電漿在蝕刻和化學氣相沉積製程的好處 • 說出至少兩種高密度電漿系統

討論的主題
• 什麼是電漿? • 為什麼使用電漿? • 離子轟擊 • 電漿製程的應用
電漿製程的應用
• 化學氣相沉積 • 蝕刻 • 物理氣相沉積 • 離子佈植 • 光阻剝除 • 製程反應室的的乾式清洗
• 電子和中性原子或分子碰撞 • 把軌道電子「敲離」核的束縛
離子化
• 游離碰撞產生電子和離子 • 維持電漿的穩定
e- + A
A+ + 2 e-
離子化的說明
原子核
原子核
自由電子入射撞擊軌道電子
軌道電子
兩個自由電子
激發－鬆弛
e- + A
A* + e-
A* A + hn (光)
• 不同的原子/分子有不同的頻率,也就是為什麼不同的氣體會發出不同的顏色.
氮化鈦分子從鈦靶表面濺射出來而使之沉積在晶圓表面
表7.1 矽烷的分解
碰撞
副產品
形成所需的能量
e- + SiH4
SiH2 + H2 + eSiH3 + H + eSi + 2 H2 + eSiH + H2 + H + eSiH2* + 2H + eSi* + 2H2 + eSiH2+ + H2 + 2 eSiH3+ + H + 2 eSi+ + 2H2 + 2 eSiH+ + H2 + H + 2 e-

半导体制程及原理概述

製程及原理概述半導體工業的製造方法是在矽半導體上製造電子元件(產品包括:動態記憶體、靜態記億體、微虛理器…等)，而電子元件之完成則由精密複雜的積體電路(Integrated Circuit，簡稱IC)所組成；IC之製作過程是應用晶片氧化層成長、微影技術、蝕刻、清洗、雜質擴散、離子植入及薄膜沉積等技術，所須製程多達二百至三百個步驟。

隨著電子資訊產品朝輕薄短小化的方向發展，半導體製造方法亦朝著高密度及自動化生產的方向前進;而IC製造技術的發展趨勢，大致仍朝向克服晶圓直徑變大，元件線幅縮小，製造步驟增加，製程步驟特殊化以提供更好的產品特性等課題下所造成的良率控制因難方向上前進。

半導體業主要區分為材料(矽品棒)製造、積體電路晶圓製造及積體電路構裝等三大類，範圍甚廣。

目前國內半導體業則包括了後二項，至於矽晶棒材料仍仰賴外國進口。

國內積體電路晶圓製造業共有11家，其中聯華、台積及華邦各有2個工廠，總共14個工廠，目前仍有業者繼紙擴廠中，主要分佈在新竹科學園區，年產量逾400萬片。

而積體電路構裝業共有20家工廠，遍佈於台北縣、新竹縣、台中縣及高雄市，尤以加工出口區為早期半導體於台灣設廠開發時之主要據點。

年產量逾20億個。

原理簡介一般固體材料依導電情形可分為導體、半導體及絕緣體。

材料元件內自由電子濃度(n值)與其傳導率成正比。

良好導體之自由電子濃度相當大(約1028個e-/m3)，絕緣體n值則非常小(107個e-/m3左右)，至於半導體n值則介乎此二值之間。

半導體通常採用矽當導體，乃因矽晶體內每個原子貢獻四個價電子，而矽原子內部原子核帶有四個正電荷。

相鄰原子間的電子對，構成了原子間的束縛力，因此電子被緊緊地束縛在原子核附近，而傳導率相對降低。

當溫度升高時，晶體的熱能使某些共價鍵斯鍵，而造成傳導。

這種不完全的共價鍵稱為電洞，它亦成為電荷的載子。

如圖1.l(a),(b)於純半導體中，電洞數目等於自由電子數，當將少量的三價或五價原子加入純矽中，乃形成有外質的(extrinsic)或摻有雜質的(doped)半導體。

半导体概论

半导体生产流程所谓的半导体，是指在某些情况下，能够导通电流，而在某些条件下，又具有绝缘体效用的物质；而至于所谓的IC，则是指在一半导体基板上，利用氧化、刻蚀、扩散等方法，将众多电子电路组成各式二极管、晶体管等电子组件，作在一微小面积上，以完成某一特定逻辑功能（例如：AND、OR、NAND等），进而达成预先设定好的电路功能。

自1947年12月23日第一个晶体管在美国的贝尔实验室(Bell Lab)被发明出来，结束了真空管的时代，到1958年TI开发出全球第一颗IC成功，又意谓宣告晶体管的时代结束，IC的时代正式开始。

从此开始各式IC不断被开发出来，集成度也不断提升。

从小型集成电路（SSI），每颗IC包含10颗晶体管的时代；一路发展MSI、LSI、VLSI、ULSI；MSI（Middle-scale integration）中等规模集成电路；LSI（Large-scale integration）大规模集成电路；VLSI（Very-Large-scale integration）甚大规模集成电路；ULSI（Ultra-Large-scale integration）超大规模集成电路再到今天，短短50年时间，包含千万个以上晶体管的集成电路已经被大量生产，并应用到我们的生活的各领域中来，为我们的生活带来飞速的发展。

不能想象离开半导体产业我们的生活将会怎样，半导体技术的发展状况已成为一个国家的技术状况的重要指针，电子技术也成为一个国家提高国防能力的重要途径。

半导产品类别目前的半导体产品可分为集成电路、分离式组件、光电半导体等三种。

A.集成电路(IC)，是将一电路设计，包括线路及电子组件，做在一片硅芯片上，使其具有处理信息的功能，有体积小、处理信息功能强的特性。

依功能可将IC分为四类产品：内存IC、微组件、逻辑IC、模拟IC。

B.分离式半导体组件，指一般电路设计中与半导体有关的组件。

常见的分离式半导体组件有晶体管、二极管、闸流体等。

【2017年整理】图解半导体制程概论

图解半导体制程概论（1）电子技术资料 2007-08-14 20:50 阅读1155 评论6字号：大中小第一章半导体导论█半导体的物理特性及电气特性【半导体】具有处于如铜或铁等容易导电的【导体】、与如橡胶或玻璃等不导电的【绝缘体】中间的电阻系数、该电阻比会受到下列的因素而变化。

如：杂质的添加·温度光的照射·原子结合的缺陷1.█半导体的材料硅(Si)与锗(Ge)为众所周知的半导体材料.这些无素属于元素周期素中的第IV族,其最外壳(最外层的轨道)具有四个电子.半导体除以硅与锗的单一元素构成之处,也广泛使用两种以上之元素的化合物半导体.●硅、锗半导体（Si、Ge Semiconductor)单结晶的硅、其各个原子与所邻接的原子共价电子（共有结合、共有化）且排列得井井有条。

利用如此的单结晶，就可产生微观性的量子力学效果，而构成半导体器件。

●化合物半导体(Compound Semiconductor)除硅（Si)之外，第III族与第V族的元素化合物，或者与第IV族元素组成的化合物也可用于半导体材料。

例如，GaAs（砷化镓）、Gap（磷化砷）、AlGaAs（砷化镓铝）、GaN（氮化镓）SiC（碳化硅）SiGe（锗化硅）等均是由2个以上元素所构成的半导体。

█本征半导体与自由电子及空穴我们将第IV族（最外层轨道有四个电子）的元素（Si、Ge等），以及和第IV族等价的化合物（GaAs、GaN等），且掺杂极少杂质的半导体的结晶，称之为本征半导体（intrinsic semiconductor）。

●本征半导体（intrinsic semiconductor）当温度十分低的时候，在其原子的最外侧的轨道上的电子（束缚电子（bound electrons）用于结合所邻接的原子，因此在本征半导体内几乎没有自由载子，所以本征半导体具有高电阻比。

●自由电子（free electrons）束缚电子若以热或光加以激发时就成为自由电子，其可在结晶内自由移动。

半导体工艺流程简介ppt

半导体工艺流程的成就与挑战
进一步缩小特征尺寸
三维集成技术
绿色制造技术
智能制造技术
未来半导体工艺流程的发展趋势
01
02
03
04
THANKS
感谢观看
互连
通过金属化过程，将半导体芯片上的电路元件连接起来，实现芯片间的通信和电源分配功能。
半导体金属化与互连
将半导体芯片和相关的电子元件、电路板等封装在一个保护壳内，以防止外界环境对芯片的损伤和干扰。
封装
对封装好的半导体进行功能和性能的检测与试验，以确保其符合设计要求和实际应用需要。
测试
半导体封装与测试
半导体工艺流程概述
02
半导体制造步骤-1
1
半导体材料的选择与准备
2
3
通常使用元素半导体，如硅（Si）、锗（Ge）等，或化合物半导体，如砷化镓（GaAs）、磷化铟（InP）等。
材料类型
高纯度材料对于半导体制造至关重要，杂质含量需要严格控制。
纯净度要求
材料应具有立方、六方或其他特定晶体结构。
晶格结构
蚀刻
使用化学试剂或物理方法，将半导体基板表面未被光刻胶保护的部分进行腐蚀去除。根据蚀刻方法的不同，可以分为湿蚀刻和干蚀刻两种。
去胶
在完成蚀刻后，使用去胶液等化学试剂，去除光刻胶。去胶过程中需要注意控制温度和时间，以避免对半导体基板造成损伤或污染。
半导体的蚀刻与去胶
05
半导体制造步骤-4
金属化
通常使用铝或铜作为主要材料，通过溅射、蒸发或电镀等手段，在半导体表面形成导线图案。
涂布
在半导体基板上涂覆光刻胶，使其覆盖整个基板表面。通常使用旋转涂布法，将光刻胶滴在基板中心，然后通过旋转基板将其展开并涂布在整个表面上。

半导体制造概论(完整流程详解)

半导体制造概论（完整流程详解）近几年來，随着电子科技、网路等相关技术的进步，以及全球电子市场消费水平的提升，个人计算机、多媒体、工作站、网路、通信相关设备等电子产品的需求激增，带动整个世界半导体产业的蓬勃发展，而在台湾，半导体业更俨然成为维系国家经济动脉的一个主力。

基本上半导体制造为一垂直分工细密且高附加价值的产业，其快速的成长也会带动其他外围产业的繁荣，下图所示为一典型的半导体产业体系架构。

在这个体系中，半导体制造，也就是一般所称的晶圆加工（Wafer fabrication），是资金与技术最为密集之处，伴随着晶圆加工的上游产业则包括产品设计（IC design）、晶圆制造（Wafer manufacture）、以及光罩（Photo mask）制造等，下游产业则更为庞大，其中包括一般所称半导体后段制程（Back-end processes）的IC 封装（Packaging）、测试（T esting）、包装（Assembly ），以及外围的导线架制造（Lead-frame manufacture ）、連接器制造（Connector manufacture）、电路板制造（Board manufacture）等，此一结合紧密的产业体系，形成了今日台湾经济命脉之所系。

一、IC 设计（IC design）二、晶圆制造（Wafer manufacture）（一）长晶（CRYSTAL GROWTH）长晶是从硅砂中（二氧化硅）提煉成单晶硅，其制造过程是将硅石（Silica）或硅酸盐（Silicate）如同冶金一样，放入爐中熔解提煉，形成冶金级硅。

由于冶金级硅中尚含有杂质，因此，必须再用分馏及还原的方法将其纯化，形成电子级硅。

虽然电子级硅所含的硅的纯度很高，可达99.9999 99999 %，但是结晶方式还是很杂亂，又称为多晶硅，必须重排成单晶结构才可，因此再将电子级硅置入坩埚内加温融化，其系先将温度降低至一设定点，再以一块单晶硅为『晶种』，置入坩埚内，让融化的硅沾附在晶种上，再将晶种以边拉边旋转方式抽離坩埚，而沾附在晶种上的硅亦随之冷凝，形成与晶种相同排列的结晶。

半导体制程概论20031208

IC 製作流程
前段流程
IC 設計晶圓代工光罩製作 Wafer Process 封裝 CP測試切割 FT測試
後段流程
測試
IC 設計 & 佈局
清洗
封裝晶圓
Wafer Process Flow
IC FAB
Metallization
Materials
CMP
Dielectric deposition
半導體製程概論
By 彭文炙 & 黃鴻鈞 SCH MKT Dept.
Y2003/12/08
內

容

IC 製作流程薄膜沉積(Thin Film Deposition) 物理氣相沉積(PVD) 化學氣相沉積(CVD) 微影(Photolithography) 蝕刻(Etching) 濕蝕刻(Wet Etching) 乾蝕刻(Dry Etching) 氧化與熱處理(Oxidation & Thermal Process) 摻雜(Doping) 擴散(Diffusion) 離子植入(Ion Implant) 化學機械研磨(CMP) CMOS 製作流程
物理氣相沉積(PVD)
定義: PVD指藉由物理方式將薄膜覆蓋在所需的晶片上，包含有蒸鍍法(Evaporation)及濺鍍法(Sputtering)。 PVD主要應用在金屬層之薄膜沉積。
蒸鍍法
靶材(Target)
藉由動能的轉換，將靶材表面的原子移出。金屬層晶片
濺鍍法
Back
PVD機台主要之供應商：
顯影 (Development)
顯影的目的是要將晶片表面部分經過曝光的光阻層，藉著中和反應加以清除。控制顯影的主要操作條件有：顯影時間、顯影劑的濃度及溫度等。

半导体工程导论教学课件3-1

2b-3a
3.2.1 欧姆接触
欧姆一词来源于德国物理学家乔治·欧姆(1789—1854)的名字,欧姆接触在半导体领域中指的是金属和半导体之间具有非常低电阻的电接触(见图3.2a)。欧姆接触的主要作用是允许电流以任何方式、不受干扰地流入和流出器件,而不管施加电压的方向如何。这样,器件与外部电路间的连接就不会干扰到器件的工作。在欧姆接触的条件下,电势V沿着样品长度恒定分布(见图3.2b)。流过器件的电流随偏置电压的变
2b-3a
主编
3.1 半导体器件 3.2 构建半导体器件 3.3 两端器件:二极管 3.4 三端器件:晶体管
2b-3a
3.1 半导体器件
除非将上一章中所讨论的半导体及其他材料设计为功能性器件,否则不能起到有实际意义的作用。这里的“半导体器件”是指将半导体材料的片或薄膜根据需要与绝缘体、导体的薄膜组合,其构建方式使所得到的材料系统能够以可控
2b-3a
“关闭”状态(ID=0)。
2b-3a
图3.15 对于N沟道MOSFET:a)当VGS=0时不存在沟道,漏极电流ID=0; b)当VGS>0时沟道开启,漏极电流ID>0 ;c)MOSFET的输出特性曲线
2b-3a
3.4.4 互补金属-氧化物-半导体(CMOS)
N-MOSFET能够在大多数数字和模拟应用中获得令人满意的性能。然而,在对于功率消耗和耗散方面特别敏感的应用中,例如有关高级集成电路的应用(见3.5节),将N-MOSFET和 P-MOSFET组合成互补对,称为互补MOS(Complementary MOS,CMOS),解决了功率管理问题,同时创造了效率最高、应用最广泛的半导体单元。N-MOSFET和P-MOSFET配对使用的思路是,管对中的一个晶体管始终保持在“关”状态,

半导体制程概论chapter3萧宏

23
二極體
V1 V2 P1 P2
• V1 > V2 , • V1 < V2 ,
有電流沒有電流
• P1 > P2,
有氣流
• P1 < P2, 沒有氣流
Hong Xiao, Ph. D.
/HongXiao/Book.htm
24
圖3.14
過渡區(空乏區)
-----++ ++ ++ ++ ++
P
N
Vn Vp
Hong Xiao, Ph. D.
V0
/HongXiao/Book.htm 25
內電壓
kT N a N d V0 ln 2 q ni
• 矽 V0 ~ 0.7 V
Hong Xiao, Ph. D. /HongXiao/Book.htm 26
電子
Eg = 1.1 eV Ea ~ 0.05 eV 價帶, Ev
電子
Eg = 1.1 eV
電子
Eg = 1.1 eV
電洞
電洞
價帶, Ev
價帶, Ev
電洞
Hong Xiao, Ph. D.
/HongXiao/Book.htm
13
摻雜物濃度和電阻係數
電阻係數 P-型, 硼
金氧半場效電晶體
Hong Xiao, Ph. D.
/HongXiao/Book.htm
36
MOSFET 和飲水機(Drinking Fountain)
MOSFET • 源極, 汲極, 匣極 • 源極 / 汲極偏壓 • 匣極加上偏壓電壓做為開關(開) • 電流從源極流到集極飲水機 • 源, 汲, 匣閥 • 受壓力作用的源閥 • 對匣閥加壓 (按鈕)做為開關(開) • 電流從源極流到集極

Chapter 3 micro-fabrication中文 (2)

2 、重掺杂自停止刻蚀技术
• KOH对硅的腐蚀在掺杂浓度超过阈值浓N0(约为5×1019CM-3)时，刻蚀速率很小，轻掺杂与重掺杂硅的刻蚀速率之比高达数百倍，可以认为 KOH溶液两个缺点：
与标准的CMOS工艺不兼容
导致高应力，使得材料易碎或弯曲
重掺杂硼的硅刻蚀自停止效应比重掺杂磷的硅明显，所以工艺中常采用硼重掺杂硅作为硅刻蚀的自停止材料。
– 一是制作夹具或用胶将整个面保护住；
– 另一种是淀积氮化硅将正面包住，待背后腐蚀完后再将氮化硅去除
三、干法刻蚀
湿法刻蚀的缺点：图形受晶向限制，深宽比较差，倾斜侧壁，小结构粘附。
• 狭义的干法刻蚀主要是指利用等离子体放电产生的化学过程对材料表面的加工
• 广义上的干法刻蚀则还包括除等离子体刻蚀外的其它物理和化学加工方法，例如激光加工、火花放电加工、化学蒸汽加工以及喷粉加工等。
• 干法刻蚀的优点：
– 具有分辨率高、各向异性刻蚀能力强、腐蚀的选择比大、能进行自动化操作等
• 干法刻蚀的过程：
– 刻蚀性气体离子的产生 – 离子向衬底的传输 – 吸附及反应 – 衬底表面的刻蚀 – 钝化及去除 – 刻蚀反应物的排除
• 干法腐蚀的主要形式：
– *纯化学过程：（等离子体刻蚀) – *纯物理过程： (离子刻蚀、离子束刻蚀） – *物理化学过程：反应离子刻蚀RIE ，感应耦合等离子体刻蚀ICP.
（1）KOH system
• KOH是目前在微机电领域中最常使用的非等向蚀刻液，为一碱金属之强碱蚀刻液，其金属杂质会破坏 CMOS的氧化层电性，所以不兼容于IC制程；
• 但因其价格低廉、溶液配制简单、对硅(100)蚀刻速率也较其它的蚀刻液为快，更重要的是操作时稳定、无毒性、又无色，可以观察蚀刻反应的情况，是目前最常使用的蚀刻液之一。

半导体制程概论萧宏

• 電路的速度變慢，消耗更多的功率
Hong Xiao, Ph. D.
12
第12页，共167页。
應用 : 微鏡面(Micro-mirror)
• 數位投影顯示 • 鋁—鈦合金 • 小晶粒，高反射力 • “家庭劇院 ”
Hong Xiao, Ph. D.
13
第13页，共167页。
應用 : 融合(Fuse)
或Co接觸之處形成 – 濕式蝕刻製程剝除未反應的Ti 或 Co – 選擇性的再次退火以增加傳導率
Hong Xiao, Ph. D.
19
第19页，共167页。
自我對準的鈦金屬矽化物的形成步驟
Ti-
多晶矽匣極
n+ n-
匣極氧化層 n- n+
鈦沉積
Ti TiS2i
多晶矽匣極
TiS2i TiS2i
n-
n-
Si 小開口的接觸窗 , 使用PVD填入金屬的情形
第41页，共167页。
Al·Cu
W SiO 2
Si
使用CVD鎢填入
小開口的接觸窗
41
鎢 CVD
• WF6 為鎢的源材料 • 和SiH4 反應形成核層(nucleation layer) • 和H2 反應形成巨量的鎢沉積 • 需要一層氮化鈦來幫助鎢的黏附
Hong Xiao, Ph. D.
35
第35页，共167页。
氮化鈦
• 阻擋層
– 防止鎢擴散
• 附著層
– 幫助鎢附著在氧化矽的表面
• 抗反射層鍍膜 (ARC)
– 降低反射率和改進金屬圖案化微影技術的解析度
– 防止小丘狀突出物和控制電遷移
• 可以藉由PVD 和 CVD製程來沉積

芯片半导体制造工艺-第一、二、三章半导体材料、产业介绍及晶圆制备

1.2 固态器件
• 故态器件不仅是指晶体管，还包括电阻器和电容器。
• Ge合金管的缺点是工作温度低，电性能差。 • 50年代随着硅平面制造工艺的出现，很快就出现
了用硅材料制造的晶体管。 • 由于硅材料的制造温度(熔点温度1415℃)和硅晶
体管的工作温度都优于锗(熔点温度937℃) ，加之SiO2的天然生成使得硅晶体管很快取代了Ge晶体管。
芯片制造半导体工艺实用教程
第一章半导体产业介绍
• 概述微电子从40年代末的第一只晶体管（Ge合金管）
问世，50年代中期出现了硅平面工艺，此工艺不仅成为硅晶体管的基本制造工艺，也使得将多个分立晶体管制造在同在一硅片上的集成电路成为可能，随着制造工艺水平的不断成熟，使微电子从单只晶体管发展到今天的ULSI。
2、抗辐射能力强。
3、制造成本较Si大，而且没有天然的氧化物。
• 对材料的要求：
由于诸如材料的结构、获得的方法及各自的作用，加上杂质、缺陷对器件性能的影响，对他们的要求也不尽相同，对常用的 Si 、 Ge 、 GaAs其选用的指标主要有： 1、导电类型（P型或N型） 2、电阻率 3、少子寿命 4、晶格的完整性（晶体缺陷要求少于一定数
• 尺寸和数量是IC发展的两个共同目标。 • 芯片上的物理尺寸特征称为特征尺寸，将此定义
为制造复杂性水平的标准。
• 通常用微米来表示。一微米为1/10000厘米。
• Gordon Moore在1964年预言IC的密度每隔18～24 个月将翻一番，------摩尔定律。
（元件 / 芯片）
水平
小规模集成电路中规模集成电路大规模集成电路特大规模集成电路超大规模集成电路