数字基带信号处理实验

SN7408 U310:C
6 T FE N
SN7404
SN74LS04
U212:A U209:C
VCC 9 1 8 2
TP222
T 0 19 T INT 0 3 2 1
U211:A
4 3 2 1 PRE CL K D CL R Q Q 5 6 1
U207:A
2 3
U207:B
4
10
SN74LS04 SN7408 U209:B
图7－9 发送定时信号波形图

（4）接收定时信号产生电路
K205 TP215
1 2 3
U213:E
R1 02 4KHZ 11 10 9
U213:D SN74LS04
8 R1 02 4 1
U208:E
11 1 0 R1 02 4W R 9
U318:D
8 R1 02 4CL K
U210:A
3 13 2
8KHZ
4 3 2 1
PRE CL K D CL R
Q Q
P8KHZ 5
6
SN7474
VCC
6 5 4 3 2 7 10 9 1
D C B A CL K E NP E NT L OAD CL R
QD QC QB QA RCO
11 12 13 14 15
VCC
SN74161
13
SN74LS04 U212:F
12
SN74161 U212:E
U206:E
11 10 3
10
11
U206:B
4 5
U206:C
6
256
U210:B
4 6 5
SN74LS04
TP218
N256
SN74LS04
C201 470P SN74LS04
C202 SN74LS04 470P
TP214
1
SN7408 U208:A
2 3
U208:B
SN7408
U209:D
11 5
SN74LS04 U212:C
6
K208 TP225
R1 1 RINT 1 3 2 1
SN7474
SN7408
SN74LS04
K209
图7－10
接收定时信号产生电路
从图中可知,同发送定时信号类同,产生定时信
号的方法也相同,故波形略。需要指出的是， U213:A、B（74LS04）、U203:B(74LS74) 的作用是对接收到的数字基带信号进行整形 输出。 U213:D、E（74LS04）、U210:A （74LS08）、U208:D、E（74LS08）的作 用是用接收使能信号（由软件产生）对接收 时钟1024KHz的选通进行输出。
D C B A CL K E NP E NT L OAD CL R QD QC QB QA RCO 11 12 13 14 15
TP211
64KHZ 256KHZ 64KHZ
1 2 3
T1024KHZ
U206:A
1 2 13
128KHZ
12
1024
SN74LS04
SN74LS04
VCC
SN74161
U203:B
10 11 12 13 PRE CL K D CL R Q Q 9 8 RADPCMD
SN74LS04
SN74LS04 U209:A
1
SN7474 U212:D
3 2 9 8 RINT 0 R0 1
TP208
1 2 3
VCC 4 3 2 1
U205:A
PRE CL K D CL R 13 Q Q 5 6 12
数 据 缓
ADPCM
CPU
数 据 处 存 单 元 理 单 元
控 制 单 元
发 送 电 路
图7－1数字信号通信实验系统框图
（二）系统时钟信号与信号产生电路

在实验电路或其它电路中，时钟信号是非 常重要的，产生出来的时钟的好坏，将直接 影响着整体电路质量，时钟的不稳、抖动或 产生互相干扰，时钟信号的时序关系不严密， 出现误差等等，对通信电路产生不同程度的 影响。因此，对时钟信号或者是其它定时信 号，必须要有严格的要求，如相位关系，脉 冲占空比定时脉宽。
U208:F
12
SN74LS04
SN74LS04
SN74LS04 U213:C
RE CE N 5 6 RINT 5
U208:C
6 9
U218:D C204 470P SN74LS04
SN7408 SN74LS04
8
SN74LS04 U213:A
RADPCM 1 2
SN74LS04
VCC
U213:B
3 4

1、时钟信号系统电路组成
晶 振
2048KHZ
时 钟 分 频 及 定 时 变 换 电 路
8KHZ收 发 分 帧 同 步 信号 256KHZADPCM收 发 时 钟 CLK 1024KHZ突 收 突 发 时 钟 信号
发 送 第 1路 压 缩 定 时 信 号 发 送 定 时 信 号 产生 电 路 发 送 第 2路 压 缩 定 时 信 号 接 收 第 1路 突 收 定 时 信 号 接 收 定 时 信 号 产生 电 路 接 收 第 2路 突 收 定 时 信 号 音 频 信 号 产 生 电路 软 件 使 能 信 号 产生 电 路 输 出 幅 度 、 频 率 均 可 调 的 单 音 频 正 弦 波信 号 发 送 压 缩 使 能 信号 接 收 突 收 使 能 信号
K201
K202
1 2 3
K203
VCC
TP211
VCC
TP212
U202
D C B A CL K E NP E NT L OAD CL R
1 2 3
VCC VCC
1 2 3
U204
VCC VCC
6 5 4 3 2 7 10 9 1
U203:A
QD QC QB QA RCO 11 12 13 14 15
TP210 (TTL电 平 ) f=2048KHz t f=1024KHz t f=1024KHz t
0
U 2 1 1 :B (Q )
0
U 2 1 1 :B (Q )
0
图7－5 突收、突发工作时钟信号

（2）时钟分频及定时变换电路
TP209
K204
6 5 4 3 2 7 10 9 1
U201 U206:F
4
TP219 TP220
TP213
SN74LS04
SN74LS04
CON-8KHZ
8K
TP221
R8K
图7－6 时钟分频及定时变换电路


发送1024KHz方波信号进入倒相器U206:A（74LS04）的输 入端（第1引脚）后，再经过U206:F（74LS04）输出到第一 级分频电路U201（74LS161）中，逐级分频，得到256KHz 的时钟信号，在测试点TP211处可测出波形。将U201 （74LS161）的第15引脚输出的64KHz窄脉冲信号送至第二 级分频电路U202（74LS161）的第7与10引脚，作选通信号。 由于只有在64KHz的窄脉冲期间，分频电路才能有输出。因 此U202的输出经过逐次分频后，通过U203:A（74LS74）与 U204:A（74LS161）U212（74LS04），在U203:A的Q端 输出8KHz作为发送分帧同步信号，端输出反相8KHz作为接 收分帧同步信号。 U208:A（74LS08）的输出8KHz信号作为软定时信号的计数 信号，输送至CPU U215（89C51）的定时器T0、T1。 U210:B（74LS04）是8KHz窄脉冲对256KHz方波进行选 通输出。U206:B、C、E（74LS04）作延时用，对256KHz 方波信号进行延时，克服逻辑竞争现象。
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 TP209 U201-14 U201-13
TP211
1024KHz 512KHZ 256KHZ 128KHZ 64KHZ 64KHZ窄 脉 冲 16 1 16 1 16 1 16 1 16 1 1024KHZ 64KHZ窄 脉 冲 1 15 16 1 15 16 8KHZ窄 脉 冲
ADPCM
时 钟 输 入
数 据 缓
CPU
软 定 时 信 号
数 据 处 理 单 元 存 单 元
控 制 单 元
256KHZ
时 钟
分 帧
8K HZ
ADPCM
CODEC
DT
语 音 输 入
平 衡 不 平 衡
发 送
PCM
发 送
ADPCM
语 音 输 出
平 衡 不 平 衡
接 收
PCM
接 收
ADPCM
DT GND SCP RX SCP TX SCP CLK SCP EN DR DR GND
89C51
TP206
TP205
从图中可见，软件使能信 号产生电路是由 89C51CPU构成的。在这 里，我们编写程序要求输 出一个脉冲宽度为625μS， 周期为17000μS的软件使 能信号。
图7－11
软件使能信号电路图
（三）自适应差值脉冲编码调制（ADPCM）系统电路

1、ADPCM基本原理 目前，脉冲编码调制（PCM）的数字通信系 统已经在大容量数字微波、光纤通信系统，以及市 话网局间中继传输系统中获得广泛的应用。但是现 有的PCM编码必须采用64Kbit/s的A律或μ律对数压 扩的方法，才能符合长途电话传输语音的质量指标， 其占用频带要比模拟单边带通信系统宽很多倍。这 样，对于费用昂贵的长途大容量传输，尤其是对于 卫星通信系统，采用PCM数字通信方式时的经济性 很难和模拟相比拟。因此，人们一直致力于研究压 缩数字化语音占用频带的工作，也就是努力在相同 质量指标的条件下，降低数字化语音数码率，以提 高数字通信系统的频带利用率。
C206 20P C207 20P
9
J202 12MHZ
GND
18 19 31 14 15 12 13 8 7 6 5 4 3 2 1
CON-8 KHZ
28 27 26 25 24 23 22 21 32 33 34 35 36 37 38 39
TP203
TP202
TP207
RE CE N SE MDE N
U201-12 U201-11 U201-15 16 1 TP209 U201-15
TP213
U203-5 U203-6
图7－7分频电路及定时变换电路波形图

（3）发送定时信号产生电路
TP216 TP217
U210:C
9 8 10 T F10 24
U206:D
SE NDE N 9 8 T INT 5

（5）软件使能信号产生电路
VCC
TP204
E201
TP201
100UF/16V R203 3K
T RE SE T RE SE T
3 2 1
K201 U215
16 17 WR RD RE SE T X2 X1 E A/VP T0 T1 INT 0 INT 1 P17 P16 P15 P14 P13 P12 P11 P10 P27 P26 P25 P24 P23 P22 P21 P20 P07 P06 P05 P04 P03 P02 P01 P00 PSE N AL E /P T XD RXD 29 30 11 10 SPSE N

三、实验原理

（一）系统电路组成 系统电路和总方框图如图7－1所示。
分 频 电 路 内 部 时 钟 定 时 与 时 钟 电路 硬 件 定 时 信 号
CPU
收 分 帧 使 能 信号 收 分 帧 同 步 信号 收 时 钟 信 号 收 定 时 控 制 信号 收 计 数 脉 冲 信号 接 收 电 路 发 分 帧 使 能 信号 发 分 帧 同 步 信号 发 时 钟 信 号 发 定 时 控 制 信号 发 计 数 脉 冲 信号
图7－2百度文库时钟信号系统电路原理框图

2、系统电路分析 (1) 2048KHz时钟信号产生电路 电路如图7－4所示。
2 1
SN74LS04 U214:A R202 1K C206 0.01UF R201 1K U214:B
3 4
VCC
J201 2.048MHZ
10 11 12 13
T1024KHZ
3 6
K206
C203 470P SN74LS04 SN74LS04
5 4
U212:B
4
TP223
T 1 19 T INT 1 3 2 1
SN7474 SN7408
SN74LS04
K207
图7－8 发送定时信号产生电路
U206-8 U211-5 U211-6
第 一 路
U209-8
第 二 路
U209-6
U211:B
PRE CL K D CL R Q Q 9 8
R1024KHZ
TP210
SN7474
SN74LS04
图7－4 2048KHz时钟信号产生电路
电路由倒相器U214:A、B（74LS04）二分频器 U211:B（74LS74）等电路组成。电路加电工作后，在 测试点TP210处可侧出2048KHz方波信号，再经二分频 即为1024KHz方波时钟信号，分别作为收、发电路的突 收、突发工作时钟信号，波形如图7－5所示。
一、实验目的 1、熟悉该系统的时钟信号与各种定时信号的产 生方法。 2、理解自适应差值脉冲编码调制（ADPCM） 的工作原理。 3、了解大规模集成电路MC145540的电路组成 及工作原理。 4、了解单片机在通信中的应用。 二、实验预习要求 1、复习脉冲编码调制（PCM）实验的内容。 2、预习有关MCS－51单片计算机的原理及应用。 3、预习本实验内容，熟悉实验原理和步骤。