反相器的版图设计实验报告

版图反相器实验报告

画反相器原理图
一、实验目的：学会设计反相器，并会进行瞬时仿真和直流仿真
二、实验步骤：
1、打开S-edit程序
2、另存文件File----Save As
3、Setup----grid
4、添加VDD、GND、PMOS、NMOS和输入/输出端
5、连线和添加电源
6、保存、仿真
7、添加器件模型
8、添加直流分析表
9、添加输出对象
10、直流仿真结果
10、瞬时仿真结果
画反相器版图
一、实验目的：学会设计PMOS、NMOS版图
二、实验步骤：
1、打开程序L-Edit
2、另存新文件File—Save As
3、取代设定
4、规则查看
5、设计环境查看
11、生成仿真文件
12、添加器件模型、电源和输出对象
13、输出瞬时仿真结果
14、输出直流仿真结果
版图和原理图的一致性对比1、打开LVS
2、建立对比表单
3、输出比较结果
说明仅仅是工艺相同。

cadence反相器

cadence反相器反相器版图设计与仿真⼀．实验⽬的1.熟悉Hspice的⽤法以及⽹表的规则写法1.熟悉cadence软件的使⽤以及如何利⽤cadence画版图2.熟悉对版图DRC验证和lvs检查⼆.实验器材已安装Hspice和VWware软件的电脑，和虚拟机要有cadence软件三.实验内容1）反相器的电路仿真2）Layout的认识3）反相器Layout设计4）DRC验证5）LVS验证四.实验步骤1.写好反相器的⽹表如下*lab1 inv.sp.include 'hua05.sp'.global vdd gndM1 OUT IN VDD VDD PMOS W=20u L=0.6uM2 OUT IN GND GND NMOS W=10u L=0.6uV1 VDD GND 5V2 IN GND PULSE(0 5 0ns 0.5ns 0.5ns 5ns 10ns).OPTIONS POST.tran 0.01ns 60ns.end2.在Hspice软件上仿真，看波形图是否符合3.画出反相器版图，再进⾏DRC验证，得到必须为没有错误如下：4.在linux系统⾥拷贝bd07.lvs和inv.gds和inv.sp到test-inv⽂件夹⾥，修改⽹表⽂件名为inv.sp，以及bd07.lvs和bd07.lpe的⽂件，并执⾏：CIW－>File －>Export－>Stream…⽣成inv.gds⽂件5.进⾏lvs检查，终端代码如下：％LOGLVS％htv％case％cir /home/icer/test-inv/inv.sp (⽹表的路径)%:con inv （⽹表中单元名）%:exit_____________________________%PDRACULA%:/g /home/icer/test-inv/bd07.lvs (LVS规则⽂件名)%:/f%.//doc/92d3bc4fa300a6c30d229f0a.html6.检查上述⽣成lvsout⽂件，看原理图与版图是否匹配7.进⾏lpe检查，⽣成PRENENT.DAT⽂件，终端代码如下：%PDRACULA%:/g /home/icer/test-inv/bd07.lpe (LVS规则⽂件名)%:/f%.//doc/92d3bc4fa300a6c30d229f0a.html8.在windows下将PRENET修改成SP⽂件，然后打开⽂件将PM和NM修改成NMOS 和PMOS，保存9.编写HFZ.sp⽂件如下：* Lab1 inv.sp********* SPICE Library **************.include 'hua05.sp'.include 'PRENET.sp'*****************************************.global vdd gndX1 IN OUT PRENETV1 VDD GND 5V2 IN GND PULSE(0 5 0ns 0.1ns 0.1ns 5ns 10ns).OPTIONS POST.tran 0.01ns 60ns.end10.将hua05.sp 和PRENET.sp，INV.sp 和HFZ.sp拷贝到同⼀个⽂件夹⾥11.⽤Hspice打开HFZ.sp⽂件，分析，看波形图如下：五.实验总结本次实验对我受益匪浅，通过本次反相器的实验，我更加熟悉了Hspice 软件和cadence软件，熟悉了利⽤这两个软件来制作⽹表，版图，以及DRC 验证，lvs检查，lpe检查。

反相器实训报告

一、实验目的1. 理解反相器的工作原理，掌握反相器的设计方法；2. 学习使用模拟电路设计软件，进行反相器电路的搭建与仿真；3. 提高动手实践能力，培养团队协作精神。

二、实验原理反相器是一种基本的逻辑门电路，其功能是将输入信号进行反转输出。

本实验采用CMOS反相器，由P型MOSFET和N型MOSFET组成。

当输入信号为高电平时，P型MOSFET导通，N型MOSFET截止，输出信号为低电平；当输入信号为低电平时，P 型MOSFET截止，N型MOSFET导通，输出信号为高电平。

三、实验仪器与材料1. 实验仪器：示波器、信号发生器、电源、面包板、导线等；2. 实验材料：CMOS集成电路芯片、电阻、电容等。

四、实验步骤1. 设计反相器电路：根据实验要求，设计一个简单的CMOS反相器电路，并绘制电路原理图。

2. 电路搭建：按照电路原理图，在面包板上搭建反相器电路，包括P型MOSFET、N型MOSFET、电阻、电容等元件。

3. 信号输入：使用信号发生器产生不同幅值的正弦波信号，作为反相器的输入信号。

4. 信号采集：使用示波器分别测量反相器的输入信号和输出信号，观察信号的变化。

5. 数据分析：分析反相器的输入输出特性，验证反相器的工作原理。

6. 仿真实验：使用模拟电路设计软件，对反相器电路进行仿真实验，观察仿真结果与实际实验结果是否一致。

五、实验结果与分析1. 实验结果通过实际搭建电路和仿真实验，观察到了以下现象：（1）当输入信号为高电平时，输出信号为低电平；当输入信号为低电平时，输出信号为高电平。

（2）实际实验和仿真实验结果基本一致，说明实验设计合理，电路搭建正确。

2. 数据分析（1）输入输出特性：反相器的输入输出特性如图1所示。

当输入信号为高电平时，输出信号为低电平；当输入信号为低电平时，输出信号为高电平。

（2）电路功耗：反相器的功耗主要来源于电阻和电容的功耗。

在本实验中，电路功耗较小，约为几毫瓦。

六、实验总结1. 通过本次实验，掌握了反相器的工作原理，学会了反相器的设计方法。

CMOS反向器版图设计实验报告

上海电力学院VLSI原理和设计报告题目：CMOS反向器的版图设计院系：电子与信息工程学院专业：电子科学与技术年级：姓名：学号：指导老师：刘伟景一、实验目的1、熟悉virtuoso editing、LSW设计窗口及操作2、熟练掌握设计快捷键的操作3、培养CMOS数字集成电路设计中减小芯片面积的设计技巧和方法的能力4、认识版图数据文件二、实验设备硬件环境：英特尔I5 PC机、SUN BLADE工作站软件环境：solaris操作系统、Cadence集成电路设计软件三、实验内容实验一UNIX上机实验（１）实验内容及步骤：1．在主目录/home/student/stu231 或/home/student/stu231创建自己的子目录(姓名全拼)。

注意：以后的新建文件和目录全部都在子目录中进行。

2．对根目录进行详细列表并将结果存入自己的子目录下新文件lsl.log中，并用cat命令显示该文件内容，再用file命令查看该文件类型。

3.用cat命令将自己建立的lsl.log文件扩展3次形成一个新文件ls2.log，并用more命令显示该文件内容，统计该文件的行数，并将此信息追加到文件末尾。

4.对自己的子目录打包后压缩，查看形成的新文件信息后，在进行解压和解包。

5.为自己创建一个新的目录new，将自己原目录下的文件拷贝到新目录new中。

6.删除新目录及其下的所有文件。

7.用定向的方法把who命令形成的结果保存到文件who.log中，并查看该文件内容。

8.用chmod命令修改文件who.log的可执行权限使其成为可执行文件，并运行该文件查看结果。

9.进入VI编辑器再次修改文件who.log的内容，其内容为对目录的详细列表，并使改变who.log的可执行权限，使得其权限形式为“r w x r- x r - -”。

并执行之。

实验二：UNIX上机实习（续）10．进入VI编辑器修改lsl.log文件内容，利用全局替换命令将“root”修改为“stu”。

反相器实验报告1

《VLSI》第一次实验报告系别：电子工程系班级：微电子11002学号：11160600230 姓名：赵良一、实验内容：1.对反相器电路进行Hspice仿真2.自己设计一个反相器电路版图。

3.用calibre工具绘制版图二、实验完成步骤及结果：1、反相器电路结构（绘制电路图）2、反相器电路的瞬态仿真1）仿真结果波形图截图2）测量t PLH和t PHL值、计算t P3）当t PLH =t PHL时P管和N管的宽度和长度1）2）t PLH=2 t PHL=2.46 t P =2.233）当t PLH =t PHL时P管=0.5u N管=1.5u3、反相器电路的直流仿真1）仿真结果波形图截图2）读取V M值3）改变W P/W N的大小，分别为2，3，4，记录V M的值。

1）2）V M=3)为2时V M=为3时V M=为4时V M=4、Hspice 网表文件（最终版）INVTER.protect.lib './TD-LO18-SP-2003v4R/l018ll_io50_v1p3.lib' TT.unprotect.temp 25.subckt invter in out vdd vssM0 out in vss vss n18ll L=0.18u W=0.72uM1 out in vdd vdd p18ll L=0.18u W=0.18u.endsx1 in out vdd vss invterC1 out vss 0.5pfVDD vdd 0 dc 'vddvalue_vdd'.param vddvalue_vdd=1.8vVSS vss 0 dc 'vddvalue_vss'.param vddvalue_vss=0vvin1 in 0 PWL 10ns 0v, 11ns 1.8v, 30ns 1.8v, 31ns 0v, 50ns 0v.dc vin1 0,1.8,.1 .tran 1ns 60ns.PROBE v(out) v(in) .end5、反相器版图三、调试和运行程序过程中产生的问题及采取的措施：问题：t PLH 和t PHL 的值一直不相等措施：多次取值选择其中最接近的一项。

反相器设计报告

反相器设计报告一、反相器编辑与仿真1打开S－Edit，对编辑环境进行设置，选取Setup→Colors命令，可设置背景色、前景色、选择颜色、栅格颜色与原点颜色。

在选取Setup→Grid进行格点设置。

2在Schematic Mode下选取Module→Symbol Browser命令，选取spice元件库中NMOS,PMOS,Vdd,Gnd四个模块到Schematic Mode中。

3编辑反相器，根据要求将各模块排列好并正确完成各端点连线后，加入输入输出节点并命名，再对元件参数进行设置。

原理图如下图（1）4选取Symbol Mode，建立反相器符号设置输入输出节点，处输入输出节点名称要和原理图相对应。

更改模块名称，选取Module→Rename命令命名为my_inv。

符号图下图（2）。

反相器原理图（1）反相器符号图（2）5将编辑好的反相器原理图输出成Spice文件，File→Export命令设置输出路径和输出sp格式文件，命名为my_inv，用Tspice打开my_inv.sp文件进行仿真设置，选择Edit→Insert Command命令，依次进行加载包含文件、Vdd电压值设定、IN的输入信号设定、分析设定、输出设定，本次设计的反相器的设定设定结果和仿真结果分别如下图（3）（4）。

设定结果图（3）仿真结果图（4）二、反相器布局图与仿真1．取代设定：打开L－Edit，选择File→Replace Setup命就可以将lights。

tdb文件的设定选择性的应用到目前编辑的文件中，包括格点设定、图层设定等。

2．环境设定：选择Set→Design命令，将Technology units设为Lambda单位，即设定一个Lambda为1000个Internal Unit，也设定1个Lambda等于1个Micron。

3.绘制pmos：在Layers面饭下拉列表中可选取要绘制的图层，依照PMOS图层依次画出N－WELL、Active、P Select、Poly、Active Contact、Mental1图层，每画一层图都应该进行DRC检查，如果有设计规则错误则进行修改，直至无设计规则错误，按上述步骤设计得PMOS参数为（宽W，高L）N－WELL（23，15）、Active（13，5）、P Select（17，9）、Poly （2，9）、Active Contact（2，2）、Mental1（4，4）。

CMOS反相器的版图设计

实验一：CMOS反相器的版图设计一、实验目的1、创建CMOS反相器的电路原理图Schematic、电气符号symbol以及版图layout;2、利用’gpdk090’工艺库实例化MOS管；3、运行设计规则验证Design Rule Check;DRC确保版图没有设计规则错误..二、实验要求1、打印出完整的CMOS反相器的电路原理图以及版图；2、打印CMOS反相器的DRC报告..三、实验工具Virtuoso四、实验内容1、创建CMOS反相器的电路原理图；2、创建CMOS反相器的电气符号；3、创建CMOS反相器的版图；4、对版图进行DRC验证..1、创建CMOS反相器的电路原理图及电气符号图首先创建自己的工作目录并将/home/iccad/cds.lib复制到自己的工作目录下我的工作目录为/home/iccad/iclab;在工作目录内打开终端并打开virtuoso命令为icfb &.在打开的icfb –log中选择tools->Library Manager;再创建自己的库;在当前的对话框上选择File->New->Library;创建自己的库并为自己的库命名我的命名为lab1;点击OK后在弹出的对话框中选择Attach to an exiting techfile并选择gpdk090_v4.6的库;此时Library manager的窗口应如图1所示：图1 创建好的自己的库以及inv创建好自己的库之后;就可以开始绘制电路原理图;在Library manager窗口中选中lab1;点击File->New->Cell view;将这个视图命名为invCMOS反相器..需要注意的是Library Name一定是自己的库;View Name是schematic;具体如图2所示：图2 inv电路原理图的创建窗口点击OK后弹出schematic editing的对话框;就可以开始绘制反相器的电路原理图schematic view..其中nmos宽为120nm;长为100nm.与pmos宽为240nm;长为100nm.从gpdk090_v4.6这个库中添加;vdd与gnd在analogLib这个库中添加;将各个原件用wire连接起来;连接好的反相器电路原理图如图3所示：图3 inv的电路原理图对电路原理图检查并保存左边菜单栏的第一个;check and save;接下来创建CMOS反相器的电气符号图创建电气符号图是为了之后在其他的门电路中更方便的绘制电路原理图..在菜单栏中选择design->Create cellview->From cellview;在symbol editing中编辑反相器的电气符号图;创建好的symbol如图4所示：图4 inv的电气符号图2、创建CMOS反相器的版图接下来可以创建并绘制CMOS反相器的版图;在Library Manager中选择File->new->cell view;将view name改为layout;tool改为virtuoso;具体如图5所示：图5 inv版图的创建窗口点击OK;会弹出两个对话框;一个LSW和一个layout editing在弹出来的layout editing中进行版图的绘制;利用快捷键‘i’在gpdk090_v4.6选择nmos和pmos;并将pmos摆放至nmos的上方;为方便确认各个金属或者mos管的距离或者长度;可以使用尺子作为辅助;使用快捷键’k’画一个尺子;使得nmos与pmos的源漏之间距离为0.6nm;如图6所示：图6 mos管源漏之间的距离图然后继续用尺子在nmos与pmos的正中间分别往上下延伸1.5nm;该点即为电源轨道和地轨道的中心点;轨道的宽为0.6nm;长为1.8nm;在LSW窗口中选择metal1作为电源轨道;返回layout editing窗口;使用快捷键’p’;然后设置金属的宽度;将其设置为0.6nm;接着在layout editing窗口中将轨道绘制出来;nmos与pmos 之间用poly金属层连接起来;pmos的源级用metal1金属与上层的电源轨道连接起来;nmos的源级用metal1金属与下层的电源轨道连接起来;并在vdd电源轨道上加一个M1_NWELL;在gnd轨道上加一个M1_PSUB;放置好选中并点击快捷钱’q’;将通孔个数改为3个如图7所示;将columns那一栏的1改为3;pmos及以上部分用nwell包裹起来;具体的连接如图8所示:图7 M1_NWELL的属性图8 连接好的inv版图3、设计规则检查DRC将连接好的inv版图保存;在菜单栏上选择verify->DRC;在弹出的对话框修改一些信息;如图9所示;确保路径正确;并且将Rules library前的勾选取消..图9 DRC的参数设置点击OK;验证完成并成功后会在icfb –log窗口出现如图10所示提示且版图上不会出现错误闪烁;如果有错误的话;可以在菜单栏中点击verify->markets->explain;并选中错误的地方;就会弹出详细的错误解释;然后根据提示修改错误..图10 DRC报告4、打印CMOS反相器的电路原理图以及版图在layout editing窗口的菜单栏上选择Design->plot->submit;然后再弹出来的窗口中修改参数;将header前的勾选取消;如图11所示：图11 打印参数设置继续点击Plot Options;将里面的参数修改如图12所示：图12 打印参数设置点击OK;可在自己的工作目录下找到inv.ps文件;打开文件即可看到打印出来的CMOS反相器版图;如图13所示：图13 打印出来的CMOS反相器版图同理;电路原理图也是如此打印;打印出来的CMOS反相器的电路原理图如图14所示：图14 打印出来的CMOS反相器的电路原理图。

反相器报告

目录一设计目的---------------------------------------2 二设计方案---------------------------------------2 三改进意见及建议---------------------------------3 四心得体会---------------------------------------3一．设计目的1.学习对LINUX Cadence软件的使用2.了解反相器版图的结构及工作原理3，了解版图设计规则二．设计方案1．反相器原理CMOS反相器由PMOS和NMOS构成，当输入高电平时，NMOS导通，输出低电平，当输入低电平时，PMOS导通，输出高电平。

IN OUT0 11 02．操作步骤（1）在衬底上画出N阱，然后画出多晶硅栅极。

（2）画出P+注入区，即PMOS的源漏极以及衬底的“体”接触端。

（3）画出N+注入区，即NMOS的源漏极以及N阱“体”接触端。

（5）画出接触孔。

（4）画金属连线，PMOS的源极以及N阱的体端接电源，NMOS的源极以及衬底的体端接地，PMOS与NMOS的漏极连在一起输出，栅极接输入，电路版图如图所示：三改进意见及建议1画成插齿形状，增大了宽长比，可以提高电路速度2.尽可能使版图面积最小。

面积越小，速度越高，功耗越小。

3.尽可能减少寄生电容和寄生电阻。

尽可能增加接触孔的数目可以减小接触电阻4.尽可能减少串扰，电荷分享。

做好信号隔离，添加隔离环四．心得体会通过这次课程设计，我学会了怎么运用LINUX和Cadence的一些基本操作做一个反相器的IC版图，也学会了实际画版图时应注意哪些细节，同时了解了如何自己安装LINUX和Cadence,由于第一次做版图，遇到了很多困难，但通过努力及同学的帮助最后终于克服了种种困难画出了所需完成的反向器版图，动了如何定义个部分及如何修改各部分颜色，最重要的是明白了如何将各层按顺序画好。

反相器的版图设计实验报告

实验报告：反相器的版图设计与实现
1. 实验目的
1.1 熟悉软件的基本使用；
1.2 了解Schematic设计环境
1.3 掌握反相器电路的原理图输入方法、仿真及版图绘制方法；
2. 实验内容：
1）、反相器的电路及仿真：
○1电路图：
○2激励信号（以表格的形式给出）
Function DC
voltage/V Voltage1
/V
Voltage2
/V
Period
/S
Pulse
width/S
Vdd dc 1.8\\\\ gnd dc0\\\\·A pulse\ 1.80400n200n
○3电路图的仿真结果。

2）、二与非门的版图及仿真：○1版图（写出版图的面积）
版图面积大约为:10*5=50 um2
○2版图的后仿提取网表
○3激励信号（以表格的形式给出）
Function DC
voltage/V Voltage1
/V
Voltage2
/V
Period
/S
Pulse
width/S
Vdd dc 1.8\\\\ gnd dc0\\\\ A pulse\ 1.80400n200n
○4版图的仿真结果。

3、收获与感悟：
通过这次反相器的实验，我基本学会了layout的过程，已经能够完成电路图、版图的制作和电路的仿真、寄生参数提取、电路后仿真。

这次实验完成比较简单，在老师的带领下我们都能很好地完成老师要求的任务，第一次接触这个软件，还有很多不太懂的地方，希望在以后的实验中能够多多练习，熟练地掌握整个版图设计的过程。

.。

版图实验总结1

——CMOS集成电路版图实验报告目录1.反相器版图实验 (003)2.与非门版图实验 (004)3.或非门版图实验 (006)4.二选一数据选择器（基于与非门） (007)5.二选一数据选择器（基于传输门） (009)实验一反相器版图实验1、打开L-Edit程序2、另存新文件：选择File---Save As命令，打开“另存为”对话框，在“保存在”下拉表框中选择存储目录，在“文件名”文本框中输入新的文件名。

3、取代设定：选择File----Replace Setup命令，将出现一个对话框，单机Form file下拉列表框右侧的Browser按钮，并选择light.tdb文件，在单击确定。

4、再按照要求画出pmos，如下图：5、按照要求画出nmos，如下图：6、接着对画好的版图进行DRC检查。

7、再新建一个Layout文件，命名为inv.tdb,把mos.tdb下的nmos和pmos拷贝到inv.tdb目录下，在放置到版图中，进行DRC检查。

8、接着就是画出p_bulk，如下图：9、然后画出n_bulk，如下图：10、然后把各部分放到一张版图上，进行连接，然后进行DRC检查，如下图：11、然后将图导出，生成网表文件，接着用T-spice打开，进行模拟。

对模拟的量添加命令，如下：.include "E:\Program Files\Tanner\tanner\TSpice70\models\ml2_125.md"M1 Y A GND GND NMOS L=2u W=5uM2 Y A Vdd Vdd PMOS L=2u W=5u.tran/op 2n 80n method=bdf.print tran v(A) v(Y)vdc1 Vdd GND 5vpulse1 A GND PULSE (0 5 0 2n 2n 8n 20n).END仿真波形图如下：实验二与非门版图实验1、打开L-Edit程序2、另存新文件：选择File---Save As命令，打开“另存为”对话框，在“保存在”下拉表框中选择存储目录，在“文件名”文本框中输入新的文件名。

实验二 CMOS反相器版图设计

实验二CMOS反相器的版图设计主要内容：1．pmos1）N Well （横24纵15）2）Active（横14纵5）3) P Select（横18纵9）4）Poly（横2纵9）5) Active Contact（横2纵2）6) Metal1（横4纵4）2．Nmos1）Active（横14纵5）2) N Select（横18纵9）3）Poly（横2纵9）4) Active Contact（横2纵2）5) Metal1（横4纵4）3. 引用pmos、nmos4. 新增PMOS基板节点元件Basecontactp1）N Well （横15纵15）2）Active（横5纵5）3) N Select（横9纵9）4) Active Contact（横2纵2）5) Metal1（横4纵4）5. 新增NMOS基板节点元件Basecontactn1）Active（横5纵5）2) N Select（横9纵9）3) Active Contact（横2纵2）4) Metal1（横4纵4）6. 引用Basecontactp、Basecontactn7. 连接栅极Poly8. 连接漏极9.绘制电源线（横39纵5）10. 绘制地线（横39纵5）11.标出Vdd与GND节点12.连接电源与接触点（PMOS左边接触点与Basecontactp；连接地与接触点（NMOS左边接触点与Basecontactn。

13.加入输入端口PortA1）Poly Contact（横2纵2）2) Poly （横5纵5）3) Metal1（横10纵4）4) Via （横2纵2）----- Via在Metal1中5）Metal2（横4纵4）------ Metal2与Via、Metal1重叠14. 加入输出端口OUT1) Via （横2纵2）----- Via在Metal1中5）Metal2（横4纵4）------ Metal2与Via、Metal1重叠。

反相器实验

深圳大学实验报告课程名称：数字集成电路设计
实验项目名称：反相器
学院：信息工程学院
专业：集成电路设计与集成系统
指导教师：
报告人：学号：
实验时间：2014.12.21
实验报告提交时间：2015.1.4
教务处制
一、实验目的
设计一个反相器，通过spectre 仿真，并绘制其版图，通过DRC 和LVS 验证。

二、实验内容
在完成spectre 仿真
完成版图设计
通过DRC 验证
通过LVS 验证
完成实验报告
三、实验步骤
1.绘制反相器原理图
2.反相器仿真
仿真结果截图如下
3.反相器版图设计
4.LVS验证
四、实验中遇到的问题
主要都是在元器件的边缘的放置的问题，因为层次太多，所以首次进行验证的时候报错
很多。

六、实验心得
这是第一次进行版图设计，所以很多地方会出现缺漏，所以基本花了一天的时间进行设计，尤其是很多细节的问题的影响更是大，对软件的不熟悉和对硬件排版的知识的缺乏使我重新设计了两三遍，获得最后的设计成功的时候真的是非常高兴的。

想要对这一门技术有所掌握，必须得投入大量的时间和精力。

指导教师批阅意见：
成绩评定：
指导教师签字：
年月日备注：
注：1、报告内的项目或内容设置，可根据实际情况加以调整和补充。

2、教师批改学生实验报告时间应在学生提交实验报告时间后10日内。

MEMS实验使用L-Edit画反相器布局图[指南]

MEMS 实验使用L-Edit画反相器布局图[指南] XXXXXXXX大学(MEMS)实验报告实验名称使用L-Edit 画反相器布局图实验时间年月日专业姓名学号预习操作座位号教师签名总评一、实验目的:1、进一步熟悉L-Edit的使用，并且能正确、快速的使用这些工具;2、进一步掌握版图设计的设计规则;3、能运用L-Edit 实现器件的布局图，掌握软件的基本设定、理解版图图层间的关系;4、绘制反相器布局图;二、基本原理:运用实验三中的nmos组件与pmos组件完成反相器布局图的设计。

版图设计操作的基本流程为:进入L-Edit---建立新文件---环境设定---编辑组件---绘制多种图层形状--设计规则检查---修改对象---设计规则检查---电路转化。

三、实验内容及步骤(1)打开L-Edit程序——另存新文件——取代设定——编辑组件——坐标设定。

(2)复制组件:选择Cell—Copy命令，或单击按钮，打开Select Cell to Copy对话框，单击其中的Browser按钮，在出现的对话框中选择实验三所编辑的文件exp3.tdb，再在Select Cell to Copy对话框中选择 nmos 组件，单击OK按钮，则可将nmos组件复制至Ex11.tdb文件中。

之后再以同样的方式将pmos组件复制到exp4.tdb文件中。

实验截图:(3)引用 nmos 组件:选择Cell—Instance命令，打开Select Cell to Instance对话框，可以看到，在组件列表中有Cell0，nmos与 pmos这3个组件，选择nmos 组件再单击OK按钮，可以看到编辑画面出现一个nmos组件。

实验截图:(4)引用pmos组件:选择Cell—Instance命令，打开Select Cell to Instance对话框，可以看到，在组件列表中有Cell0，nmos与pmos这3组件，选择pmos 组件再单击OK按钮，在编辑画面多出一个与nmos重叠的pmos组件，可利用Alt 键加鼠标拖曳的方式分开pmos与nmos。

反相器实验报告

反相器实验报告反相器实验报告引言反相器是电子电路中常用的一种元件，它可以将输入信号的相位进行180度的翻转。

本次实验旨在通过搭建一个基本的反相器电路，验证其工作原理，并探究其在实际应用中的一些特性。

实验原理反相器是由一个晶体管和几个电阻器组成的简单电路。

晶体管作为放大元件，可以控制电流的流动，而电阻器则用来限制电流的大小。

当输入信号为高电平时，晶体管处于截止状态，输出信号为低电平；而当输入信号为低电平时，晶体管处于饱和状态，输出信号为高电平。

这样就实现了输入信号相位的反转。

实验步骤1. 准备材料和设备：晶体管、电阻器、电源、示波器等。

2. 搭建电路：按照实验原理中所述的电路图，连接晶体管、电阻器和电源。

3. 测量电流和电压：使用万用表测量电流和电压的数值，并记录下来。

4. 输入信号测试：将示波器连接到电路的输入端和输出端，观察输入信号和输出信号的波形，并记录下来。

5. 分析数据：根据测量数据和波形图，分析反相器的工作原理和特性。

实验结果与讨论通过实验，我们得到了以下数据和观察结果：1. 输入电压为高电平时，输出电压为低电平；输入电压为低电平时，输出电压为高电平。

这验证了反相器的工作原理。

2. 输入信号的频率对反相器的输出有一定的影响。

当频率较低时，输出信号的波形较为稳定；而当频率较高时，输出信号的波形可能出现失真。

3. 输入信号的幅度对反相器的输出也有影响。

当输入信号的幅度较小时，输出信号的幅度也会相应减小；而当输入信号的幅度较大时，输出信号的幅度也会增大。

4. 在实际应用中，反相器常用于信号放大、波形变换等电路中。

通过调整电阻器的阻值和电源的电压，可以实现不同的放大倍数和波形变换效果。

结论通过本次实验，我们成功搭建了一个基本的反相器电路，并验证了其工作原理。

反相器在电子电路中具有广泛的应用，可以实现信号的相位反转、波形变换等功能。

在实际应用中，我们还可以通过调整电路参数来达到不同的效果。

反相器的研究和应用对于电子技术的发展具有重要意义。

实验二——反相器版图绘制

（2）、建立反相器设计单元(cell)的版图视图（layout view）。在主窗口中 FileàNewàcell view, 或者 Library Manager 窗口中使用菜单 FileàNewàCell View，弹出的窗口中确定 Library Name 为前面新建的设计库（1）， Cell Name 可以自己决定，例如我们输入 inv_1 (2)，View Name 输入“layout”(3)，此项也可以不填，通过下面的 Tool 下拉菜单选中 Virtuoso，则会自动改变为 layout。最后点“OK”(4)。
ctrl+z(同时按 ctrl 键和字母 z 键) bg ls 可以看到 ls 命令可以执行了。或者可以在启动 icfb 软件时用 icfb&↙代替 icfb&↙，则可以在启动时自动进入后台状态。可以尝试打开和关闭 icfb 几次，实验 bg，&等的效果（2）主窗口分为信息窗口 CIW、命令行以及主菜单。信息窗口会给出一些系统信息（如出错信息，程序运行情况等）。在命令行中可以输入某些命令。
IM
第二层多晶硅电阻阻挡层
PC poly Cap，用作多晶硅电容上极板和多晶硅电阻的第二层多晶硅
详细的工艺信息请参考设计规则（0.6umDPDMMixedSignalTechnologyTopological DesignRule.pdf）,本次实验将会用到的层为 TB、TO、GT、SP、SN、W1、A1、W2、A2
设计规则主要是定义每个图层的一些基本要求，以及不同的图层之间的关系，例如金属的最小宽度，金属上放置接触孔时，必须有多少的覆盖等。查看实验二的参考文件夹中的 0.6umDPDMMixedSignalTechnologyTopologicalDesignRule.pdf，来建立对设计规则的大致概念。

Lab 9 CMOS反相器版图设计

Lab 9 CMOS反相器版图设计1.实验目的1.1 学会版图自动生成方法1.2 掌握CMOS电路版图设计流程1.3 了解数字模块设计方法2.实验内容版图自动生成如果在lab7与lab8中，绘制nmos、pmos、npn等单元版图存在困难，可使用版图自动生成命令来产生版图，以便后续实验的进行。

nmos版图生成法①在CIW中，选择File→Open，选项设置如下：Library Name designCell Name nmosView Name layout打开nmos的空白视图。

②在CIW中，输入如下命令：hiReplayFile(“LOG/nmos.log”)③按Return键。

④选择Window→Fill All，完成自动生成nmos版图。

⑤存档。

pmos版图生成法①在CIW中，选择File→Open，选项设置如下：Library Name designCell Name pmosView Name layout打开pmos的空白视图。

②在CIW中，输入如下命令：③按Return键。

④选择Window→Fill All，完成自动生成pmos版图。

⑤存档。

npn版图生成法与nmos生成法相同，仅仅在①、②步骤中将nmos改为npn即可。

Inverter版图设计Inverter版图设计规则①单元高度18.0u②power与ground宽度1.8u③ndiff到pdiff间距0.5u④metal1之间间距0.8u⑤metal1宽度0.8u安置mos版图①在CIW中，选择File→Open，设置如下:Library Name designCell Name inverterView Name layout点击OK，弹出Inverter的设计窗口。

②在设计窗口中，选择Create→Instance[i]，在Create Instance窗口中，改变设置如图9.1所示。

图9.1 Create Instance窗口图9.2 Create Shape Pin窗口③设置结束后，在设计窗口中，点击LMB完成添加nmos版图。

CMOS反相器版图设计与仿真报告

CMOS反相器版图设计与仿真报告在此次实例设计中采用Tanner Pro 软件中的L-Edit组件设计CMOS反相器的版图，进而掌握L-Edit的基本功能和使用方法。

操作流程如下：进入L-Edit—>建立新文件—>环境设定—>编辑组件—>绘制多种图层形状—>设计规则检查—>修改对象—>设计规则检查—>电路转化—>电路仿真。

一、绘制反相器版图1）打开L-Edit程序，并将新文件另存以合适的文件名存储在一定的文件夹下：在自己的计算机上一定的位置处打开L-Edit程序，此时L-Edit自动将工作文件命名为Layout1.sdb 并显示在窗口的标题栏上。

而在本例中则在L-Edit文件夹中新建立“反相器版图”文件夹，并将新文件以文件名“Ex11”存与此文件夹中。

如图一所示。

图一打开L-Edit，并另存文件为Ex112）取代设定：选择File->Replace Setup命令，在弹出的对话框中单击浏览按钮，按照路径..\Samples\SPR\example1\lights.tdb找到“lights.tdb”文件，单击OK即可。

此时可将lights.tdb 文件的设定选择性的应用到目前编辑的文件中。

如图二所示。

图二取代设定3）编辑组件：L-Edit编辑方式是以组件（Cell）为单位而不是以文件为单位，一个文件中可以包含多个组件，而每一个组件则表示一种说明或者一种电路版图。

每次打开一个新文件时便自动打开一个组件并命名为“Cell0”；也可以重命名组件名。

方法是选择Cell->Rename 命令，在弹出的对话框中的Rename cell as文本框中输入符合实际电路的名称，如本设计中采用组件名“inv”即可,之后单击OK按钮。

如图三所示。

图三重命名组件为inv4）设计环境设定：绘制布局图必须要有确实的大小，因此要绘图前先要确认或设定坐标与实际长度的关系。

实验七反相器,二输入与非门以及二输入或非门版图设计

学号姓名
实验七1.反相器
反相器EECMOS的schematic图如下所示
其中PMOS管L=180nm W=720nm NMOS管L=180nm W=240nm
根据schematic画出的layout图如下所示
其中该版图长：2.16um 宽：4.87um
则版图面积为S=L*W=2.16*4.87=10.5192(um^2)
经过多此修改后，DRC验证如下
LVS验证如下
2.二输入与非门
二输入与非门nand2的schematic图如下所示
其中两个PMOS管的L=180nm W=720nm 两个NMOS管的L=180nm W=720nm
根据schematic图画出的layout版图如下所示
其中nand2版图的长：2.76um 宽：5.14um
则版图的面积S=L*W=2.76*5.14=14.1864（um^2）
通过改错后，DRC验证结果如下
LVS验证结果如下
3.二输入或非门
二输入或非门nor的schematic图如下所示
其中两个PMOS管的L=180nm W=2.51um 两个NMOS管的L=180nm W=500nm
由schematic图画出的layout版图如下所示
由于PMOS管的宽度较大，为了提高能通过的峰值电流，不浪费diff的面积，最大限度打满了源漏孔
其中该版图的长：2.91um 宽6.65um
则版图面积S=L*W=2.91*6.65=19.3531（um^2）
通过改错，DRC验证结果如下
LVS验证结果如下。