在射频电路设计中的阻抗匹配分析

图1 另一个上述 8 个中的 3 种拓扑结构， 只包含一个电感。 它们是： cp1-cs-lp2 （B） ， （C） cp1-ls-cp2， 和（E）lp1-cs-cp2。再对比这两种拓扑结构，拓扑（E）lp1-cs-cp2 是一个更好的，因为在它 的下一阶段没有直流阻塞或直流短路问题。除此之外，它的电容 CP2 可以减少由下个夹断 电容引起的偏差。 如图 2 所示 这种拓扑结构是有时称为“挖掘”电容匹配网络。最后的 4 个拓扑包含两个或三个电感。他 们的是拓扑结构（d），（f），（G），和（H）。他们通常被认为是不适合用于电路设计 是因为他们太贵了。作为匹配网络，它的输入输出端口的匹配电路如图 3 所示
表格 1 当
不匹配引起的额外能量损失：
第一行表明了当 =0，没有额外功率损失。第二行和第三行表明 大于 0 小于 10%，额外功 率损失很小。从起始的-30dBm 减少不到 0.5dBm.但是，当 大于 50%，额外的能量损失将 很明显，额外能力损失将超过 1dB。不匹配电路设计引起的额外功率损失将严重破坏传输系
在射频电路设计中的阻抗匹配分析 摘要： 阻抗匹配是射频电路设计的一个关键问题。 为了使射频能量注入载荷以及实现高效率 的能量传输， 阻抗匹配技术必须被采用。 本文一开始分析了阻抗不匹配引起的额外能量损耗 和额外失真， 电路设计的不合适引起的额外能量损耗会对通讯系统和其他系统的功能产生影 响， 同时分析了用于设计阻抗匹配的的正常电路结构和其利弊。 并且匹配网路中的太多组件 将给新号带来严重的衰减，分析给射频电路设计者解决这方面问题的相关可供参考的方法。 关键词：阻抗匹配 射频电路 电路设计 匹配网路 1 简介 为了实现高效率的能量传输， 载荷阻抗和源阻抗之间的匹配必须尽可能的在电路设计中被实 现。为了保证信号传递的最大效率化，两方面很重要。一是载荷阻抗和源阻抗之间的匹配， 二是电路中阻抗的连续性。射频通常指的是 10~200 赫兹的电磁波，这样的电磁波的能量传 递是波的传播过程， 这样的传递过程将产生在不同界面的反折射。 为了使射频能量注入载荷， 阻抗匹配技术必须被采用。现在，市场上用于高射频能量的阻抗 Zs 通常是 50 欧姆（或者 75 欧姆）。仅仅当负载阻抗 Zl 和 Zs 相互匹配时，负载才能获得最大的能量。本文一开始 分析了阻抗不匹配引起的额外功率损耗和额外失真， 以及用于设计阻抗匹配的的正常电路结 构和其利弊。 2 阻抗不匹配问题的分析 阻抗匹配的目的： 1 达到能量传输的最大化 2 消除能量传输中的相位偏移 如果一匹配的网络由不止一个模块组成， 那么任何独立模块都不能独立的实现这些目标。 所 有的在这个匹配网络中的模块都要相互协作区实现能量传输的最大化以及消除相位偏移。 换 句话说， 一个匹配网路是实现阻抗匹配目标的最小单元体。 这些独立模块之间的阻抗匹配是 没有意义的。 因此可以得出结论能量输出单位中的阻抗匹配而不是独立模块之间的阻抗匹配 才是必要的，除非对于独立模块而言，所在匹配网络只有该一个模块。 A 由于阻抗不匹配引起的额外功率损失 当阻抗不匹配时， 严格地讲从能量源到负载的能量传递是随时间变化的， 包括它的幅值相位。 更多是因为阻抗不匹配引起这些额外功率损失， 归根到底是振荡器和负载之间能量的来回反 复。这些功率损失可基于以下公式计算：
统或者其他系统的功能。目前为止，一个 64QAM 调制的通讯系统将会要求通道之间的能量 精度小于十分之一的 dB。射频电路中的不匹配设计将是毁灭性的的。 B 阻抗不匹配引起的额外失真 不匹配问题中， 源和负载间的反射信号按顺序加入到输入新号并且最终在源或者是负载处干 扰输入信号。 当信号频率不变或者当反射信号和输入信号有着相同频率时， 额外的失真将会 发生。 额外失真可以用如下表达式评估：
4 结论 在实际的射频电路设计中，很少有只有一个组件的被动模块匹配网络。受到结构的限制，但 两个组件构成的被动匹配网络在大多数电路设计中通常是可行的， 同时三部件构成的被动匹 配网络为组件价值提供了无限的可能性。事实上，被动组件不是很理想，因为他们的电阻使 信号衰减，并且匹配网络中太多的组件也会带来信号的严重衰减。因此，应尽可能在被动网 络中使用电容而减少电感的使用。 这是因为电容的能量能力成本较低， 电容的面积比电感小 得多，电感的 Q 值比电容低得多。本文首先分析了由阻抗不匹配引起的额外功率损耗和额 外的失真， 同时分析了用于设计阻抗匹配的的正常电路结构和其利弊分析， 给射频电路设计 者解决这方面问题的相关可供参考的方法。
让我们假设 因此有
源自文库
表格 2 在
下，随着 不同，额外失真的评估
可以看出当 =0 时，没有额外失真。这种情况下， 3 阻抗匹配网路设计和分析 这里有很多阻抗匹配方法，主要包括： 1 并行单向分配
。当 小于 10%，
额外的失真科忽略不计。当 大于 10%，额外失真就明显了。
该配置实现了通过调整接入位置好人并联电纳值来匹配； 从理论上讲， 只有在半波长的变化 范围被平行的位置可以改变。同时，并联电纳值可以任意调节，使任何损失的负载可以被分 配。然而，在实际工程中，微波传输系统是很难实现移动，并行传输线在结构的主线上。 2 并行双向分配 并行双向配置， 平行于相对位置固定在传输线的节点上的两个传输线， 并且通过调整并联电 纳值实现匹配。然而，平行双调谐器的两个平行的变量纳之间的相对位置是固定的，这样的 结构决定了任何有损调谐器不能调整负荷匹配，从而出现了“死亡区域”。 3 并行第三极分配 有问题的“死区”的存在于平行双配置。为了克服它，另一个并联电纳可以被添加，这是任 意配置。仅仅这三个中两者的参与实际的进程，而另外一个是用来解决的“死区”问题的。
匹配网路的不同拓补结构的优缺点
拓扑（一）cp1-ls-cp2，不包含电感但是有 3 个 电容。这种拓扑结构的优点是： 1）不存在直流短路和直流阻塞问题； 2）它的成本在所有的拓扑结构最少，因为电容通常比电感便宜多了；
3）电感的面积通常比在 RF 电路设计的电容大的多，因此它具有最小芯片面积； 4）在 RF 电路设计一个电容的 Q 值高于电感。因此这是最受欢迎的拓扑结构。然而，应该 指出的是，该拓扑是唯一适合初始阻抗的拓补结构。它 位于 3 区的史密斯圆图。如图 1 所示。
从源到负载的无相位偏移，阻抗共轭匹配条件必须满足。因此，一个阻抗匹配网络必须之间 插入源和负载。事实上，一个阻抗匹配网络是一个阻抗变换网络。它由被动部分或者是被动 和主动部分构成。 从简单性和成本的角度来看，一个匹配网络应采用尽可能少的模块。在实际工程设计中，很 难建立一个仅包含一个模块的匹配网络而事实上两个模块的网络更容易匹配。 但是设计者可 以避免这个问题，只要选择合适的拓补结构。 换句话讲， 由三个模块组成的匹配网络—电容和电感的结合能降低这种限制， 当然也会付出 多一个模块的代价。 A 匹配网路 一个 匹配网络包含 3 个匹配模块，有 8 个可能的拓扑结构。应该指的是，R0 = 50Ω，通 过插入一个匹配初始阻抗 Zm。在实际的电路设计，初始阻抗 Zm 是下一个 j 阶段的输入阻 抗。因此，在一个匹配网络的拓扑结构选择中，其直流阻断和直流短路电阻能力是重要的影 响因素。另一个重要的的因素，当然，是成本。 表格 3
4λ/ 4 阻抗调谐 λ/ 4 阻抗调谐器用于串联连接在旅行驻波的工作状态下远离不匹配载荷位于电压节点或波 环的一段或多段长度是λ/ 4 具有不同的特性阻抗的传输线。但λ/ 4 调谐器的工作频带宽非 常狭窄，有必要采取λ/ 4 阻抗调谐来宽带工作。 通常一个源阻抗不共轭，随着负载的阻抗匹配，即 。在为了最大限度地能量运输，
B T 型匹配网络 这种匹配网络拓扑结构的选择标准和Π型匹配网络相同。 那就是， 其直流阻断能力和直流短 路电阻和成本。这些拓扑结构的性能也是相似的。 T 型和Π型的显著区别是：匹配网络的拓扑结构只包含一个电感器。在 T 型匹配网络，他们 是（b）cs1-cp-ls2；（c）cp1-ls-cp2；和（ e）lp1-cs-cp2 相反Π类型的拓补结构匹配网络只 有一个电感器，所有这些网络没有直流短路直流阻塞问题。从这一点上，T 型网络是一种优 于Π型网络。拓扑 cs1-cp-ls2 如图 4 所示